JPS5920146B2 - Electronics - Google Patents
ElectronicsInfo
- Publication number
- JPS5920146B2 JPS5920146B2 JP51011064A JP1106476A JPS5920146B2 JP S5920146 B2 JPS5920146 B2 JP S5920146B2 JP 51011064 A JP51011064 A JP 51011064A JP 1106476 A JP1106476 A JP 1106476A JP S5920146 B2 JPS5920146 B2 JP S5920146B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- register
- information
- flip
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
Description
【発明の詳細な説明】
本発明は入力の数値データが機器の内部で処理される逆
数と異なる逆数で入力され、その数値データの処理を行
なう電子機器に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic device in which input numerical data is input as a reciprocal different from the reciprocal that is processed within the device, and the numerical data is processed.
以下時間データを例に詳細に説明する。従来電子機器例
えば電子式計算機により時間数値を変換する場合演算キ
ー及び、メモリーキーを用いなければならなかつた。A detailed explanation will be given below using time data as an example. Conventionally, when converting a time value using an electronic device such as an electronic calculator, calculation keys and memory keys had to be used.
即ち、12時30分43.56秒を分の単位で表わす場
合、それが何分であるかを、計算する時、12図60□
区ヨ360ヨ43.56田60□巴ヨm』の一連のキー
操作が必要であつた。In other words, when expressing 12:30 minutes 43.56 seconds in minutes, when calculating how many minutes it is, 12 Figure 60 □
A series of key operations were required: 360 43.56 60 Tomoe.
本発明は上述の如き点を鑑み、より簡単な操作、あるい
は手順で変換を行なうことができる電子機器を提供する
ものである。In view of the above-mentioned points, the present invention provides an electronic device that can perform conversion using simpler operations or procedures.
本発明はさらに単位入力指示手段を用いて、単位の変換
を行なう電子機器を提供するものである。The present invention further provides an electronic device that converts units using a unit input instruction means.
例えば指示手段にキーを用いれば12旦、36■43.
56■量のキー操作を行なう事により、7560726
分を算出するものである。以下本発明による一実施例を
図面に基づいて説明を行なう。For example, if a key is used as the instruction means, 12, 36, 43, etc.
By performing the key operation of 56■ amount, 7560726
This is to calculate the minutes. An embodiment of the present invention will be described below with reference to the drawings.
第1図に於て、0〜9・は数値入カギ÷H、M、Sはそ
れぞれ時間の単位時、分、秒を指示する手段のキーで、
その他に四則演算等の入力指示手段を付加してもよい。In Figure 1, 0 to 9 are numerical input keys ÷ H, M, and S are keys for indicating the units of time, hours, minutes, and seconds, respectively.
In addition, input instruction means such as four arithmetic operations may be added.
DRは、表示レジス久STRは秒記憶レジスタ。DIS
PはレジスタDRの情報を表示する為の表示装置。MU
LTAはレジスタDRの情報を60倍する変換器。MU
LTBはレジスタOR又は変換器MULTAの情報を6
0倍する変換器で、この変換器MULTA、MULTB
によつて時間または、分の情報が秒に変換される。CO
MVはレジスタSTRの秒の情報を時分秒に変換する変
換器である。ADSBはレジスタSTRの情報とレジス
タDRの秒に変換された情報を、加減算する為の加減算
器。ここで、X、Yは入力端子。OIVAはレジスタS
TRの情報を1/60する除算器。DIVBはレジスタ
STRの情報を1/3600する除算器。G1は、フリ
ップフロップFGをセットさせる為のアンドゲート。G
2はフリップフロップ、FH、FGがセットされている
時に、レジスタORの情報を変換器MULTAに入力さ
せる為のアンドゲート。G3はフリップフロップFM、
FGがセットされている時、レジスタDRの情報を変換
器MULTBに入力させる為のアンドゲート。G4はフ
リツプフロツプFG,FSがセツトしている時にレジス
タDRの情報をオアゲートR3へ入力させる為のアンド
ゲートである。G5はキーH,M,Sのどれかのキーが
操作されフリツプフロツプFGがセツトされている場合
にレジスタSTRの情報を変換器COMVに入力させる
為アンドゲートである。G6はどのキーも操作されてい
ない場合にレジスタDRの情報を保持しておく為のアン
ドゲートである。G7はフリツプフロツブFSがセツト
されフリツプフロツプFGがりセツトされている場合に
、レジスタSTRの情報をオアゲートR3に入力させる
為のアンドゲート。DR is a display register and STR is a seconds memory register. DIS
P is a display device for displaying information of register DR. M.U.
LTA is a converter that multiplies the information in register DR by 60. M.U.
LTB inputs information from register OR or converter MULTA into 6
This converter MULTA, MULTB is a converter that multiplies by 0.
Converts hours or minutes to seconds. C.O.
MV is a converter that converts the second information in the register STR into hours, minutes, and seconds. ADSB is an adder/subtractor for adding and subtracting the information in register STR and the information converted into seconds in register DR. Here, X and Y are input terminals. OIVA is register S
A divider that divides the TR information by 1/60. DIVB is a divider that divides the information in register STR by 1/3600. G1 is an AND gate for setting the flip-flop FG. G
2 is an AND gate for inputting the information in the register OR to the converter MULTA when the flip-flops FH and FG are set. G3 is flip-flop FM,
AND gate for inputting information in register DR to converter MULTB when FG is set. G4 is an AND gate for inputting information in register DR to OR gate R3 when flip-flops FG and FS are set. G5 is an AND gate for inputting the information in the register STR to the converter COMV when any of the keys H, M, and S is operated and the flip-flop FG is set. G6 is an AND gate for holding information in register DR when no key is operated. G7 is an AND gate for inputting information in register STR to OR gate R3 when flip-flop FS is set and flip-flop FG is set.
G8はフリツプフロツプFMがセツトされフリツプフロ
ツプFGがりセツトされている時に、レジスタSTRの
情報を除算器DiVAに入力させる為のアンドゲート。
G9はフリツプフロツプFHがセツトされフリツプフロ
ツプFGがりセツトされている場合に、除算器DiVB
に入力させる為のアンドゲート、GlOはキーH,M,
Sのいずれかのキーが操作された場合に、レジスタDR
の情報をアンドゲートG2,G3,G4へ入力させる為
のアンドゲート。GllはキーH,M,Sのいずれかの
キーを入力した場合にフリツプフロツプFGのセツト信
号をオアゲートR1に入力するアンドゲート。R1は置
数キーの入力信号とアンドゲートGllの出力信号をフ
リツプフロツプFGのりセツト端子へ入力する為のオア
ゲート。R2は変換器MULTBの出力とオアゲートR
4の出力を加減算器ADSBの入力端子Xへ入力させる
為のオアゲート。R3は変換器MULTAの出力とアン
ドゲートG3の出力を変換器MULTBへ入力させる為
のオアゲート。R4は置数キーの入力信号とアンドゲー
トG6,G7除算器DlUA,DiUBl変換器COM
VをレジスタDRへ入力させる為のオアゲート、R5は
フリツプフロツプ、FH,FM,FSのそれぞれの出力
信号をアンドゲートG5へ入力させる為のオアゲート。
R6はキーH,M,Sのキー信号をアンドゲートGl,
G6,GlO,Gll、オアゲートR7へ入力させる為
のオアゲート。R7はオアゲートR6の出力信号と置数
キーの出力信号へインバータ11を介してアンドゲート
G6へ入力させる為のオアゲート。TはH,M,Sキー
の入力によつて演算された場合の演算終了の信号である
。これによつてフリツプフロツプ、FH,FM,FSが
りセツトされる。以下上記実施例の作動を説明する。G8 is an AND gate for inputting the information in the register STR to the divider DiVA when the flip-flop FM is set and the flip-flop FG is set.
G9 is a divider DiVB when flip-flop FH is set and flip-flop FG is set.
AND gate to input, GlO is key H, M,
When any key of S is operated, register DR
AND gate for inputting the information to AND gates G2, G3, and G4. Gll is an AND gate that inputs a set signal of the flip-flop FG to the OR gate R1 when any of the keys H, M, and S is input. R1 is an OR gate for inputting the input signal of the numeric key and the output signal of the AND gate Gll to the reset terminal of the flip-flop FG. R2 is the output of converter MULTB and OR gate R
An OR gate for inputting the output of 4 to the input terminal X of the adder/subtractor ADSB. R3 is an OR gate for inputting the output of the converter MULTA and the output of the AND gate G3 to the converter MULTB. R4 is the input signal of the numeric key, AND gate G6, G7 divider DlUA, DiUBl converter COM
An OR gate for inputting V to the register DR, R5 is a flip-flop, and an OR gate for inputting each output signal of FH, FM, and FS to an AND gate G5.
R6 connects the key signals of keys H, M, and S to AND gate Gl,
G6, GlO, Gll, OR gate for inputting to OR gate R7. R7 is an OR gate for inputting the output signal of the OR gate R6 and the output signal of the numeric key to the AND gate G6 via the inverter 11. T is a signal indicating the end of computation when the computation is performed by inputting the H, M, and S keys. This resets the flip-flops, FH, FM, and FS. The operation of the above embodiment will be explained below.
置数キー1.2を入力すると、アンドゲートGによつて
りセツトされるとともに、レジスタDRに第2図4のご
とく12の情報が記憶される。When the numeric key 1.2 is input, it is reset by the AND gate G and information of 12 is stored in the register DR as shown in FIG. 4.
次にキーHを操作すると、フリツプフロツプFH,FG
がセツトされ、レジスタDRの情報はアンドゲートGl
O,G2によつて変換器MULTAで60倍され、オア
ゲートR3を介して変換器MULTBで43200秒に
変換される。この変換された秒の情報は、オアゲートR
2を通して、レジスタSTRの情報(STRには情報が
入力されていないのでOであるが)と加減算器ADSB
で加算され、43200がレジスタSTRに蓄積される
。さらにレジスタSTRの情報はアンドゲートG5によ
つて変換器COMVへ入力され、秒から、時分秒に変換
されてオアゲートR4を介してレジスタDR′\入力さ
れ、DlS表示装置Pで表示されると共に信号Tによつ
てフリツプフロツプFHをりセツトする。この場合のレ
ジスタDR,STRの情報は第2図の◎に示す。次に3
6臥とキー操作すると前記同様に変換器MULTBを介
してレジスタDR36の情報が2160秒に変換されレ
ジスタSTRの43200と加減算器ADSBで加算さ
れ、45360秒がレジスタSTRに記憶される。さら
にこのレジスタSTRの情報は変換器COMVを介して
12時36分がレジスタDRに入力され表示される。こ
こでフリツプフロツプFMのりセツトは前記同様である
。Next, when key H is operated, flip-flops FH and FG are
is set, and the information in register DR is passed through AND gate Gl.
It is multiplied by 60 by converter MULTA by O, G2, and converted into 43200 seconds by converter MULTB via OR gate R3. This converted seconds information is stored in the ORGATE R
2, the information in the register STR (although it is O because no information is input to STR) and the adder/subtractor ADSB
and 43,200 is accumulated in register STR. Furthermore, the information in the register STR is inputted to the converter COMV by the AND gate G5, converted from seconds to hours, minutes and seconds, inputted to the register DR'\ via the OR gate R4, and displayed on the DlS display device P. Flip-flop FH is reset by signal T. The information in the registers DR and STR in this case is shown in ◎ in FIG. Next 3
When the key is operated as ``6'', the information in the register DR36 is converted to 2160 seconds via the converter MULTB, and is added to 43200 in the register STR by the adder/subtractor ADSB, and 45360 seconds is stored in the register STR. Furthermore, the information in this register STR is inputted to the register DR via the converter COMV and displayed. Here, the flip-flop FM settings are the same as described above.
この場合のレジスタDR,STRの情報は第2図◎のご
とくである。次に43.56(8)のキー操作で、第2
図Oの示すようにレジスタSTRには、45403.5
6が、レジスタDRには12時36分43.56秒が記
憶され、表示される。The information in the registers DR and STR in this case is as shown in FIG. Next, by key operation 43.56 (8), the second
As shown in Figure O, the register STR contains 45403.5
6, 12:36 minutes and 43.56 seconds are stored and displayed in the register DR.
次に、?キーが操作されると、フリツプフロツプFMは
セツトされるとともに、43.56Sキー入力終了後フ
リツプフロツブFGはセツトされているのでアンドゲー
トGll,オアゲートR1によつてフリツプフロツプF
Gはりセツトされる。next,? When the key is operated, the flip-flop FM is set, and since the flip-flop FG is set after the completion of the 43.56S key input, the flip-flop FG is set by the AND gate Gll and the OR gate R1.
G beam is set.
さらに、レジスタSTRの情報45403.56秒(ま
アンドゲートG8によつて除算器DIUAに入力され、
ここで、1/60倍されてオアゲートR4を介してレジ
スタDRに756.726が入力され表示器DiSPで
表示され、フリツプフロツプFMは信号Tによつてりセ
ツトされ、演算が終了する。今時分秒で示されたデータ
を分に変換する例を示す為に、キーMを操作する例を示
したが、キーSを操作すればアンドゲートG7を通して
レジスタSTRのデータがレジスタDRに転送されるの
で秒で表示することができる。Furthermore, the information 45403.56 seconds in register STR (is input to divider DIUA by AND gate G8,
Here, 756.726 is multiplied by 1/60 and inputted to the register DR via the OR gate R4 and displayed on the display DiSP, and the flip-flop FM is reset by the signal T to complete the calculation. In order to show an example of converting data shown in hours, minutes and seconds to minutes, we have shown an example of operating key M, but if key S is operated, the data in register STR will be transferred to register DR through AND gate G7. So it can be displayed in seconds.
前述同様にキーHの操作により時の単位でも表示できる
。Similarly to the above, the hour unit can also be displayed by operating the key H.
なお上記実施例に於て時間データの60進を取扱う例を
示したが、他の単位系例えば以下のもの、を行なわせる
ことも同様に行なうことができる。In the above embodiment, an example of handling sexagesimal time data is shown, but it is also possible to use other unit systems, such as the following.
上述した如く、本発明は例えば前記入力手段から入力さ
れた前記数値に対して前記複数の単位指示手段のいずれ
かによつて前記単位が指示された後引き続いて前記複数
の単位指示手段のいずれかによつて2度目の前記単位が
指示されたとき前記数値を前記2度目の単位に変換する
変換手段を設けることにより単位入力手段の操作により
、そのデータの単位を変更することが容易に行なうこと
ができるものである。As described above, the present invention provides, for example, after one of the plurality of unit instruction means indicates the unit for the numerical value inputted from the input means, one of the plurality of unit instruction means subsequently specifies the unit. By providing a conversion means for converting the numerical value into the second unit when the unit is specified for the second time by the unit, the unit of the data can be easily changed by operating the unit input means. It is something that can be done.
第1図は本発明による電子機器の一実施例を実現する為
のプロツク図。
第2図は本発明による実施例の計算機を用いて時間計算
を行なう時のキー操作とレジスタ、フリツプフロツプの
動作関係を示す図である。H・・・・・・時間指定キー
、M・・・・・・分 指定キー、S・・・・・・秒 指
定キー、MULTA,MULTB,COMV・・・・・
・変換器、DiUA,DiUB・・・・・・除算器、A
DSB・・・・・・加減算器。FIG. 1 is a block diagram for realizing an embodiment of an electronic device according to the present invention. FIG. 2 is a diagram showing the operational relationship between key operations, registers, and flip-flops when time calculations are performed using the computer according to the embodiment of the present invention. H...Time designation key, M...Minute designation key, S...Second designation key, MULTA, MULTB, COMV...
・Converter, DiUA, DiUB...Divider, A
DSB...Adder/subtractor.
Claims (1)
つて入力された前記数値の単位を指示する為の複数の単
位指示手段と、前記入力手段から入力された前記数値に
対して前記複数の単位指示手段のいずれかによつて前記
単位が指示された後引き続いて前記複数の単位指示手段
のいずれかによつて2度目の前記単位が指示されたとき
前記数値を前記2度目の単位に変換する変換手段とを有
する電子機器。1. An input means for inputting a numerical value, a plurality of unit indicating means for indicating the unit of the numerical value input by the input means, and a plurality of unit indicating means for indicating the unit of the numerical value input from the input means. When the unit is indicated for the second time by any of the plurality of unit indicating means after the unit is indicated by any of the unit indicating means, the numerical value is set to the unit for the second time. An electronic device having a conversion means for converting.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51011064A JPS5920146B2 (en) | 1976-02-04 | 1976-02-04 | Electronics |
US05/764,558 US4134536A (en) | 1976-02-04 | 1977-02-01 | Electronic data processing equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51011064A JPS5920146B2 (en) | 1976-02-04 | 1976-02-04 | Electronics |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5294746A JPS5294746A (en) | 1977-08-09 |
JPS5920146B2 true JPS5920146B2 (en) | 1984-05-11 |
Family
ID=11767556
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51011064A Expired JPS5920146B2 (en) | 1976-02-04 | 1976-02-04 | Electronics |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5920146B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60189838U (en) * | 1984-05-26 | 1985-12-16 | 株式会社 上島製作所 | hardness meter |
JPS61131646U (en) * | 1985-02-04 | 1986-08-16 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61241874A (en) * | 1985-04-19 | 1986-10-28 | Hitachi Ltd | Graph producing device |
-
1976
- 1976-02-04 JP JP51011064A patent/JPS5920146B2/en not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60189838U (en) * | 1984-05-26 | 1985-12-16 | 株式会社 上島製作所 | hardness meter |
JPS61131646U (en) * | 1985-02-04 | 1986-08-16 |
Also Published As
Publication number | Publication date |
---|---|
JPS5294746A (en) | 1977-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4313186A (en) | Electronic timepiece with time zone change features | |
JPS5920146B2 (en) | Electronics | |
US3712536A (en) | Mean-rate indicating apparatus | |
JPS5939774B2 (en) | Exponential function calculation method | |
JPS58173954A (en) | Electronic device | |
JPS5943788B2 (en) | Electronics | |
JPS6336462Y2 (en) | ||
JPS6225799Y2 (en) | ||
JP3256582B2 (en) | How to set the measurement mode in the measurement device | |
JPS6033480Y2 (en) | calculation display device | |
JPS63165955A (en) | Data processing system | |
JPS5911947B2 (en) | electronic desk calculator | |
JP3528334B2 (en) | Data select circuit | |
JPS598795B2 (en) | Electronics | |
JPS5922590Y2 (en) | portable calculator | |
JPS5839341B2 (en) | Keisan Kisouchi | |
JPS6127772B2 (en) | ||
JPS59100965A (en) | Electronic device | |
JPS5940665Y2 (en) | Power calculation control device | |
JPS61138334A (en) | Decimal arithmetic processor | |
JPS6117482Y2 (en) | ||
JPH04107626A (en) | Fraction arithmetic unit | |
JPH0762708B2 (en) | Elapsed time display device | |
JPS6146856B2 (en) | ||
JPS6175458A (en) | Resetting system for error during overflow |