JPS59195824U - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPS59195824U
JPS59195824U JP9131683U JP9131683U JPS59195824U JP S59195824 U JPS59195824 U JP S59195824U JP 9131683 U JP9131683 U JP 9131683U JP 9131683 U JP9131683 U JP 9131683U JP S59195824 U JPS59195824 U JP S59195824U
Authority
JP
Japan
Prior art keywords
gain control
control circuit
field effect
effect transistor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9131683U
Other languages
English (en)
Inventor
鵜飼　仁四
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP9131683U priority Critical patent/JPS59195824U/ja
Publication of JPS59195824U publication Critical patent/JPS59195824U/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図及び第２図は従来の高周波増幅回路を示す回路図
である。Ａ・・・・・・アンテナ、Ｃ１，Ｃ′□〜Ｃ４
・・・・・・コンデンサ、Ｒ□〜Ｒ３・・・・・・抵抗
、Ｑ□・・・・・・ＡＧＣ用トランジスタ、Ｑ、！・・
・・・・ＦＥＴＸＺＬ・・・・・・同調負荷、１・・・
・・・電源端子、２・・・・・・ＡＧＣ電圧入力端子。 第３図は入力電圧に対する混変調出力および希望信号出
力の特性図、第４図はＦＥＴの動作特性を示す図である
。第５図は本考案の一実施例を示す図である。３・・・
・・・ＡＧＣ検出回路、４・・・・・・ミキサー回路、
５・・・・・・局発回路、６・・・・・・ＩＦ増幅回路
、７・・・・・・検波回路、８・・・・・・パワーアン
プ、９・・・・・・スピーカー、１０・・・・・・高周
波増幅回路、１２・・・・・・ＯＲ回路。第６図ａ、　
ｂはそれぞれアンテナ入力電圧に対するＡＧＣ用トラン
ジスタのベース電圧およびＦＥＴのドレイン電流を示す
図である。 入力蜜瓜 尋Ｇ″ｉ 〜〜−４ １

Claims (1)

    【実用新案登録請求の範囲】
  1. 電界効果トランジスタとトランジスタとをカスケード接
    続し、該電界効果トランジスタのゲートに入力信号を該
    トランジスタの制御電極に利得制御用信号をそれぞれ供
    給してなる利得制御回路において、前記電界効果トラン
    ジスタのソース回路に定電圧素子を挿入したことを特徴
    とする利得制御回路。
JP9131683U 1983-06-15 1983-06-15 利得制御回路 Pending JPS59195824U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9131683U JPS59195824U (ja) 1983-06-15 1983-06-15 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9131683U JPS59195824U (ja) 1983-06-15 1983-06-15 利得制御回路

Publications (1)

Publication Number Publication Date
JPS59195824U true JPS59195824U (ja) 1984-12-26

Family

ID=30221295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9131683U Pending JPS59195824U (ja) 1983-06-15 1983-06-15 利得制御回路

Country Status (1)

Country Link
JP (1) JPS59195824U (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107554A (ja) * 1996-09-20 1998-04-24 Nokia Mobile Phones Ltd 増幅システム
WO2004030207A3 (ja) * 2002-09-27 2004-05-13 Sony Corp 可変利得増幅器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4890653A (ja) * 1972-03-06 1973-11-26

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4890653A (ja) * 1972-03-06 1973-11-26

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10107554A (ja) * 1996-09-20 1998-04-24 Nokia Mobile Phones Ltd 増幅システム
WO2004030207A3 (ja) * 2002-09-27 2004-05-13 Sony Corp 可変利得増幅器

Similar Documents

Publication Publication Date Title
JPH06164249A (ja) 可変利得増幅回路
JPS59195824U (ja) 利得制御回路
JPS5899913U (ja) 高周波増幅器
JPH0247820U (ja)
JPS60103926U (ja) リモ−ト制御増幅器
JPS60139326U (ja) 高周波信号増幅回路
JPS5837242U (ja) 受信回路
JPS6088618U (ja) 電力増幅装置
JPS60149258U (ja) チユ−ナ回路
JPS5988924U (ja) トリミング装置
JPS6217223U (ja)
JPH0576807B2 (ja)
JPS6447116U (ja)
JPS58173916U (ja) 発振回路
JPS5922548U (ja) 携帯用受信機
JPS59169165U (ja) バイアス回路
JPS60145723U (ja) 高周波増幅回路
JPS5996918U (ja) 高周波増幅回路
JPS5896326U (ja) 高周波利得制御増幅回路
JPS58111532U (ja) マイクロ波トランジスタスイツチ
JPS5896325U (ja) 電流−電圧変換回路
JPS6140030U (ja) 可変減衰器
JPS58132410U (ja) リアイコライザ回路
JPS58183625U (ja) 周波数特性可変回路
JPS604047U (ja) 受信機