JPS59194491A - Soldering method using mask - Google Patents

Soldering method using mask

Info

Publication number
JPS59194491A
JPS59194491A JP6817283A JP6817283A JPS59194491A JP S59194491 A JPS59194491 A JP S59194491A JP 6817283 A JP6817283 A JP 6817283A JP 6817283 A JP6817283 A JP 6817283A JP S59194491 A JPS59194491 A JP S59194491A
Authority
JP
Japan
Prior art keywords
soldering
lead wires
mask
component
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6817283A
Other languages
Japanese (ja)
Inventor
芳久 伊藤
渡辺 邦比古
渡辺 宏人
芳雄 長岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6817283A priority Critical patent/JPS59194491A/en
Publication of JPS59194491A publication Critical patent/JPS59194491A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電気部品をプリント配線基板に半田付けする
方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a method of soldering electrical components to printed wiring boards.

背景技術とその問題点 弊フェノール、ガラス布、紙エポキシ等の通常リード線
付き電気部品を使用するプリント配線基板にリード線付
き電気部品とチップ部品の両方を半田付けする場合は、
高密度実装を計るため、第1図に示すように、部品を取
付ける側の面(部品面)にリード線付き電気部品をマウ
ント(搭載)し、その反対側のパター7面にチップ部品
をマウントする混成マウント方式を用いるのが得策であ
る。第1図において、(1)はプリント配線基板、(1
1)はその部品面、(12)はそのパター7面、(2)
はリード線付き電気部品s  (2i)はそのリード線
、(3)はチップ部品、(4)は付着した半田を示す。
Background technology and its problems When soldering both electrical components with lead wires and chip components to a printed wiring board that uses electrical components with lead wires, such as phenol, glass cloth, paper epoxy, etc.
In order to achieve high-density mounting, as shown in Figure 1, electrical components with lead wires are mounted on the surface on which the components are to be mounted (component surface), and chip components are mounted on the putter surface 7 on the opposite side. It is a good idea to use a hybrid mounting method. In Figure 1, (1) is a printed wiring board, (1)
1) is the part side, (12) is the 7th side of the putter, (2)
s is an electric component with a lead wire, (2i) is the lead wire, (3) is the chip component, and (4) is the attached solder.

しかし、このような混成マウント方式による場合、リー
ド線付き部品とチップ部品の両方を半田付けした後でリ
ード線をカットするようにすると、チップ部品の厚さよ
り短くリード線をカットできない欠点がある。そこで、
この欠点を解消するためには、先にリード線付き部品を
半田付けしリード線をカットした後でチップ部品を半田
付けする方法(2回ディップ方式)が考えられるが、リ
ード線付き部品を半田槽で半田付け(ディップ)する際
チップ部品のランド(半田付けする箇所)に半田が付着
して盛り上がり、その半田盛上がり量にバラツキを生じ
る。半田盛上がり量の多い所があると、チップ部品の搭
載が不可能になったり(搭載位置ずれ、破損)、ランド
銅箔面とチップ部品間に隙間が生じて半田付は不良の原
因となったり、種々の問題が発生する。
However, in such a hybrid mounting method, if the lead wire is cut after both the lead wired component and the chip component are soldered, there is a drawback that the lead wire cannot be cut shorter than the thickness of the chip component. Therefore,
In order to overcome this drawback, a method that can be considered is to first solder the components with lead wires, cut the lead wires, and then solder the chip components (double dip method), but When soldering (dipping) in a bath, solder adheres to the lands (soldering points) of chip components and swells, causing variations in the amount of solder swell. If there is a place with a large amount of solder buildup, it may become impossible to mount the chip component (misalignment of the mounting position, damage), or a gap may occur between the land copper foil surface and the chip component, causing soldering failure. , various problems occur.

発明の目的 本発明は、上述の如き混成マウント方式における欠点を
解消することを目的とするものである。
OBJECTS OF THE INVENTION It is an object of the present invention to overcome the drawbacks of hybrid mounting systems as described above.

発明の概要 本発明は、リード線付き電気部品をプリント配線基板の
部品面より挿着する前に、プリント配線基板パターン面
のチップ部品ランドをマスク材によって遮蔽し、半田槽
でリード線付部品の半田付けを行ない、マスク材の除去
前又は除去後にリード線をカットし、その後でチップ部
品を搭載してパターン面を半田付けすることにより、上
記の目的を達成した。
SUMMARY OF THE INVENTION The present invention shields the chip component land on the printed wiring board pattern surface with a mask material before inserting an electrical component with lead wires from the component side of the printed wiring board, and attaches the lead wired components in a solder bath. The above objective was achieved by performing soldering, cutting the lead wires before or after removing the mask material, and then mounting the chip component and soldering the patterned surface.

実施例 第2図は本発明の実施例を示す工程図である。Example FIG. 2 is a process diagram showing an embodiment of the present invention.

図において、第1図と対応する部分には同一の符号を付
して説明を省略する。第2図Aは最初の工程を示す図で
、上の図は断面図、下の図は底面図である。半田付けに
先立ち、マスキング・シート(5)をパターン面(12
)に適当な手段で被着する。例えば、マスキング・シー
ト(5)の両端に接着剤を付着しておいてどれを基板(
1)に貼着する。マスキング・シート(5)には、リー
ド線付き部品(2)のリード線(21)を挿通する孔(
13)のパターン面(12)側聞口の周囲に形成された
ランド(14)を露出させるための穴(51)が多数明
けられている。図では、マスキング・シート(5)の一
部分のみを示す。マスキング・シート(5)の材料は、
半田の付着を阻止し半田付は時の熱に耐えるものであれ
ば、何でもよい。前述のようにマスキング・シート(5
)の被着に接着剤を使用する場合は、この接着剤も同様
な耐熱性のあることが必要である。マスキング・シート
(5)は、1回目の半田付けで接着するリード線付き部
品ランド(14)以外の部分(チップ部品のランド及び
スイッチ、ボリューム、ジャック等の後付は部品の挿入
孔を會む。)を遮蔽する役目をもつものである。マスク
終了後、リード線付き部品(2)を孔(13)に挿入し
てマウントする。第2図Bは、その状態を示す断面図で
ある。次に、これを半田槽により半田付けした後、マス
キング・シート(5)を除去する前又は除去した後にリ
ード線(21)を手動又は機械により所望の長さに短く
カットする。第2図Cは、マスキング・シート(5)の
除去後にカットした状態を示す側面図である。マスキン
グ・シート(5)の除去前にカットを行なった場合は、
マスキング・シート(5)を剥ぎ取り、仮止め用接着剤
を塗布した後チップ部品(3)を搭載し、半田槽により
半田付けを行なう。第2図りは、2回ディップ完了後の
状態を示す側面図である。
In the figure, parts corresponding to those in FIG. 1 are denoted by the same reference numerals, and explanations thereof will be omitted. FIG. 2A is a diagram showing the first step, with the upper diagram being a sectional view and the lower diagram being a bottom view. Prior to soldering, place the masking sheet (5) on the pattern side (12
) by an appropriate means. For example, attach adhesive to both ends of the masking sheet (5) and select which one is the substrate (
1) Paste it on. The masking sheet (5) has holes (through which the lead wires (21) of the component (2) with lead wires are inserted).
A large number of holes (51) are made to expose the lands (14) formed around the side ports of the patterned surface (12) of 13). In the figure, only a portion of the masking sheet (5) is shown. The material of the masking sheet (5) is:
Any material may be used as long as it prevents solder from adhering and can withstand the heat of soldering. Masking sheets (5
), it is necessary that this adhesive also has similar heat resistance. The masking sheet (5) covers the parts other than the component lands with lead wires (14) that will be bonded during the first soldering (the lands of chip components and the insertion holes of components for retrofits such as switches, volume controls, jacks, etc.). .) has the role of shielding. After completing the mask, the component with lead wires (2) is inserted into the hole (13) and mounted. FIG. 2B is a sectional view showing this state. Next, after soldering this in a solder bath, the lead wire (21) is cut short to a desired length by hand or machine, before or after removing the masking sheet (5). FIG. 2C is a side view showing the cut state after the masking sheet (5) has been removed. If the cut is made before removing the masking sheet (5),
After peeling off the masking sheet (5) and applying temporary adhesive, the chip component (3) is mounted and soldered using a solder bath. The second diagram is a side view showing the state after completing two dips.

なお、上記実施例では、マスク材としてマスキング・シ
ートを用いたが、マスキング剤でマスクするようにして
もよい。
In the above embodiment, a masking sheet was used as the masking material, but a masking agent may be used instead.

発明の効果 本発明は、次の如き種々の顕著な効果を有する。Effect of the invention The present invention has the following various remarkable effects.

(イ)リード線付き部品のリード線をチップ部品の厚さ
以下に短くカットすることができ、したがって、チップ
部品搭載面における高さ方向のスペースを最小とするこ
とができ、製品の薄型化が計れる。
(b) The lead wires of components with lead wires can be cut shorter than the thickness of the chip component, and therefore the space in the height direction on the chip component mounting surface can be minimized, making the product thinner. It can be measured.

(ロ)リード線付き部品の1次半田付は工程を通過して
も、マスキング効果により、チップ部品ランドに半田が
付かす銅箔がきれいに残るので、チップ部品の搭載及び
半田付は等が安定化する。すなわち、チップ部品の搭載
及び半田付けが不可能になったり、半田付は不良が発生
したりすることがない。
(b) Even if the primary soldering of components with lead wires passes through the process, due to the masking effect, the copper foil to be soldered to the chip component land remains clean, so the mounting and soldering of chip components is stable. become That is, mounting and soldering of chip components will not become impossible, and soldering defects will not occur.

(ハ)リード線付き部品のリード線カットの際に生じる
半田付は箇所の機械的・熱的ストレスによる劣化が、2
度目の半田槽による半田付けで修馬され、信頼性が向上
する。
(c) The soldering that occurs when cutting the lead wires of parts with lead wires is subject to deterioration due to mechanical and thermal stress in the parts.
Soldering in a soldering tank a second time improves reliability.

(ニ)混成マウント方式による実装高密度化を何の支障
もなく実現することができる。
(d) High-density mounting using the hybrid mounting method can be achieved without any problems.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は混成マウント方式を示す側面図、第2図は本発
明の実施例を示す工程図である。 (1)・・・・・プリント配線基板、(2)・・・・・
リード線付き電気部品、(3)・・・・・チップ部品、
(4)・・・・・半田、(5)・・・・・マスク。
FIG. 1 is a side view showing a hybrid mounting system, and FIG. 2 is a process diagram showing an embodiment of the present invention. (1)...Printed wiring board, (2)...
Electrical parts with lead wires, (3)...Chip parts,
(4)・・・Solder, (5)・・・Mask.

Claims (1)

【特許請求の範囲】[Claims] プリント配線基板上のチップ部品ランドをマスクによっ
て遮蔽する工程と、リード線付き電気部品を挿着して半
田付けを行なう工程と、上記マスクを除去する前又は除
去した後に上記リード線付き電気部品のリード線をカッ
トする工程と、チップ部品を仮固定して半田付けを行な
う工程とを有することを特徴とするマスクを用いる半田
付は方法。
A step of shielding the chip component land on the printed wiring board with a mask, a step of inserting and soldering the electrical component with lead wires, and a step of shielding the electrical component with lead wires before or after removing the mask. A method of soldering using a mask, which comprises the steps of cutting lead wires and temporarily fixing chip components before soldering.
JP6817283A 1983-04-18 1983-04-18 Soldering method using mask Pending JPS59194491A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6817283A JPS59194491A (en) 1983-04-18 1983-04-18 Soldering method using mask

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6817283A JPS59194491A (en) 1983-04-18 1983-04-18 Soldering method using mask

Publications (1)

Publication Number Publication Date
JPS59194491A true JPS59194491A (en) 1984-11-05

Family

ID=13366081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6817283A Pending JPS59194491A (en) 1983-04-18 1983-04-18 Soldering method using mask

Country Status (1)

Country Link
JP (1) JPS59194491A (en)

Similar Documents

Publication Publication Date Title
US5404637A (en) Method of manufacturing multilayer printed wiring board
US4188714A (en) Rigid termination for flexible printed circuits
JPS5998591A (en) Method of connecting both-side circuit
JPS59194491A (en) Soldering method using mask
JPH08107264A (en) High density wiring board and its manufacturing method
US5340639A (en) Printed-wiring board
JPS639396B2 (en)
JPS59172290A (en) Method of connecting both-side printed circuit board
JPH0446381Y2 (en)
JPS6225491A (en) Printed wiring board and making thereof
JPS6352795B2 (en)
EP0599476A1 (en) A connection device for a printed wiring board
JPS59106188A (en) Printed board
JPS61263193A (en) Connection of double-side printed wiring board
JPS6010800A (en) Method of producing metal core printed board
JPS5923437Y2 (en) Electrical component mounting equipment on printed wiring boards
JPS6239093A (en) Part package of printed circuit board
JPS60198888A (en) Stencil screen device
JPS58216493A (en) Laminated substrate for printed circuit and method of producing flexible electric circuit board using same laminated substrate
JPH04147692A (en) Printed board
JPH04186731A (en) Circuit board with terminal for mounting circuit parts and manufacture thereof
JPS63146491A (en) Printed wiring board
JPH02148886A (en) Attachment of circuit component to circuit board
JPS61271898A (en) Soldering of through hole
JPS5914694A (en) Printed board