JPS59181700A - Mount forming device of semiconductor enclosure - Google Patents
Mount forming device of semiconductor enclosureInfo
- Publication number
- JPS59181700A JPS59181700A JP5608783A JP5608783A JPS59181700A JP S59181700 A JPS59181700 A JP S59181700A JP 5608783 A JP5608783 A JP 5608783A JP 5608783 A JP5608783 A JP 5608783A JP S59181700 A JPS59181700 A JP S59181700A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- envelope
- notch
- positioning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体外囲器の取付部形成装置に係9、特に
機器に組込む際に81M度の位置合わせを必要とする半
導体装置の位置合わせ用端子に基準切欠き又は基準孔を
形成する装置ばに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an apparatus for forming a mounting part for a semiconductor envelope, and particularly for the alignment of a semiconductor device that requires alignment of 81 M degrees when incorporated into equipment. The present invention relates to a device for forming a reference notch or hole in a terminal.
CCD (Charge Coupled Devic
e )等の光学的牛導体七ンサは、光学像が形成される
位置に精度良く位置決めして固定される必要がるり、機
器に組込む際には高精度な位置合わせが要求される。CCD (Charge Coupled Device)
Optical conductors such as e) need to be precisely positioned and fixed at the position where an optical image is formed, and highly accurate positioning is required when incorporating them into equipment.
従来、この位置合わせのために、予め端部に基準の切欠
きを設けた積層形セラミックパッケージが用いられてい
る。そして、ダイマウント部のメタライズを半導体チッ
プの太き芒に合わせて形成し、半導体チップのマウント
時に位置合わせを行っている。Conventionally, for this alignment, a laminated ceramic package is used in which a reference notch is previously provided at the end. Then, the metallization of the die mount portion is formed to match the thick awn of the semiconductor chip, and alignment is performed when the semiconductor chip is mounted.
しかしながら、このような従来の方法では之セラミック
パッケージに切欠き部を設けるときの位置46度(±0
.1 van ) 、セラミノクパソケーソにメタライ
ズを形成するときの位置精度(±〇、 2 wn) 、
及びチソゾマウント時の位置合わせ精度(±0.1 m
m )が重なシ、最終的な精度が±0.25〜03咽程
度になってしまい、要求でれる±0.05m+nの位置
精度が得られないという問題があった。このため、機器
に実装する時点で、切欠き部をねじ等で固定する際、光
1紬合わせ調兼作業を行う必要があった。However, in this conventional method, when providing a notch in a ceramic package, the position of the notch is 46 degrees (±0
.. 1 van), positional accuracy when forming metallization on Ceraminokupaso queso (±〇, 2 wn),
and positioning accuracy (±0.1 m) when using chisozo mount
There was a problem in that the final accuracy was around ±0.25 to 0.3 m), and the required positional accuracy of ±0.05 m+n could not be obtained. Therefore, at the time of mounting on equipment, when fixing the notch portion with screws or the like, it was necessary to perform a combination of adjustment work.
また、従来のセラミックパンケージで精度を上げるため
には、切欠き部を機械加工等によシ鞘度良く形成し、か
つ、半導体チップをマウントする際にその切欠き部を基
暴とした位置に正確に固定できる作業者又はマウント装
置が必要である。しかし、セラミックを機械加工すると
パンケージは非常に高価なものとなり、また、非常に正
確なマウント作業をg氷した9、マウント装置の精度を
上げると歩留シが低下することになる。In addition, in order to improve the accuracy of conventional ceramic pan cages, it is necessary to form the notches with high precision by machining, and to mount the semiconductor chip in a position based on the notches. An operator or mounting device that can be accurately fixed is required. However, machining the ceramic makes the pancage very expensive, and also makes very accurate mounting operations difficult.9 Increasing the accuracy of the mounting equipment reduces yield.
この発明は上記実情に鑑みてなされたもので、その目的
は、半導体装置の位置合わせ用端子に対し基準切欠き又
は基準孔を尚荀゛度に形成することができ、機器への実
装時においてあらためて位置合わせ調整作業を泌要とし
ない半導体外囲器の取付部形成製置を提供することに[
F]る。This invention has been made in view of the above-mentioned circumstances, and an object thereof is to be able to form a reference notch or a reference hole precisely in the positioning terminal of a semiconductor device, so that it can be easily mounted on a device. An object of the present invention is to provide a method for forming a mounting part of a semiconductor envelope that does not require additional positioning adjustment work.
F]ru.
この発明は、位置合わせ用端子が一体化された外囲器に
半導体チップが固定されてなる半導体装置の当該位置合
わせ用端子に基準切欠き又は基準孔を形成するものにお
いて、所定の位置に前記半導体チップの形状に対応した
投影光ノソターンを照射し、この投影光パターンに61
■記半導体チップの位置を一致させた後、前記位置合わ
せ用端子を固定し、しかる後にこの位置合わせ用端子に
前記半導体チップの位置を基帖として基準切欠き又は基
準孔を形成する装置である。The present invention provides a device in which a reference notch or a reference hole is formed in a positioning terminal of a semiconductor device in which a semiconductor chip is fixed to an envelope in which a positioning terminal is integrated. A projection light pattern corresponding to the shape of the semiconductor chip is irradiated, and this projection light pattern is
(2) After aligning the positions of the semiconductor chips, the positioning terminal is fixed, and then a reference notch or hole is formed in the positioning terminal based on the position of the semiconductor chip. .
以下、図面を参照してこの発明の一実施例を説明する。 Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
この発明は、特願昭57−18966号明細書(半導体
素子の製造方法)に記載の位置合わせ用端子が一体化さ
れた外囲器の当該位置合わせ用端子に、位置合わせのた
めの基準切欠き又は基準孔を形成する装置であり、この
基準切欠き又は基準孔の形成を、外囲器に半導体チップ
を固定した後にその固定位置を基準として行うものであ
る。This invention provides a reference cutter for positioning on the positioning terminal of the envelope in which the positioning terminal described in Japanese Patent Application No. 57-18966 (Method for Manufacturing Semiconductor Device) is integrated. This is an apparatus for forming a cutout or a reference hole, and the formation of the reference cutout or reference hole is performed after a semiconductor chip is fixed to an envelope, using the fixing position as a reference.
第1図はこの半導体外囲器の数句部形成装置の具体的な
構成を示している。同図において、支持台11上にはパ
ターン投影器12及び■倣鏡13がそれぞれ固定されて
いる。顕微鏡13の下方にはダイ14が固定されている
。このダイ14には第2図に示すように収納部15が設
けられておシ、この収納部15内に半導体装置16が収
納され、位置合わせが行われるようになっている。顕微
鏡13にはパターン投影器12に対向してハーフミラ−
17が取シ付けられている。すなわち、パターン投影器
12から照射されたパターン光は、第1図に一点鎖線a
で示すようにノ・−フミラー17で反射された後半導体
装置16上に投影されるようになっている。半導体装置
1611−1:前述のように位置合わせ用端子18が一
体化された外囲器19内にCCD等の半導体チップ20
が固定されたものである。FIG. 1 shows the specific structure of this device for forming a number part of a semiconductor envelope. In the figure, a pattern projector 12 and a copying mirror 13 are fixed on a support stand 11, respectively. A die 14 is fixed below the microscope 13. As shown in FIG. 2, this die 14 is provided with a housing section 15, and a semiconductor device 16 is housed within this housing section 15 for alignment. The microscope 13 has a half mirror facing the pattern projector 12.
17 is attached. That is, the pattern light irradiated from the pattern projector 12 is shown in FIG.
As shown, the light is reflected by the nof mirror 17 and then projected onto the semiconductor device 16. Semiconductor device 1611-1: As described above, a semiconductor chip 20 such as a CCD is placed in an envelope 19 in which a positioning terminal 18 is integrated.
is fixed.
半導体チノ7’16はX−=Y−θテーブル21の先端
部に設けられた回転台22上に載I道されている。X−
Y−θテーブル21は、マイクロヘッド23によりX方
向、マイクロヘッド24によシy方向に回転台22の位
置をpIばき、さらにマイクロヘッド25によシ回転台
22の回転を微調整できるようになっている。これによ
り、半導体装置16の位置を微調整し、半導体チップ2
0の位置を上記パターン投影光に一致させるものである
。ダイ14の上方部にはポンチホルダ26によシ保持さ
れた2個のポンチ27(一方は図示せず。)が配設され
ており、これらポンチ27間の絶対中央位置に前記パタ
ーン元が投影されるようになっている。ポンチホルダ2
6とダイ14との間にはス) IJソバを兼ね、上下移
動するクランプ28が配設されておシ、このクランプ2
8に設けられたガイド孔29を通してポンチ27が上下
移動するようになっている。ポンチホルダ26及びクラ
ンプ28はそれぞれレバー3θ、31を介してシリンダ
32により駆動されるようになっている。The semiconductor chip 7'16 is mounted on a rotary table 22 provided at the tip of an X-=Y-θ table 21. X-
The Y-θ table 21 allows the micro head 23 to move the position of the rotary table 22 in the X direction, the micro head 24 in the Y direction, and the micro head 25 to finely adjust the rotation of the rotary table 22. It has become. As a result, the position of the semiconductor device 16 is finely adjusted, and the semiconductor chip 2
This is to match the position of 0 with the pattern projection light. Two punches 27 (one not shown) held by a punch holder 26 are disposed above the die 14, and the pattern source is projected at the absolute center position between these punches 27. It has become so. Punch holder 2
A clamp 28 that also serves as an IJ buckle and moves up and down is provided between the die 14 and the clamp 2.
The punch 27 is configured to move up and down through a guide hole 29 provided at 8. The punch holder 26 and the clamp 28 are driven by a cylinder 32 via levers 3θ and 31, respectively.
なお、第2図においては、説明の都合上、x−Y−〇テ
ーブル21の回転台22号をダイ14の収納部15から
aかして図示しであるが、笑−除には回転台22は収納
部15内に人9、位置合わせ用端子J8の下面部とダイ
14の上面部が一致するようになっている。In addition, in FIG. 2, for convenience of explanation, the rotary table 22 of the Reference numeral 22 is arranged such that the person 9 is placed in the housing portion 15, and the lower surface of the positioning terminal J8 and the upper surface of the die 14 are aligned.
すなわち?”B7’jilh体外囲器の取イ・」部形成
装置においては、ノセターン投影器12によ5. 第2
1dに示すような半導体チップ2θの形状に対応したパ
ターン光33が照射され、−・−フミラー17で反射さ
れた後、半導体装置16上に投影される。このパターン
光33はポンチ27同の絶対中央位置に投影されるもの
で、作業者が顕Mt、@zsを見ながらマイクロヘッド
23〜25によp半導体チップ20の位置をパターン光
33に合わせると、位置合わせ用端子18″に形成され
る切欠き(又は孔)は必然的に半畳体チップ20を基準
とすることになる。In other words? In the "B7'jilh outer envelope" part forming device, 5. Second
A patterned light 33 corresponding to the shape of the semiconductor chip 2θ as shown in FIG. This pattern light 33 is projected onto the absolute center position of the punch 27, and when the operator aligns the position of the p semiconductor chip 20 with the pattern light 33 using the micro heads 23 to 25 while looking at the microscope Mt and @zs. The notch (or hole) formed in the positioning terminal 18'' will necessarily be based on the semi-folded chip 20.
このような位置合わせが完了すると、次にクランプ28
が下降し、半導体装置16の位置合わせ用端子18がダ
イ14上に固定される。位置合わせ用端子18が固定さ
れると、次にポンチホルダ26と共にポンチ27が下降
し、位置合わせ用端子18を打抜く。これによシ、位置
合わせ用端子18にポンチ27の断面形状と同形状の基
準切欠き(又は基準孔)が形成される。Once such alignment is completed, the clamp 28 is then
is lowered, and the alignment terminals 18 of the semiconductor device 16 are fixed onto the die 14. Once the positioning terminal 18 is fixed, the punch 27 descends together with the punch holder 26 to punch out the positioning terminal 18. As a result, a reference notch (or reference hole) having the same cross-sectional shape as the punch 27 is formed in the alignment terminal 18.
このようにこの半導体外囲器の取付部プレ成装置におい
ては、外囲器19に予め半畳体チップ20が固定式れた
半導体装置16に、その半導体チノ7°20の位置を基
準とした切欠き(又は孔)を形成するものでりり、この
ため旨鞠度(±0.05 ttan )な加工が可能と
なる。従って、従来、実装時に必要であった元軸合わせ
調整作業が不要となる。また、機械加工等によりセラミ
ノクパノケーノに切欠き部を形成する方法に比べると、
外囲器を安価なものとすることができ、マウント鞘度自
体は比較的悪くしてもよく、従って鞘゛度を要求して歩
貿りを低下させることはない。As described above, in this semiconductor envelope mounting part preforming device, a cut is made on the semiconductor device 16, in which the semiconducting chip 20 is fixed to the envelope 19 in advance, with the position of the semiconductor chip 7°20 as a reference. It is used to form a notch (or hole), which allows for accurate processing (±0.05 ttan). Therefore, the original alignment adjustment work that was conventionally required at the time of mounting becomes unnecessary. Also, compared to the method of forming notches in Ceraminokpanokeno by machining etc.
The envelope can be made inexpensive, and the mount sheath itself can be relatively poor, so the sheath is not required and the trade-off is not reduced.
尚、上記実施例においては、作業者が顕倣鏡13を目ネ
光観察しながらマイクロヘッド23〜25を調整するこ
とによυ、半導体チップ20の位置合わ+!:を行って
いるが、光学電気的装置を組合せることにより自動的に
位置合わせを行うことも可能である。また、ポンチ27
の数は2個に限定するものではなく、位1錠合わせ用端
子18の数に★′り応して設ければよく、更に、ポンチ
18の代りにドリルによp基準孔を形by、″jるよう
にしてもよい。In the above embodiment, the operator adjusts the micro heads 23 to 25 while visually observing the microscope mirror 13 to achieve the + or -position of the semiconductor chip 20. : However, it is also possible to perform alignment automatically by combining opto-electrical devices. Also, punch 27
The number of P reference holes is not limited to two, and may be provided in accordance with the number of terminals 18 for lock matching. ``j'' may be used.
以上のようにこの発明によれば、半導体装置の位置合わ
せ用端子の基準切欠き又は基準孔を、半導体チップとの
相対的位置において尚18度に形成することができるの
で、機器への実装時にあらためて位置合わせrA整作業
をする必侵がなくなる。As described above, according to the present invention, the reference notch or reference hole of the positioning terminal of the semiconductor device can be formed at an angle of 18 degrees relative to the semiconductor chip, so that it is possible to There is no need to perform alignment work again.
紀1図はこの発明の一災施例に係る半導体外囲器の取付
部形成装置の斜視図、第2図は第1図の要部を拡大して
示f−斜視図である。
12・・・パターン投影器、13・・・嗣倣鋭、14・
・・ダイ、16・・・半導体装置、17・・ハーフミラ
−118・・・位置合わせ用端子、19・・・外囲器、
20・・・半導体チップ、2ノ・・・X−Y−θテーブ
ル、23〜25・・・マイクロヘッド、27・・・ポン
チ、28・・・クランプ。FIG. 1 is a perspective view of an apparatus for forming a mounting portion of a semiconductor envelope according to an embodiment of the present invention, and FIG. 2 is an enlarged perspective view of the main part of FIG. 1. 12... Pattern projector, 13... Tsugu imitation sharp, 14.
...Die, 16...Semiconductor device, 17...Half mirror 118...Positioning terminal, 19...Envelope,
20... Semiconductor chip, 2... X-Y-θ table, 23-25... Micro head, 27... Punch, 28... Clamp.
Claims (1)
が固定されてなる半導体装置の当該位置合わせ用端子に
基準切欠き又は基準孔を形成するものにおいて、位置決
め用の投影光パターンを所定の位置に照射するパターン
投影器と、前記半導体チップが前記投影光パターンに一
致するように前記半導体装置を移動させる移動機構と、
前記投影光・やターンと前記半導体チップとの位置ずれ
を検出して両者が一致するように前記移動機構を制御す
る手段と、前記半導体チップの位置が前記投影光パター
ンに一致したとき、前記位置合わせ用端子を固定する固
定生膜と、前記固定された位置合わせ用端子に、前記半
導体チップの位M’fc基準とした基準切欠き又は基準
孔全形成する手段とを具備したことを特徴とする半導体
外囲器の取付部形成装置。In a semiconductor device in which a semiconductor chip is fixed to an envelope in which a positioning terminal is integrated, a reference notch or a reference hole is formed in the positioning terminal, and a projection light pattern for positioning is projected into a predetermined position. a pattern projector that illuminates a position; a moving mechanism that moves the semiconductor device so that the semiconductor chip matches the projected light pattern;
means for detecting a positional deviation between the projection light/turn and the semiconductor chip and controlling the moving mechanism so that the two coincide; It is characterized by comprising a fixing biomembrane for fixing the alignment terminal, and a means for completely forming a reference notch or a reference hole in the fixed alignment terminal based on the position M'fc of the semiconductor chip. A mounting part forming device for semiconductor envelopes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5608783A JPS59181700A (en) | 1983-03-31 | 1983-03-31 | Mount forming device of semiconductor enclosure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5608783A JPS59181700A (en) | 1983-03-31 | 1983-03-31 | Mount forming device of semiconductor enclosure |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59181700A true JPS59181700A (en) | 1984-10-16 |
JPH0141258B2 JPH0141258B2 (en) | 1989-09-04 |
Family
ID=13017307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5608783A Granted JPS59181700A (en) | 1983-03-31 | 1983-03-31 | Mount forming device of semiconductor enclosure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59181700A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3519848A1 (en) * | 1985-06-03 | 1986-12-04 | Veit GmbH & Co, 8910 Landsberg | Steam-pressing station |
-
1983
- 1983-03-31 JP JP5608783A patent/JPS59181700A/en active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3519848A1 (en) * | 1985-06-03 | 1986-12-04 | Veit GmbH & Co, 8910 Landsberg | Steam-pressing station |
Also Published As
Publication number | Publication date |
---|---|
JPH0141258B2 (en) | 1989-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4297621B2 (en) | Punching device and workpiece processing method | |
US3696985A (en) | Methods of and apparatus for aligning and bonding workpieces | |
US4418467A (en) | Semiconductor wafer with alignment marks and method for manufacturing semiconductor device | |
US5501005A (en) | Mounting device of electronic components and a mounting method | |
JPS5823935B2 (en) | Method and apparatus for attaching integrated circuit chips to substrates | |
TWI811408B (en) | Alignment method | |
US4126376A (en) | Manipulation device for precision adjustments including a double microscope having adjustable optical axes | |
JP2009289786A (en) | Cutting method of wafer | |
TW202114069A (en) | Wafer processing method and wafer processing apparatus | |
USRE28798E (en) | Methods of and apparatus for aligning and bonding workpieces | |
CN108723599B (en) | Method for detecting position of focused spot | |
JPS59181700A (en) | Mount forming device of semiconductor enclosure | |
JP3162580B2 (en) | Dicing equipment | |
JP3719965B2 (en) | Alignment apparatus and alignment method | |
US4521114A (en) | Single lens repeater | |
JPH0310221B2 (en) | ||
JP2888429B1 (en) | Die setter for drilling unit | |
JP2002111197A (en) | Method and apparatus for replacing component | |
JP2004128384A (en) | Component mounting apparatus and component mounting method | |
JP3341855B2 (en) | Work positioning stage device, method for correcting and updating control parameters in the same, and chip bonding device | |
JP7088771B2 (en) | Alignment method | |
JPH05327290A (en) | Apparatus and method for positioning electronic component | |
JPH0369103B2 (en) | ||
JPS6082288A (en) | Laser working device | |
KR100339494B1 (en) | Bonding method of wafer and circuit tape for semiconductor package manufacturing |