JPS59178820U - 複回路のスイツチ構造 - Google Patents

複回路のスイツチ構造

Info

Publication number
JPS59178820U
JPS59178820U JP7274683U JP7274683U JPS59178820U JP S59178820 U JPS59178820 U JP S59178820U JP 7274683 U JP7274683 U JP 7274683U JP 7274683 U JP7274683 U JP 7274683U JP S59178820 U JPS59178820 U JP S59178820U
Authority
JP
Japan
Prior art keywords
switch structure
circuit switch
dual circuit
switch
terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7274683U
Other languages
English (en)
Inventor
三好　一秀
Original Assignee
富士通テン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通テン株式会社 filed Critical 富士通テン株式会社
Priority to JP7274683U priority Critical patent/JPS59178820U/ja
Publication of JPS59178820U publication Critical patent/JPS59178820U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Contacts (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来の２回路２接点スイッチの構成図、第２図
はノンショーテイングスイッチを用いたミューティング
回路の構成図、第３図は本考案の一実施例を示す構成図
、第４図は本考案の他の実施例を示す構成図、第５図は
ショーテイングスイッチを用いたミューティング回路の
構成図、第６図はショーテイングスイッチに適用した本
考案の実施例を示す構成図である。 図中、１．２はスイッチ回路、３は摺動子、４１．４２
は触子、Ａ、、　Ａ２．　Ｂ１．　Ｂ２．　Ｃ□、Ｃ２
は　　　　一端子である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 離散的に配列された複数の固定端子と、これら端子間を
    選択的にオン、オフする移動可能な触子とからなるスイ
    ッチ回路を少なくとも２組備え、且つ全ての触子を連動
    させるように構成してなる複回路のスイッチ構造におい
    て、該触子の長さまたは端子間距離を異ならせることに
    より、所要とするスイッチ回路の切替えタイミングを他
    のスイッチ回路と異ならせてなることを特徴とする複回
    路のスイッチ構造。
JP7274683U 1983-05-16 1983-05-16 複回路のスイツチ構造 Pending JPS59178820U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7274683U JPS59178820U (ja) 1983-05-16 1983-05-16 複回路のスイツチ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7274683U JPS59178820U (ja) 1983-05-16 1983-05-16 複回路のスイツチ構造

Publications (1)

Publication Number Publication Date
JPS59178820U true JPS59178820U (ja) 1984-11-29

Family

ID=30202880

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7274683U Pending JPS59178820U (ja) 1983-05-16 1983-05-16 複回路のスイツチ構造

Country Status (1)

Country Link
JP (1) JPS59178820U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5411572U (ja) * 1977-06-27 1979-01-25

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5411572U (ja) * 1977-06-27 1979-01-25

Similar Documents

Publication Publication Date Title
JPS59178820U (ja) 複回路のスイツチ構造
JPS58140889U (ja) 自転車の電動変速機用制御回路
JPS59182834U (ja) スイツチ
JPS60193647U (ja) 直流電磁接触器
JPS6152301U (ja)
JPS595844U (ja) 分電盤用中性極開閉器
JPS5990129U (ja) スイツチ回路
JPS6046616U (ja) 継電器の整定装置
JPS58104031U (ja) トリガ回路
JPS58157948U (ja) リレ−装置
JPS603523U (ja) 押ボタン式高周波スイツチ
JPS59177229U (ja) 選局回路
JPS60126952U (ja) 電磁接触器
JPS59186927U (ja) 高周波スイツチ
JPS5912214U (ja) 押ボタンスイツチ
JPH0183286U (ja)
JPS59215U (ja) 開閉制御装置
JPS59147318U (ja) 遅延線
JPS585102U (ja) プリセツト回路
JPS60131940U (ja) リレ−
JPS60160692U (ja) マイクロホン
JPS586421U (ja) 減衰器
JPS5899935U (ja) 結合分離回路
JPS58105796U (ja) マルチコンプレツサユニツトのマニユアル運転スイツチ回路
JPS5957001U (ja) リ−ドリレ−分波器