JPS59177097U - 磁気バブルメモリの消去回路 - Google Patents
磁気バブルメモリの消去回路Info
- Publication number
- JPS59177097U JPS59177097U JP7260383U JP7260383U JPS59177097U JP S59177097 U JPS59177097 U JP S59177097U JP 7260383 U JP7260383 U JP 7260383U JP 7260383 U JP7260383 U JP 7260383U JP S59177097 U JPS59177097 U JP S59177097U
- Authority
- JP
- Japan
- Prior art keywords
- bubble memory
- magnetic bubble
- circuit
- transistor
- erase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第1図は従来のバブルメモリ消去回路、第2図はトラン
ジスタTriのベース電位をLレベルにロックする回路
、第3図は電圧変動とPF倍信号よびR3T信号の時間
関係を示す図である。 図において1は消去信号回路、2は電源断予告信号(P
F )回路、3はリセット信号(R5T)回路、イは第
1のレベル、川よ第2のレベル。
ジスタTriのベース電位をLレベルにロックする回路
、第3図は電圧変動とPF倍信号よびR3T信号の時間
関係を示す図である。 図において1は消去信号回路、2は電源断予告信号(P
F )回路、3はリセット信号(R5T)回路、イは第
1のレベル、川よ第2のレベル。
Claims (1)
- 磁気バブルメモリ装置に内蔵した消去コイルに一消去電
源より通電して記録情報を消去するトランジスタ回路に
おいて、該トランジスタのベースと接続する消去信号回
路と並列に電源断予告信号回路およびリセット信号回路
を設け、消去電源の電圧変化が規定レベルを越えると前
記両回路の出力が切り替り、前記トランジスタをオフ状
態に保ちICの不安定動作を補償することを特徴とする
磁気バブルメモリの消去回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7260383U JPS59177097U (ja) | 1983-05-16 | 1983-05-16 | 磁気バブルメモリの消去回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7260383U JPS59177097U (ja) | 1983-05-16 | 1983-05-16 | 磁気バブルメモリの消去回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS59177097U true JPS59177097U (ja) | 1984-11-27 |
JPS633039Y2 JPS633039Y2 (ja) | 1988-01-25 |
Family
ID=30202738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7260383U Granted JPS59177097U (ja) | 1983-05-16 | 1983-05-16 | 磁気バブルメモリの消去回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59177097U (ja) |
-
1983
- 1983-05-16 JP JP7260383U patent/JPS59177097U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS633039Y2 (ja) | 1988-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59177097U (ja) | 磁気バブルメモリの消去回路 | |
JPS60164237U (ja) | 小型携帯電子機器 | |
JPS6076430U (ja) | メモリ用電池電源装置 | |
JPS5872795U (ja) | 磁気バブルメモリ装置 | |
JPS60176481U (ja) | 表示制御装置 | |
JPS6184922U (ja) | ||
JPS6031711U (ja) | 異常書込み防止装置 | |
JPS5933540U (ja) | リセツト回路 | |
JPS6023765U (ja) | 電圧検出装置 | |
JPS60143491U (ja) | 表示装置 | |
JPS60192039U (ja) | デ−タ記憶装置 | |
JPS60184133U (ja) | バツテリバツクアツプメモリ回路 | |
JPS58114597U (ja) | 半導体制御装置 | |
JPS5933118U (ja) | フロツピイデイスク装置 | |
JPS58105628U (ja) | インタ−フエ−ス制御装置 | |
JPS5928724U (ja) | 外部メモリカ−トリツジ | |
JPS6071115U (ja) | 直流ソレノイド駆動回路 | |
JPS5917016U (ja) | バイアス発振回路 | |
JPS6020623U (ja) | 直流電源装置 | |
JPH02130020U (ja) | ||
JPS59130300U (ja) | 半導体メモリのデ−タ内容保護装置 | |
JPS60104776U (ja) | 減電圧アラ−ム | |
JPS60104989U (ja) | スタンバイ表示装置 | |
JPS60103234U (ja) | 電子式キヤツシユレジスタの電源回路 | |
JPS59118033U (ja) | デ−タ記憶ユニツト |