JPS59175382A - Pam type inverter device - Google Patents
Pam type inverter deviceInfo
- Publication number
- JPS59175382A JPS59175382A JP58048131A JP4813183A JPS59175382A JP S59175382 A JPS59175382 A JP S59175382A JP 58048131 A JP58048131 A JP 58048131A JP 4813183 A JP4813183 A JP 4813183A JP S59175382 A JPS59175382 A JP S59175382A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- memory circuit
- output voltage
- inverter device
- output frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は電圧制御パターンを記憶するメモリ回路のメモ
リ容量の低減を図ったPAM制御インバータ装置に関す
る。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a PAM control inverter device that aims to reduce the memory capacity of a memory circuit that stores voltage control patterns.
従来から、交流電動機を駆動する装置としてインバータ
装置が用いられている。このインバータ装置は一般に電
圧形と電流形の2種類に大別され、第1図に電圧形イン
バータ装置の構成の一例を示す。図において、1は商用
電源の交流電圧を直流電圧に変換する直流変換器で、該
直流電圧を平滑コンデンサ2で平滑してEdcなる直流
電圧を得る。そして、この得られた直流電圧Edcを複
数個のトランジスタ等の第1のスイッチング素子からな
るインバータ3で交流出力電圧に変換して交流電動機4
に供給する。この場合、インバータ3のスイッチング素
子の導通タイミングを、制御器5からの制御信号によっ
て変えることによシ、交流出力電圧の周波数が変化する
。Conventionally, an inverter device has been used as a device for driving an AC motor. This inverter device is generally divided into two types, voltage type and current type, and FIG. 1 shows an example of the configuration of a voltage type inverter device. In the figure, 1 is a DC converter that converts an AC voltage of a commercial power supply into a DC voltage, and the DC voltage is smoothed by a smoothing capacitor 2 to obtain a DC voltage Edc. Then, the obtained DC voltage Edc is converted into an AC output voltage by an inverter 3 consisting of a first switching element such as a plurality of transistors, and the AC motor 4
supply to. In this case, by changing the conduction timing of the switching element of the inverter 3 using a control signal from the controller 5, the frequency of the AC output voltage is changed.
さて、かかる電圧形インバータ装置で交流電動機4を運
転する場合には、インバータ3の出力電圧Vと出力周波
数Fの比率(以下、 V/’F比と称する)を略一定と
なるように制御し、交流電動機4の磁束が略一定となる
ように運転することが望オしい。したがって、最近では
インバータ装置の出力周波数を前述のようにインバータ
3のスイッチング素子の導通タイミングを変えることに
よシ変化させ、また出力電圧をPwM方式或いはPAM
方式によシ変化させるインバータ装置が採用されてきて
いる。Now, when operating the AC motor 4 with such a voltage source inverter device, the ratio between the output voltage V and the output frequency F of the inverter 3 (hereinafter referred to as the V/'F ratio) is controlled to be approximately constant. It is desirable to operate the AC motor 4 so that its magnetic flux is approximately constant. Therefore, recently, the output frequency of the inverter device is changed by changing the conduction timing of the switching elements of the inverter 3 as described above, and the output voltage is changed by using the PwM method or PAM method.
Inverter devices that vary depending on the system have been adopted.
第2図は、PAM形インバータ装置の主回路構成の一例
を示すものである。これは、直流電圧Edcの大きさを
変えることによってインバータ装置の出力電圧を変える
ものである。つまシ、図示の如く直流変換器1とインバ
ータ3との間の正電位ラインにトランジスタ等の第2の
スイッチング素子6を挿入し、也の導通、非導通のデユ
ーティ比を、制御器5′からの制御信号によって変える
ることにより直流電圧gdcを変化させるようにしてい
る。彦お、図で71.72はダイオ、−ド、8は平滑リ
アクトル、2′は平滑コンデンサである。FIG. 2 shows an example of the main circuit configuration of a PAM type inverter device. This is to change the output voltage of the inverter device by changing the magnitude of the DC voltage Edc. As shown in the figure, a second switching element 6 such as a transistor is inserted into the positive potential line between the DC converter 1 and the inverter 3, and the duty ratio of conduction and non-conduction is determined by the controller 5'. The DC voltage gdc is changed by changing the control signal. In the figure, 71 and 72 are diodes, 8 is a smoothing reactor, and 2' is a smoothing capacitor.
一方第2図(b)は、上記制御器5′の詳細を示す回路
図である。つまシ本制御器5′は、出力周波数指令全出
力する設定器51′と、その出力周波数指令をデノタル
化するAl1)変換器52′とV/F”比ツヤターンを
記憶するメモリ回路SS/と、上記出力周波数指令を受
は取シ、その出力周波数指令をもとに、V/F比をメモ
リ回路53/から読み取りてデータ処理を行なう。CP
U 4と、CPU 4からのデータによシ本インバータ
装置の出力周波数を制御する出力周波数制御部55′お
よび出力電圧を制御する出力電圧制御部56/とからな
る。On the other hand, FIG. 2(b) is a circuit diagram showing details of the controller 5'. The main controller 5' includes a setter 51' that outputs the entire output frequency command, an Al1) converter 52' that digitalizes the output frequency command, and a memory circuit SS/ that stores the V/F ratio gloss turn. , receives and receives the output frequency command, reads the V/F ratio from the memory circuit 53/ based on the output frequency command, and performs data processing.CP
U4, an output frequency control section 55' that controls the output frequency of the inverter device according to data from the CPU 4, and an output voltage control section 56/ that controls the output voltage.
さて、かかるPAM形インバータ装置において交流電動
機4を運転する場合は、前述したようにV/l’比を一
定とする方が望ましいが、とのV/Fの比の値としては
複数の種類を有していれば、これらを負荷状態に応じて
切替えることにより交流電動機4の運転効率改善を図る
ことが可能と力る。したがって、一般のインバータ装置
においてはv74゛比のパターンは、第3図に示すよう
に複数種類準備されている。そして、従来では出力電圧
の制御は各出力周波数に対応する出力電圧データを、電
圧I11 !dllパターンとしてV/Fパターン毎に
第2図の制御器5′内のメモリ回路53′に記憶させて
おき、CPU 54’で出力周波数に対応してメモリ回
路53′から出力電圧データを読み出し、その値によっ
て電圧制御部56′からの制御信号により第2のスイッ
チング素子6の導通タイミングを袈えて、出力電圧を制
御することが行なわれている。Now, when operating the AC motor 4 in such a PAM type inverter device, it is preferable to keep the V/l' ratio constant as described above, but there are several types of values for the V/F ratio. If so, it is possible to improve the operating efficiency of the AC motor 4 by switching these depending on the load condition. Therefore, in a general inverter device, a plurality of types of V74 ratio patterns are prepared as shown in FIG. Conventionally, the output voltage is controlled by inputting output voltage data corresponding to each output frequency to the voltage I11! dll pattern for each V/F pattern is stored in the memory circuit 53' in the controller 5' shown in FIG. 2, and the CPU 54' reads the output voltage data from the memory circuit 53' in accordance with the output frequency. Depending on the value, the output voltage is controlled by a control signal from the voltage control section 56', exceeding the timing of conduction of the second switching element 6.
ところで、従来上記直流電圧gdcを制御する第2のス
イッチング素子6の制御信号となる電圧制御パターンの
メモリ回路53′への記憶は、次のように行なわれてい
る。すなわち、第3図に示すようにV/F比が4種類と
すると、メモリ回路5?′への記憶状態は第4図に示す
ようにV/F比ノぞターンAのデータを一つのエリアに
記憶し、続いて・ぐターン13 、 )4ターンC,パ
ターンDというように各・やターン毎に一つのエリアを
設けており、各エリアに記憶されるデータは例えば出力
周波数F1の場合の出力電圧をV。Incidentally, conventionally, a voltage control pattern serving as a control signal for the second switching element 6 that controls the DC voltage gdc is stored in the memory circuit 53' in the following manner. That is, if there are four types of V/F ratios as shown in FIG. 3, the memory circuit 5? As shown in Fig. 4, the storage state for ' is as follows: V/F ratio data of turn A is stored in one area, and then each of One area is provided for each turn, and the data stored in each area is, for example, the output voltage at output frequency F1.
とすると、とのvlの大きさに相当したデータが入って
いる。従って、このような記憶方法においてはV/Fパ
ターンの数に応じてメモリ回路53′のメモリ容量が増
大し、結果としてインバータ装置が大形になるという問
題が゛ある。Then, data corresponding to the size of vl is contained. Therefore, in such a storage method, there is a problem that the memory capacity of the memory circuit 53' increases in accordance with the number of V/F patterns, resulting in an increase in the size of the inverter device.
本発明は上記のよう寿問題を解決するために成されたも
ので、その目6′、ノは低圧制御パターンとしてのv/
F′比パターンを記憶するメモリ回路のメモリ容量をパ
ターンの種類によらず低減して装置の小形化を図ること
が可能なPAM形インバータ装置を提供することにある
。The present invention has been made in order to solve the above-mentioned longevity problem, and its features 6' and 6' are: v/
It is an object of the present invention to provide a PAM type inverter device that can reduce the memory capacity of a memory circuit that stores F' ratio patterns regardless of the type of pattern, thereby reducing the size of the device.
上記目的を達成するために本発明では、前述したメモリ
回路に直流電圧E、dcを匍制御する第2のスイッチン
グ素子の制御信号である電圧制御ノソターンを記憶する
場合に、電圧側(財)パターンの変化分つt、b出力周
波数の変化分([′1→F2 )に対応した出力電圧
の変化分(V1→■2つまりV2−V1=ΔV)を各パ
ターン毎に記憶させることを特徴とする。In order to achieve the above object, the present invention provides a voltage side (goods) pattern when storing a voltage control nosoturn, which is a control signal of the second switching element that controls the direct current voltages E and dc, in the above-mentioned memory circuit. The change in the output voltage (V1→■2, that is, V2-V1=ΔV) corresponding to the change in the output frequency (['1→F2) of t and b is stored for each pattern. do.
以下、本発明を図面に示す一実施例について説明する。 Hereinafter, an embodiment of the present invention shown in the drawings will be described.
本発明によるPAM形インバータ装置の構成は、第2図
に示したものと全く同様であるのでその説明を省略する
。つまり本発明のPAM形インバータ装置は、前述した
直流電圧Ed0を制御する第2のスイッチング素子6の
制御信号である電圧制御・やターンを制御?55′内の
メモリ回路53′に記憶させる場合に、’i@;圧制御
パターンの変化分を記憶するようにしたものである。す
なわち、例えば第5図に承ずように出力周波数Flに対
し出力電圧■1 、出力周波数F2に対し出力電圧V2
+同様にF3に対しv3 というようなV/F’比パタ
ーンである場合には、Δvl=v2−v1 、ΔV2=
V3−V2というように、出力周波数の変化分に対応し
た出力電圧の変化分を、第6図に示すような状態で制御
器5′内のメモリ回路53′にデータとして記憶するよ
うにしている。なお、第5図ではV/F比パターンを説
明の便宜−ヒ1種類しか示していないが、実際にはV/
F比・モターンは前述したように複数種類用意し、各パ
ターンについて同様に記憶させている。The configuration of the PAM type inverter device according to the present invention is exactly the same as that shown in FIG. 2, so a description thereof will be omitted. In other words, the PAM type inverter device of the present invention controls voltage control and turn, which is the control signal of the second switching element 6 that controls the DC voltage Ed0 mentioned above. When the data is stored in the memory circuit 53' in the memory circuit 55', the 'i@; change in the pressure control pattern is stored. That is, for example, as shown in FIG. 5, the output voltage ■1 for the output frequency Fl and the output voltage V2 for the output frequency F2.
+Similarly, if the V/F' ratio pattern is v3 for F3, Δvl=v2-v1, ΔV2=
The change in output voltage corresponding to the change in output frequency, such as V3-V2, is stored as data in the memory circuit 53' in the controller 5' in the state shown in FIG. . Although FIG. 5 only shows one type of V/F ratio pattern for convenience of explanation, in reality, the V/F ratio pattern is
As described above, a plurality of types of F ratios and patterns are prepared, and each pattern is stored in the same way.
かかるPAM形インバータ装置においては、いま例えば
出力周波数F1 において出力電圧Vlの状態から出力
周波数F2に増加すると、メモリ回路53′の内容に基
づいて制御器5′から、出力電圧をΔvl増加させると
いうように第2のスイッチング素子6に制御信号が与え
られ、結果として出力電圧はV1+Δv1 なる値に制
御される。したがって、出力周波数の変化に応じて現行
の出力電圧に、メモリ回路に記憶されている変化分を加
算若しくは減算して出力電圧を制御することにより、出
力電圧は従来と同様に開側Iされることになる。In such a PAM type inverter device, for example, when the output voltage increases from the state of Vl at the output frequency F1 to the output frequency F2, the controller 5' increases the output voltage by Δvl based on the contents of the memory circuit 53'. A control signal is applied to the second switching element 6, and as a result, the output voltage is controlled to a value of V1+Δv1. Therefore, by controlling the output voltage by adding or subtracting the change stored in the memory circuit to the current output voltage in accordance with the change in the output frequency, the output voltage is adjusted to the open side I as in the conventional case. It turns out.
上述したように本発明のPAM形インバータ装置は、電
圧制御パターンとしてのV/F’比・ぐターンをメモリ
回路5゛7′に記憶させる場合に、出力周波数の変化分
に対応した出力電圧の変化分ΔVをメモリ回路53/に
記憶するようにしたので、従来のように各出力電圧v1
およびv2に。As described above, in the PAM type inverter device of the present invention, when storing the V/F' ratio/turn as a voltage control pattern in the memory circuit 5'7', the PAM type inverter device of the present invention changes the output voltage corresponding to the change in output frequency. Since the variation ΔV is stored in the memory circuit 53/, each output voltage v1 is
and to v2.
相当するデータを直接記憶する絶対値記憶の場合に比べ
、1ワードのメモリエリアに数種類のV/F’比パター
ンデータを記憶する、換言すれば少ないビット数でデー
タを記憶することが可能となる。つまり、例えば8ビ、
ト1ワードのメモリ回路を用いた場合、従来のものでは
Vlおよびv2のように電圧に相当するデータを記憶す
るために1データ当り1ワードが必要であったのに対し
、本発明のものでは1データ当シ2ヒ、トで表現できた
とすると1ワ一ド当94オ重類のデータを記憶すること
ができる。その結果、従来のものに比べてV/F比パタ
ーンの記憶用メモリエリアを1/数種類(少なくとも半
分以下)に削減してメモリ容量を節約することが可能と
なる。また、従来のものでは絶対値を記憶するので、V
/F’比・やターンを変更したときにはメモリ回路53
′の内容を全て書き直す必要があるが、本発明のもので
は最低出力周波数F。における出力電圧Voの値を変更
するのみにより、出力周波数に対する出力電圧つ捷りV
/F比を変えることが可能となる。Compared to the case of absolute value storage where corresponding data is directly stored, it is possible to store several types of V/F' ratio pattern data in one word memory area, in other words, it is possible to store data with a smaller number of bits. . In other words, for example, 8-bi,
When using a 1-word memory circuit, the conventional one required one word per data to store data corresponding to voltages such as Vl and v2, but the present invention If one data can be expressed in 2 h, t, then 94 weights of data can be stored in 1 word. As a result, the memory area for storing V/F ratio patterns can be reduced to one-several types (at least half or less) compared to the conventional one, thereby saving memory capacity. In addition, since the conventional method stores the absolute value, V
/F' ratio・When changing the turn, the memory circuit 53
It is necessary to rewrite all the contents of ', but in the present invention, the lowest output frequency is F. By simply changing the value of the output voltage Vo at
/F ratio can be changed.
尚、上記実施例では1ワードの中に複数種類のV/F比
・ぐターンのデータを記憶する場合を述べたが、1ワー
ドの中に1種類のV/F比・やターンを連続的に複数個
記憶させるようにしても同様の効果が得られるものであ
る。In the above embodiment, data of multiple types of V/F ratios and turns are stored in one word, but one type of V/F ratio and turns can be stored continuously in one word. A similar effect can be obtained even if a plurality of data are stored in the memory.
以上説明したように本発明によれば、複数種類のV/←
゛比ノ′Pターンを電圧制御パターンとしてメモリ回路
に記憶させてお(PAM形インバータ装置において、上
記メモリ回路に電圧制御パターンの変化分(出力周波数
の変化分に対応した出力電圧の変化分)を記憶、させる
ようにしたので、メモリ回路のメモリ容量をv74゛比
/J?ターンの種類によらず低減して装置の小型化を図
ることが可能な極めて信頼性の高いPAM形インバータ
装置が提供できる。As explained above, according to the present invention, a plurality of types of V/←
The ratio P turn is stored in a memory circuit as a voltage control pattern (in a PAM type inverter device, the change in voltage control pattern (change in output voltage corresponding to change in output frequency) is stored in the memory circuit). As a result, an extremely reliable PAM type inverter device that can reduce the memory capacity of the memory circuit regardless of the v74゛ ratio/J?turn type and miniaturize the device has been created. Can be provided.
第1図は電圧形インバータ装置を示す構成図。
h”
第2図(a) 、fよび(b)はPAM形イン・ぐ−夕
装置の主回路および制御器を示す構成図、第3図はv/
/F′比・母ターンを示す図、第4図は従来に卦ける電
圧制御・ぐターンの記憶状態を示す図、第5図および第
6図は本発明の一実施例を示す図である。
1・・・直流変換器、2,2′・・・平滑コンデンサ、
3・・・インバータ、4・・・交流電動機、5,5′・
・・制御器、6・・・第2のスイッチング素子、7ノ。
72・・・ダイオ−P18・・・平滑リアクトル、51
′・・・設定器、52′・・・A/D変換器、531・
・・メモリ回路、54′・・・CPU、55′・・・周
波数制御部、56′・・・電圧制御部。
第3図
坐力周X、籾(Hz)
第4図
第 5 図
上六周淡IH2)
第 6 図FIG. 1 is a configuration diagram showing a voltage source inverter device. h” Figures 2(a), f and (b) are block diagrams showing the main circuit and controller of the PAM type in/out device, and Figure 3 is a
/F' ratio/mother turn; FIG. 4 is a diagram showing a conventional voltage control/gutter storage state; FIGS. 5 and 6 are diagrams showing an embodiment of the present invention. . 1... DC converter, 2, 2'... Smoothing capacitor,
3...Inverter, 4...AC motor, 5,5'・
...Controller, 6...Second switching element, 7th. 72...Dio-P18...Smooth reactor, 51
'... Setting device, 52'... A/D converter, 531.
...Memory circuit, 54'...CPU, 55'...Frequency control section, 56'...Voltage control section. Fig. 3 Sitting force circumference X, rice (Hz) Fig. 4 Fig. 5
Claims (1)
第1のスイッチング素子から成υ前記直流電圧を交流電
圧に変換するインバータと、前記直流変換器とインバー
タとの間に設けられた第2のスイッチング素子と、出力
周波数の変化分に対応した出力電圧の変化分である電圧
制御ノソターンの変化分を記憶するメモリ回路を有し、
この電圧制御/4’ターンを基に前記第1のスイッチン
グ素子の導通タイミングを変化させて前記インバータの
出力周波数を制御すると共に、当該出力周波数に対応し
て前記第2のスイッチング素子の導通タイミングを変化
させて前記インバータの出力電圧を制御する制御器とを
具備して成ることを特徴とするPAM形インバータ装置
。a DC converter that converts an AC voltage into a DC voltage; an inverter that converts the DC voltage into an AC voltage formed from a plurality of first switching elements; 2 switching elements and a memory circuit for storing a change in the voltage control nosoturn, which is a change in the output voltage corresponding to a change in the output frequency,
Based on this voltage control/4' turn, the conduction timing of the first switching element is changed to control the output frequency of the inverter, and the conduction timing of the second switching element is changed in accordance with the output frequency. A PAM type inverter device comprising: a controller that controls the output voltage of the inverter by changing it.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048131A JPS59175382A (en) | 1983-03-23 | 1983-03-23 | Pam type inverter device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58048131A JPS59175382A (en) | 1983-03-23 | 1983-03-23 | Pam type inverter device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59175382A true JPS59175382A (en) | 1984-10-04 |
Family
ID=12794771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58048131A Pending JPS59175382A (en) | 1983-03-23 | 1983-03-23 | Pam type inverter device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59175382A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62118791A (en) * | 1985-11-18 | 1987-05-30 | Sanyo Electric Co Ltd | Controller for motor |
-
1983
- 1983-03-23 JP JP58048131A patent/JPS59175382A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62118791A (en) * | 1985-11-18 | 1987-05-30 | Sanyo Electric Co Ltd | Controller for motor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5663627A (en) | Control apparatus for controlling motor of air conditioner | |
CN1319169C (en) | Semiconductor integrated circuit having controllable internal power source and voltage | |
US6078319A (en) | Programmable core-voltage solution for a video controller | |
JP3686042B2 (en) | DC stabilized power supply | |
JP2002238243A (en) | Dc/dc converter and power supply for liquid crystal | |
JP2005168170A (en) | Power supply circuit and its output voltage raising method | |
CN111726000A (en) | Switching regulator and electronic apparatus including the same | |
JPS59175382A (en) | Pam type inverter device | |
US9735678B2 (en) | Voltage converters with asymmetric gate voltages | |
CN102412713A (en) | Switching power supply as well as control circuit and control method thereof | |
JP3119599B2 (en) | Power supply circuit | |
US5684392A (en) | System for extending operating time of a battery-operated electronic device | |
JP3397222B2 (en) | Control device for power converter | |
JP3571817B2 (en) | Power supply for driving LCD | |
JP2595593B2 (en) | Rectifier | |
JPH0851774A (en) | Switching power supply circuit | |
WO2024028982A1 (en) | Power conversion device | |
JPS61258672A (en) | Switching power source circuit | |
JPS61170281A (en) | Controller of pulse width modulation inverter | |
JPS63186594A (en) | Controller for air conditioner | |
KR940007971B1 (en) | Room air conditioner inverter controlling method | |
JPH099680A (en) | Inverter controller | |
JPH0447553B2 (en) | ||
JPH1195848A (en) | Power unit | |
JPS63113196U (en) |