JPS59174902A - 制御対象の出力パラメ−タが非常時に変動することを防止する方法および装置 - Google Patents

制御対象の出力パラメ−タが非常時に変動することを防止する方法および装置

Info

Publication number
JPS59174902A
JPS59174902A JP4906183A JP4906183A JPS59174902A JP S59174902 A JPS59174902 A JP S59174902A JP 4906183 A JP4906183 A JP 4906183A JP 4906183 A JP4906183 A JP 4906183A JP S59174902 A JPS59174902 A JP S59174902A
Authority
JP
Japan
Prior art keywords
output
regulator
increment
input terminal
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4906183A
Other languages
English (en)
Inventor
イゴ−ル・イワノウイツチ・アレクセ−エフ
レム・ゲオルギエウイツチ・ガスパロフ
ワレリ−・ニコラエウイツチ・ゼメロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MO I INJIENEROFU GURAZUDANSUKO
MOSUKOFUSUKII INST INJIENEROFU GURAZUDANSUKOI ABIATSUII
Original Assignee
MO I INJIENEROFU GURAZUDANSUKO
MOSUKOFUSUKII INST INJIENEROFU GURAZUDANSUKOI ABIATSUII
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MO I INJIENEROFU GURAZUDANSUKO, MOSUKOFUSUKII INST INJIENEROFU GURAZUDANSUKOI ABIATSUII filed Critical MO I INJIENEROFU GURAZUDANSUKO
Priority to JP4906183A priority Critical patent/JPS59174902A/ja
Publication of JPS59174902A publication Critical patent/JPS59174902A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Safety Devices In Control Systems (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は全体として電気技術に関するものであり、更に
詳しくいえば、電力装置の自動非常阻止装置、すなわち
、制御対象の出力・ξラメータが非常時に変動すること
を防止する方法およびその方法を実施する装置に関する
ものである。
本発明は、制御対象の出力・ぞラメータ、たとえば電圧
1周波数、電流ご電力、温度、圧力、が非常時に所定値
からずれることを防ぐために制御対象が用いられるよう
な種々の分野に応用(−ようとするものである。【−か
し1本発明は、宇宙船または大気圏内ののりもので用い
る自給式の電力装置に応用された場合に爺も有用性を発
揮できる。
制御対象(たとえば発電機、定速回転駆動1、装置。
電源)の出力・ぐラメータ(IQ波数、電流など)が非
常時に変動することを防止するために、前記パラメータ
を測定【−1その/ξミラメータ測定値が予め設定され
ているレベルからずれたことが判明1゜たら、ただちに
ある時間経過してからその制御対象の動作を停止させる
ことを基にした遠隔方法が通常用いられている(モロシ
フスキー他(V−’I’−Moroz@4d ovsk
y、 1.1. S 1ndeyev、 K、D 、 
Runov、)著「飛行体の電源装置(Electri
c power 5uppy systemsof f
lying vehicles )J 、 Mashi
nostroyenfye PB 。
Moscow、 1973 、 p、 336 (in
 Ru5sian)参照)。
電源の出力電圧と調整器の出方電8E夕測定I〜、その
出力電圧の値が設定値からずれていることが判明(−だ
時は、その判明時からある時間遅れてから故障の電源の
動作を停止させるように構成された、安定化電源の電圧
を非常時の変動から保護するだめの別の方法も知られて
いる(シラスキン(D、E、 Bruskin)編「飛
行体に搭載されルili気装置の基礎(Fundame
ntals af electrical equi錫
tinstal led on flying veh
icles ) J 、 part I、MO8COW
Vysshaya 5hkola PB、 1978 
、 p、 264 (in Ru5sian)参照)。
しかし、それらの公知の方法では制御対象のパラメータ
が正常な動作デユーティの限界を超えると遅延がただち
に開始されるから、電源または調整器が動作を停止させ
られる前に故障を生じた堀含に異常状態すなわち非常状
態が起る可能性があり、かつ遅延のために保護装置の応
答が遅い。その結果と]7で保護装置が動作を開始する
までに非常状態の限界内で制御対象の出力パラメータが
かなりずれることがある。
制御対象(安定化電源)の出力端子と調整器の出力端子
とにおいて/ぞラメ一りの増分を測定し、それらのパラ
メータの増分の符号を決定し、それらの符号を互いに比
較(−で、それらの増分の符号が等(2い時に制御対象
の動作を停止させるための信号を形成する、制御対象の
電圧が非常時に変動することを防ぐ別の方法も知られて
いる(ソ連邦発明者証第936161号参照)。
しか]−1この方法は、IH5御対象自体と調整器自体
の正常な動作デユーティ、と故障の無い動作の下におい
て出力の座標の増分の符号が逆であるような制御対象、
たとえば同期電磁発電機および比例動作調整器、のみの
出力・Rラメータが非常時に変動することを防上するた
めに用いることができる。
増分の符号が、正常な動作状態の下では同じであり、非
常状態の下では逆である、または非常状態の下で零増分
が生ずる(これは他の多くの制御対象、たとえば電磁発
電機、および比例動作以外の制御動作を有する調整器に
おけるケースである)場合には前記方法は使用できない
電圧ピックアップと電圧一時間間隔変換器を含むアナロ
グ−デジタル変換器と、比較装置とを備え、それらの比
較装置の入力端子はアナログ−デジタル変換器の出力端
子と標準時間間隔設定器の出力端子に接続され、アナロ
グ−デジタル変換器の出力端子はゲート回路の入力端子
へ接続され、そのゲート回路の出力端子はゲート制御変
換器として作られている最後の制御素子制御装置の入力
端子に接続される、制御対象の出力・ぐラメータが非常
時に変動することな防止するための前記公知方法を実施
J−るための装置が知られている(ソ連邦発明者証第5
40261号参照)。この装置は実際にはデジタル電圧
調差器である。
この制御装置は静的および動的な状態の下における制御
動作の品質が低い(jなわち1位置誤差が大きく、安定
度の余裕が少く、過渡時間がかなり長い)。更に、制御
装置に故障が起きたことを知らせる手段がその装置[は
投げられていない。
制御対象の出力・ぐラメータが非蕃時に変動することを
防ぐ別の装置も知られている(ソ連邦発明者証第890
308号参照)。この装置は直列接続されたアナログ−
デジタル変換器と、比較回路と、加算器と、デジタル−
アナログ変換器と、制御回路をもする最後の制御素子と
、更に比較回路に接続された標準・ぐラメータ設定回路
とを備えている。
調整器の入力端子と出力端子は非常時に出力パラメータ
が変動することを防ぐ装置に接続される。
その装置は入カッぐラメータと出力パラメータとの増分
を決定する2つの装置と、タイミング装置と。
論理データ処理装置とを備え、タイミング装置および処
理装置は前記増分決定装置の入力端子と出力端子へそれ
ぞれ接続され、前記論理デニタ処理装置の出力端子は調
整器の入力端子へ接続される。
上記の制御装置も静的および動的な状態の下における制
御動作の品質が低い(すなわち、位置誤差が存在(7、
過渡状態が不安定である)。また、その装置は過渡状態
において装置が故障することを防ぐ保護手段も欠いてい
る。更に、その制御装置は汎用装置ではない。その理由
は、制御対象の出力端子と調整器の出力端子におけるp
の増分の類似の符号が制御装置の非常時における動作状
態に対応1−ない場合にその制御装置を用いることがで
きないからである。1〜たがって、゛その制御装置は前
記した種類の制御対象と調整器だけに応用できる。
本発明の目的は、本発明の応用分野を、増分符号が類似
するばかりでなく、増分符号と零増分との他の組合わせ
を特徴とする非常動作状態を有する種々の制御対象と種
々の調整器まで拡張可能とする、制御対象の出力・ぞラ
メータが非常時に変動することを防止する方法と、その
方法を実施する装置を得ること、および付加情報ノξラ
メータを用意し、およびそれらの付加情報ノラメータの
処理動作を行わせることにより、更に、論理データ処理
装置を設け、その処理装置を保護装置の他の装置に更に
組合わせることにより制御動作の質を向上させることで
ある。
上記目的は、制御対象の出力端子における・ξラメータ
の増分と調整器の出力端子における前記パラメータの増
分とを測定し、それらの増分の符号を決定し、それらの
符号が同じであれば前記制御対象の動作を停止させるた
めの信号を形成する、制御対象の出力・ぐラメークが非
常時に変動することを防止する方法において、正常な動
作デユーティに対応する制御対象と調整器との出力端子
における・ぞラメータの増分の符号、および含まれる少
くとも1つの零増分の組合わせの種類を決定(−1制御
対象の出力端子と調整器の出力端子における・ぞラメー
タの実効増分を測定し、前記増分の符号を決定するとと
もに、少くとも1つの前記ノラメータの零増分が存在す
るかどうかを決定し、正常な動作デユーティと実際に存
在する動作デユーティとに対応する増分、符号と零増分
の組合せの種類を互いに比較1−1増分符号と零増分の
前記組合せが互いに一致しないことを見出(−だ時に制
御対象の動作を停止させる信号を形成する制御対象の出
力・ξラメータが非常時に変動することを防止する方法
により達成される。
制御対象の出力・ξラメータを予め設定されている限界
内に保つようになっている調整器を備え、この調整器の
出力端子には保護装置の入力端子が接続され、調整器の
入力端子には保護装置の出力端子が接続され、保護装置
は入力パラメータと出カックラメータの増分を決定する
ための少くとも2つの装置を含み、それらの装置の1つ
の入力端子は実際には保護装置の入力端子であり、前記
装置の他の入力端子はタイミング装置へ接続され、前記
制御対象の出力端子は、実際に存在するデユーティにお
いて制御対象の入力パラメータと出力JRラメータの増
分符号の組合せが正常な動作デユーティに対応するか否
かを調べるようになっている論理データ処理装置の入力
端子に接続され、この論理データ処理装置の出力端子は
実際には保護装置の出力端子である、制御対象の出力・
ξラメータが非常時に変動することを防止する方法を実
施する装置において、この装置は、増分符号決定装置を
備え、各増分符号決定装置は制御対象の入力パラメータ
と出力・ぐラメータとの正、負または零の増分を示す信
号を受けるための少くとも2つの入力端子を有し、正常
な動作デユーティに対応する増分符号と零増分とのあら
ゆる種類の組合せを記録および格納し、かつ実際に存在
するデユーティのそのような組合せが正常な動作デユー
ティのそれらの組合せに一致するかどうかを決定し、か
つ前記組合せが互いに一致しない時に調整器の動作を停
止させるための信号を形成するようになっている論理デ
ータ処理装置は再プログラムできるように構成され、か
つ、書き換え可能な持久記憶装置と、記録可能化信号を
受けるための入力端子を有する記録−読出し制御回路と
、比較回路とを含み、持久記憶装置と比較回路は直列接
続され、増分符号決定装置の出力端子は比較回路の入力
端子と記録−読出し制御回路の入力端子へ接続され、制
御回路の残りの入力端子はタイミング装置の残りの出力
端子へ接続され、比較回路の出力端子は実際には論理デ
ータ処理装置の出力端子であるようにすると都合がよい
制御動作の質を向上させるために、すなわち、制御装置
の応答速度と安定度を高くするために、標準・クラメー
タ設定回路と、アナログ−デジタル変換器と、比較回路
と、加算器と、デジタル−アナログ変換器と、制御回路
を有する最後の制御素子とを含む調整器を備え、前記変
換器と、比較回路と、加算器と、変換器と、制御素子と
は直列接続され、標準パラメータ設定回路は比較回路の
第2の入力端子へ接続される、制御対象の出力・ぐラメ
ータが非常時に変動することを防止する方法を実施する
装置において、別のアナログ−デジタル変換器を更に備
え、増分符号決定装置は直列接続されたレジスタと比較
回路を含み、増分符号決定装置は直列接続されたレジス
タと比較回路を含み、レジスタの入力端子と比較回路の
第2の入力端子との共通接続点と、レジスタの入力端子
と比較回路の第2の入力端子との共通接続点とはそれぞ
れ保護装置の入力端子であり、その入力端子は調整器の
アナログ−デジタル変換器と比較回路との接続点へ接続
され、前記入力端子は調整器の出方端子へ別のアナログ
−デジタル変換器を介して接続されるようにすることが
できる。
制御動作の質を向上させるために(すなわち、制御装置
の応答速度と安定度を高くするために。
増分符号決定装置の比較回路の出方端子は調整器の加算
器の入力端子へ接続されることも妥当である。
本発明により制御対象の出力・ぞラメータが非常時に変
動することを防止する方法と、この方法を実施する装置
の応用分野を拡張し、制御動作の質を向上させることが
可能となる。
自動制御装置は次のような関係に従うことが自動制御理
論から一般に知られている。
開ループ系 Y (p) = w (p) X (p)閉ループ系 Y (p) =φ(p) X (p) ここに、 Y(p) 、 x(p)はラゾラス表記法に
従って書かれた制御対象の出力座標と入 力座標をそれぞれ示し、 W (p)は開ループ系の伝達関数、 φ(p)は閉ループ系の伝達関数、 である。
(7たがって、制御装置の故障の無い動作においては5
人力座標と出力座標の変化を支配する原理の間にl対l
の対応が存在する。それは伝達関数の穏類に依存する。
本発明の方法においては、入力、座標と出力座標の変化
を支配する原理の間の対応は、それらの座標の増分(す
なわち、微分)の符号を決定することにより決定される
以下1図面を参照して本発明の詳細な説明する。
第1図は、非常事態が生じた場合に、制御対象(たとえ
ば、出力・ぞラメータを制限する比例原理で動作する調
整器を用い、電磁的に励磁される同期発電機)の出力A
ラメータを所定値から逸脱しないように保護する方法を
示すものである。
第1図C2dは制御対象の出力端子と入力端子における
・ぞラメータの変化を表す特、性曲線を示すものである
。0点で表されている時刻から始まってtlで表されて
いる時刻まではじよう乱が制御対象に加えられていない
から、前記・ぞラメータには変化は生じていない。
第1図C2d、eは電圧U(signΔU2)、U(S
igr1ΔU工)とターンオフ信号U3が現われ1いた
(・時刻「0」から11までの時間の経過を表す。時刻
t工から14までは制御対象にはある種のじよう乱、た
とえば負荷を接続するというような、が加えられるから
制御対象の入力端子と出力端子における電圧す□、U2
(舘1図ajb)は時刻t工から12の間の時間内に変
化し、時刻t2から13までの時間内には操作される変
量のために制御対象の出力電圧1ま一定に保たれ(第1
図b)、出力電圧Uよは時刻t4まで変化を続ける。こ
の場合には時間t□〜t2内にAラメータの増分の符号
(「負増分符号」第1図C2d)の同様な電圧が現われ
る。時刻t2かも13までは「負増分符号」が制御対象
の出方端子において「旧増分符号」に変り′(第1図c
)、制御対象の入力端子に増分無し符号(「零コ増分)
が現われる(第1図b)。時刻t3から14までの時間
内に制御対象の入力端子と出方端子における増分符号は
正から負へ変えられ、時刻t4からt5まで゛の間に・
ぞラメータの(零増分)が制御対象の入力端子と出力端
子に現われる。時刻t5からt6までの間は第1図aj
btcjdは、負荷を切り離した時に起る、制御対象の
入力・ぐラメータV□と出力・ぐラメータ■2 の変化
、および前記・ξラメータのそれぞれの増分符号の正圧
[J(signΔU□)とU (signΔU2)との
変化を表す。時刻t7においては制御装置に故障が起き
るために制御対象の出方電圧U□は上昇するが、 ft
t制御対象の入力電圧U2は影響を受けない、すなわち
、制御対象の出方端子において「正」増分が起き、(第
1図C)制御対象の入力端子におイテ「零」増分U(s
ignΔU2)゛が観察される。したがって、制御対象
の動作を停止させる信号U3−1(第1図e)が時刻t
7に現われる。
、1.たがって、装置は時刻t7より前は動作を停止さ
せられていない。というのは、増分符号(r+J 。
r−J、rOJ)が旧常なデユーティに対応する組合わ
せを形成しているからである。
Q−HV[ssgnΔU1AsignΔU2/]i= 
(−△−)(+△0)1=1 \/(+△」〜)V(−△O) ここに、 第2図は制御対象2の出力・ぞラメータを非常事態にお
ける逸脱に対(7て制御および保護するための前記方法
を実施する装M1のブロック−機能図を示す。制御対象
2の入力端子と出力端子は装置1の調整器3の出力端子
と入力端子へそれぞれ接続される。調整器3の入力端子
と出力端子は出〃・ぞラメータを非常事態にお伏る逸脱
に対I−て保居するための装置60入力端子4,5へも
それぞれ接続される。この装置60入力端子4,5は−
ξミラメータ増分を決定する装置7,80入力端子でも
ある。それらの装置7,8は前記・ぐラメータの増分の
符号を決定することもできる。
装置7,8は・ξラメータの前の値U□を以後の値馬や
□と比較するという原理を基に1−て動作する(たとえ
ばソ連邦発明者証第622047号参照)。
装置7,8の他の入力端子はタイミング装置902つの
出力夕す、i子へそれぞれ接続される。
保護装置6は論理データ処理装置10を含む。この論理
データ処理装置10は記録−読出(−制御回路11と、
書き換えることができる持久記憶装R12と、比較回路
13とを有する。制御回路11と、持久記憶装置12と
、比較回路13とは直列に接続される。比較回路I3は
、実際に存在するデユーティに対応する)ξラメータの
増分符号と零増分との組合わせの種類が市常なデユーテ
ィに対応する・ξラメータの増分符号と零増分との組合
わせに従うかどうかを決定するようになっている。増分
決定装置7,8の出力端子は比較回路130入力端子と
記録−読出し制御回路110入力端子へそれぞれ接続さ
れる。
各増分決定装置7,8は2つの出力端子を有する。
比較回路13の出力端子は調整器3の入力端子へ接続さ
れる。制御回路11の残りの入力端子はタイミング装置
9の残りの出力端子へ接続される。
装置10入力端子4は実際には制御回路11の残りの入
力端子であって、制御対象2の動作条件すなわちデユー
ティが変った時に、書き換えることができる持久記憶装
置12に新しい事を記録させるための信号を発生するよ
うになっている。回路11゜13と記憶装置12との組
合わせにより処゛埋装置10を再プログラムできるよう
にすることができ、それにより装置1は任意の種類の制
御対象と、それらの制御対象に組合わされる調整器に対
1.て適する汎用装置となる。
論理データ処理装置10を再プログラムできるようにし
、この処理装置10と保護装置6の回路の他の要素との
間の組合わせを設け、装置7,8の出力端子を1つ以上
設けるこ、とにより、制御対象の出力・ξラメータの非
常事態における逸脱から保護するための本発明の方法と
、この方法を実施する装置の性能を向上させることがで
きる。その理由は、・クラメータ増分の類似の符号に対
応するばかりでなく、それらの符号と零増分との任慧の
他の゛種類の組合わせとに対応するような非常動作条件
を有する種々の制御対象1にそれらの方法と装置を応用
できるからである。
第3図は本発明の方法な芙施する制御および保護装置l
の一実施例のブロック−機能図である。
装置1のここで峻明しているブロック−機能図において
は、装置7は重列接続されたレジスタ15と比較回路1
6を含み、装M8は直列接続されたレジスタ17と比較
回路18を含む。
比較回路16 、1.8の出力端子は論理データ処理装
置10の入力端子へ接続される。
保護袋R6はアナログ−デジタル変換器19も有する。
このアナログ−デジタル変換器の入力端子は調整器3の
出力端子へ接続され、アナログ−デジタル変換器16の
出力端子はレジスタ17の入力端子と、装置18の比較
回路18の第2の入力端子へ接続される。
装置1の調整器3は直列接続されたアナログ−デジタル
変換器加と、比較回路21と、デジタル−アナログ変換
器おと、最後の制御基子冴とを有する。この制御累子屓
は制御回路、たとえば制御パルス形成回路を有する電力
増幅器、を有する。
比較回路21の第2の入力端子はぷ準パラメータ設定回
路5の出力端子へ接続される。保護装置6の入力端子は
アナログ−デジタル変換器加と調整器3の比較回路21
との共通接続点に接続される。
この共通接続点は増分決定装置70入力端子でもあって
、レジスタ15と比較回路16との入力端子へ接続され
る。増分決定装置7,8の゛出力端子(それらは比較回
路16 、18の出力端子でもある)は調整器3の加算
器22の入力端子へ接続され、それによりこの出カッ々
ラメータ制御装置の応答速度と安定度の少くとも一方が
、符号「+」または「−」を有する調整器30入力/ぐ
ラメータと出カッ、eジメータの微分を制御作用に導入
することによる影響(自動制御理論から判っている)に
従って向上させられる。調整器3のターンオフ入力端子
は実際には最後の制御素子24の第2の入力端子であり
、それにより制御1111対象2(第1図)はそれの入
力端子に与えられた・信号に応答して動作を停止させら
れる。
次に、制御対象2の出力・ぐラメータ(U□)が非常事
態で逸脱することを制御し、保饅するための装置工(第
21凶)の動作を説明する。
制御対象2の出力・ξラメータすなわち電圧U□が調整
器30入力端子と保護装置60入力端子5に与えられる
。制御作用に従って調整器3の出力端子に電圧U2 が
現われる。その電圧は制御対象20入力端子と保護装置
60入力端子4とに与えられる。
保護装置60入力端子4,5は・ぞラメータ決定装R7
,8のそれぞれの入力端子でもあるから、それらの装置
7,8の出力端子には増分電圧ΔU工とΔU2.または
符号増分の電圧U (signΔU□)。
U (signΔU2)と零増分電圧U。だげが現われ
る。
対応する符号と零増分の電圧を2値論理(プール)代金
の論理レベルまで低下させた場合に各装置7゜8の出力
端子に3穏類の認識できる状態を生じさせなければなら
ないから、各装置7,8は、制御対象2の出力・ぐラメ
ータU1  と入力パラメータU2 との「正」、「負
」および「0」増分を示す信号を受けるために少くとも
2つの入力端子を有しなげればならない。
増分決定装置7,8の出力端子からこのように1−て゛
得られた符号増分と零増分との組合わせは、記録−読出
し制御回路110入力端子と論理データ処理装[10の
比較回路130入力端子とに与えられる。増分決定装置
7,8と制御回路11との動作はタイミング装置9によ
り送られた信号により制御される。タイミング装置9と
]−てたとえばクロツクパルス発生器を使用できる。
記録−読出1−制御回路■1の記録制御入力端子14へ
の電圧は、制御対象12と調整器13の周囲条件の変化
(周囲温度の変化、圧力の変化、高度の変化。
等)に応じて、または種々の制御対象2に対する保護装
置6と、調整器3の制御i’11動作との初期調整中に
オペレータによ贋手動により与えることもできれば、自
動的に与えることもできる。その場合には、制御対象2
の正常な動作デユーティに対応する符号「+」増分、「
−」増分および「o」増分の組合わせを、記録−読出1
−制御回路1iKより害−き換えできる持久記憶装置1
2に記録できる。そのような記録を行う場合には持久記
憶装置12の出力端子釦は電圧は現われないから、調整
器3の動作を停止させる信号の形成器の入力端子へ与え
る電圧U3 を比較回路13は発生(−ない。
それらの組合わせが持久記憶装置12に配録されると、
入力児)子14から与えられていた記録制御電圧は除去
される。その後は、記録−読出(2制御回路11を動作
させている装置1は、書き換えることができる持久記憶
装置12に記録されている組合わせの比較回路13の入
力端子への読出しを制御する。
実際に存在する動作デユーティのために必須のものであ
る制御対象2の入カッぐラメータと出カッぐラメータと
の符号「+」増分と、符号「−」増分と、「O」増分と
の組合わせが正常な動作デユーティのそれらと一致した
時は、比較回路13の出力端子には電圧U3は現われな
い。
前記一致がなくなると比較回路13は電圧U3を発生し
て、その電圧を調整器3のターンオフ入力端子へ与えて
制御対象2の動作を停止させる。
第3図に示す制御および保護装置の動作原理は第2図に
示す制領iおよび保護装置の動作原理に類似する。
第3図に示す装置1の実施例と第2図に示す装置1の実
施例との重要な相違点、17たかつ℃両者の動作原理の
重要な相違点は、調整器3と保護装置6との構成の違い
である。それらの部品の素子の間で別の組合わせが行わ
れるのである。
次に調整器3の動作を説明する。電圧はアナログ−デジ
タル変換520によりデジタル符号に変換される。その
符号は比較回路21において、標準パラメータ設定回路
5から与えられた標準)ξラメータ符号と比較され、そ
の結果得られた誤差符号が加算器22へ与えられてその
加算器の内容を変える。
その加算器22の内容はデジタル−アナログ変換器乙に
より連続信号に変換されてからa M御回路を有する最
後の制御素子24へ与えられ、そこで電圧U2が形成さ
れる。その電EEU2は別のアナログ−デジタル変換器
29によりデジタル符号に変換されてから増分決定装置
80入力端子へ与えられる。
増分決定装置7の入力端子はアナログ−デジタル変換器
加の出力端子へ直結される。アナログ−デジタル変挨器
加、19の出力端子からのデータはレジスタi5,17
の入力端子と、増分決定装置7の比較回路16の入力端
子と、増分決定装置8の比較回路18の入力端子とに与
えられる。
増分決定装置7,8は入力、Rラメータの前の電圧Ui
と次の電圧U1+□との比較を基に(−て動作する。そ
の前の値Ui  は、タイミング装置9がらの制御信号
によって、レジスタ15 、16に記録することにより
(または入力端子から出力端子へ並列に転送することに
より)格納される。この保護装置の応答速度と感度を最
高に1−1妨害に対する耐性を最大にするようにクロッ
ク周波数が選択される。
調整器3の入力端子から電圧U3 が最後の制御素子囚
へ直接与えられる。
符号が「+」である・ξラメータ増分符号が調整器3の
加算器2へ与えられる。このことは被制御変量の微分が
制御動作に導入されることを意味するから、この制御装
置の応答速度が高くなる。
同様に、符号「−」がつけられている符号が増分決定装
置8の出力端子から加算器20入力端子へ与えられると
、この制御装置の安定度が高くなる。その理由は、この
場合には操作される変量の過渡再生帰還が制御動作に導
入されるからである。
本発明の方法と、この方法を実施する装置は。
電気的・ξラメータばかりでな(、比例制?KI動作を
含む任意の制御動作を含めて(温度、圧力、直線運動、
角運動、直線速度、角速度等のような)他の量を有する
広い範囲の制御対象に応用できる。
操作される変量とじよう乱変量を制御対象の入力信号と
(−て使用できる。本発明の方法と装置は開ループ制御
装置と閉ループ制御装置の双方に応用できる。
【図面の簡単な説明】
第1図(a)〜(e)は制、御対象の出力端子と入力A
M子における・ξラメータと、それらの・ぐラメータの
増分符号の゛電圧と、ターンオフ電圧との変化を表す%
性曲線を示すグラフ、第2図は制御対象の非常事態にお
ける出力パラメータの逸脱を制御および保護するための
本発明の方法を実施する本発明の装置のブロワ5、クー
機能図、第3図は保護装置と調整器との間の関連を示す
第2図に示す装置のブロック−機能図である。 2・・・制御対象、3・・・調整器、6・・・非常事態
における逸脱から出力・ぞラメークを保護する装置、7
.8・・・入カッぞラメータと出力/ξミラメータ増分
を決定する装置、9・・・タイミング装置、10・・・
論糠データ処理装置、11・・・記録−読出し制御回路
、12・・・書き換えることができる持久記憶装置、1
3゜16 、18 、21・・・比較回路、15 、1
7・・・レジスタ、19゜加・・・アナログ−デジタル
変換器、22・・・加算器。 乙・・・デジタル−アナログ2変換器、24・・・制御
回路の最後の制御素子、5・・・標準Aラメータ設定回
路。

Claims (1)

  1. 【特許請求の範囲】 1、制御対象(2)の出力端子における・ξラメータの
    増分と調整器(3)の出力端子における前記・ぞラメー
    タの増分とを測定1−5・・それらの増分の符号を決定
    し、それらの符号が同じであれば前記制御対象(2)の
    動作を停止させるための信号を形成する、制御対象の出
    力・ξラメータが非常時に変動することを防止する方法
    において、正常な動作デユーティに対応する制御対象(
    2)と調整器(3)との出力端子における。eラメータ
    の増分の符号。 および含まれる少くとも1つの零増分の組合わせの種類
    を決定し、制御対象(2)の出力端子と調整器(3)の
    出力端子におけるノぞラメータの実効増分を測定し、前
    記増分の符号を決定するとともに、少くとも1つの前記
    ・ξラメータの零増分が存在するかどうかを決定し、正
    常な動作デユーティと実際に存在する動作デユーティと
    に対応する増分符号と零増分の組合せの種類を互いに比
    較し、増分符号と零増分の前記組合せが互いに一致しな
    いことを見出(−た時に制御対象(2)の動作を停止さ
    せる信号を形成することを特徴とする制御対象の出力、
    eラメータが非常時に変動することを防止する方法。 2、制御対象(2)の出力パラメータを予め設定されて
    いる限界内に保つようになっている調整器(3)を備え
    、この調整器(3)の出力端子には保護装置(6)の入
    力端子(4,5)が接続され、調整器(3)の入力端子
    には保護装置(6)の出力端子が接続され、保護装置(
    6)は入力パラメータと出カッぞラメータの増分を決定
    するための少くとも2つの装置    ゛(7,8)を
    含み、それら9装置(7,8)の1つの入力端子は実際
    1cは保護装置(6)の入力端子(4,5)であり、前
    記装置(7,8)の他の入力端子はタイミング装置(9
    )へ接続され、前記制御対象装置(7,8)の出力端子
    は、実際に存在するデユーティにおいて制御対象(2)
    の入カッぞラメータと出力パラメータの増分符号の組合
    せが正常な動作デユーティに対応するが否かを調べるよ
    うになっている論理データ処理装M (10)の入力端
    子に接続され、この論理データ処理装置(10)の出力
    端子は実際には保護装置(6)の出方端子である、特許
    請求の範囲第1項記載の方法を実施する装置において、
    この装置は、増分符号決定装置(7,8)を備え、各増
    分符号決定装置は制御対象(2)の入カッぞラメータと
    出カッぐラメータとの王、負または零の増分を示す信号
    を受けるための少くとも2つの入力端子を有L、正常な
    動作デユーティに対応する増分符号と零増分とのあらゆ
    る種類の組合せを記録および格納(−1かつ実際に存在
    するデユーティのそのような組合せが正常な動作デユー
    ティのそれらの組合せに一致するかどうかを決定し、か
    つ前記組合せが互いに一致l、ない時に調整器(3)の
    動作を停止させるための信号を形成するようになってい
    る論理データ処理装置(1のは再プログラムできるよう
    に構成され、かつ、嘗き換え可能な持久記憶装置(12
    )と、記録可能化信号を受けるための入力端子を有する
    記録−読出(−制御回路(11)と、比較回路(13)
    とを含み、持久記憶装置(12)と比較回路(13)は
    直列接続され、増分符号決定装置(7,8)の出力端子
    は比較回路(13)の入力端子と記録−読出し制御回路
    (11)の入力端子へ接続され、制御回路(l〕)の残
    りの入力端子はタイミング装置(9)の残りの出力端子
    へ接続され、比較回路(13)の出力端子は実際には論
    理データ処理装置(10)の出力端子であることを特徴
    とする制御対象の出力/eラメータが非常時に変動する
    こデジタル変換器(20)と、比較回路(21)と、加
    算器(22)と、fジタルーアオログ変換器(23)と
    、制御回路を有する最後の制御素子(24)とを含む調
    整器(3)を備え、前記変換器(20)と、比較回路(
    21)と、加算器(22)と、変換器(23)と、制御
    素子(24)とは直列接続され、標準・ぞラメータ設定
    回路(δ)は比較回路(21)の第2の入力端子へ接続
    される −1−“、′−′ −装置において、別のアナ
    ログ−デジタル変換器(19)を更に備え、増分符号決
    定装置(7)は直列接続されたレジスタ(15)と比較
    回路(16)k含み、増分符号決定装f (87)は直
    列接続されたレジスタ(17)と比較回路(18) ’
    に含み、レジスタ(15)の入力端子と比較回路(16
    )の第2の入力端子との共通接続点と、レジスタ(17
    )の入力端子と比較回路(18)の第2の入力端子との
    共通接続点とはそれぞれ保護装置(6)の入力端子(4
    ) 、 (51であり、その入力端子(4)はn14整
    器(3)のアナログ−デジタル変換器(20)と比較回
    路(2J)との接続点へ接続され、前記入力端子(5)
    は調整器(3)の出力端子へ別のアナログ−デジタル変
    換器(19)を介1−で接続されることt%徴とする装
    置。 4特許請求の範囲第3項記載の装置であって。 増分符号決定装置(7,8)の比較回路(16,’18
    )の出力端子は調整器(3)の加算器(22)の入力端
    子へ接続されることを特徴とする装置。
JP4906183A 1983-03-25 1983-03-25 制御対象の出力パラメ−タが非常時に変動することを防止する方法および装置 Pending JPS59174902A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4906183A JPS59174902A (ja) 1983-03-25 1983-03-25 制御対象の出力パラメ−タが非常時に変動することを防止する方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4906183A JPS59174902A (ja) 1983-03-25 1983-03-25 制御対象の出力パラメ−タが非常時に変動することを防止する方法および装置

Publications (1)

Publication Number Publication Date
JPS59174902A true JPS59174902A (ja) 1984-10-03

Family

ID=12820565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4906183A Pending JPS59174902A (ja) 1983-03-25 1983-03-25 制御対象の出力パラメ−タが非常時に変動することを防止する方法および装置

Country Status (1)

Country Link
JP (1) JPS59174902A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61186973U (ja) * 1985-05-14 1986-11-21

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61186973U (ja) * 1985-05-14 1986-11-21
JPH0449489Y2 (ja) * 1985-05-14 1992-11-20

Similar Documents

Publication Publication Date Title
US3110853A (en) Electrical control apparatus
US4592002A (en) Method of digital temperature compensation and a digital data handling system utilizing the same
KR840005217A (ko) 제어시스템의 고장검출용 장치 및 방법
US3530458A (en) Analog to digital conversion system having improved accuracy
US4334266A (en) Numerical control system with following error monitor
US4282470A (en) Close loop control apparatus and method for a force rebalance transducer
US3593097A (en) Digital proportional servosystem
US3676659A (en) Demodulator for angularly related signals
JPS59174902A (ja) 制御対象の出力パラメ−タが非常時に変動することを防止する方法および装置
US4541389A (en) Current regulator for an electromagnetic load utilized in conjunction with an internal combustion engine
US3689754A (en) Function generator
IT8319760A1 (it) Apparecchio di controllo di alimentatore
US3459053A (en) Analog accelerometer having a digital output signal
US3743823A (en) Feedback control system with digital control elements
US3997893A (en) Synchro digitizer
US2949233A (en) Computer function generator
GB1267628A (en) Electronic control circuits for limiting a plurality of output variables responsive to an input variable
US3930143A (en) Circuit for measuring the rate of synchro rotation
US3465228A (en) Pulse width control for adjustable speed drive system
US3789197A (en) Analog divider and navigation computer
US3153322A (en) Magnetic amplifier circuits
US3486090A (en) Remote control and indicator system with control maintained through a remote variable frequency source
SU1185517A2 (ru) Электропривод посто нного тока
SU714381A1 (ru) Устройство регулировани мощности
US2850689A (en) Apparatus for producing a servo system test signal