JPS59160378A - Horizontal output circuit for television receiver - Google Patents

Horizontal output circuit for television receiver

Info

Publication number
JPS59160378A
JPS59160378A JP3284683A JP3284683A JPS59160378A JP S59160378 A JPS59160378 A JP S59160378A JP 3284683 A JP3284683 A JP 3284683A JP 3284683 A JP3284683 A JP 3284683A JP S59160378 A JPS59160378 A JP S59160378A
Authority
JP
Japan
Prior art keywords
capacitor
current
circuit
load
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3284683A
Other languages
Japanese (ja)
Other versions
JPS6360593B2 (en
Inventor
Seiji Watanuki
綿貫 清司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP3284683A priority Critical patent/JPS59160378A/en
Publication of JPS59160378A publication Critical patent/JPS59160378A/en
Publication of JPS6360593B2 publication Critical patent/JPS6360593B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22Circuits for controlling dimensions, shape or centering of picture on screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

PURPOSE:To make distortion corrections by flowing all of the primary current of a flyback transformer which flows when a horizontal output transistor (TR) is on to a distortion correcting capacitor from a light load to a heavy load. CONSTITUTION:When the load is light (less DC component to flyback transformer 10), the primary current of the transformer 10 is fed back to a power source 11 in a damper period, but the capacitor (C) 15 which is charged by a power source 11 when a horizontal TR 17 is on and a distortion correction control TR 18 is off is still charged to apply a reverse bias to the distortion correction control TR 18. Consequently, all of the feedback current to the power source 11 flows to the C15 to pass through the C15 while discharging the C15. When the load is intermediate, the feedback current from the transformer 10 to the power source 11 is reduced, but all of the current flows through the C15 to reduce charges in the capacitor. When the load is heavy, no feedback current flows to the power source 11 and the current flows from the power source 11 to the transformer throughout a horizontal period. At this time, the control TR 18 turns on to charge the C15.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、テレビジョン受像機用水平出力回路に関する
ものであシ、更に詳しくは、画面の絵柄の明暗によるブ
ラウン管高圧負荷変動に起因した画面歪の補正回路を備
えた水平出力回路に関するものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a horizontal output circuit for a television receiver.More specifically, the present invention relates to a horizontal output circuit for a television receiver. This invention relates to a horizontal output circuit equipped with a correction circuit.

〔従来技術〕[Prior art]

第1図は、画面歪の補正を実施していないテレビ画面の
説明図である。同図においてPは画面、Dは絵柄の暗い
部分、Bは明るい部分、を示す。
FIG. 1 is an explanatory diagram of a television screen on which screen distortion has not been corrected. In the figure, P indicates the screen, D indicates the dark part of the picture, and B indicates the bright part.

一般に、テレビ画面はその放送内容によシ、絵柄の明暗
が変動する。絵柄が明るい場合には、大きなビーム電流
を要することからブラウン管高圧負荷が増加したことに
なり、該高圧は低下する。
Generally, the brightness of the picture on a television screen varies depending on the broadcast content. When the picture is bright, a large beam current is required, which means that the high voltage load on the cathode ray tube increases, and the high voltage decreases.

逆に絵柄が暗い場合には高圧負荷が減少したことになシ
、高圧は上昇する。
Conversely, when the pattern is dark, the high voltage load decreases, but the high voltage increases.

第1図に示すように、画面中央に明るい絵柄Bを出した
時、その明るい部分Bに於いて、ラスクが垂直下方に行
くほど、ブラウン管高圧低下が原因となって、横方向サ
イズが拡がっていき、本来四角の部分Bが歪んで台形状
になることが知られている。
As shown in Figure 1, when a bright pattern B is displayed at the center of the screen, the horizontal size of the bright part B increases as the rask moves vertically downward due to the high voltage drop in the cathode ray tube. It is known that the originally square portion B becomes distorted and becomes trapezoidal.

第2図は、上述の如き画面歪みを補正するための補正回
路を備えた従来の水平出力回路を示した回路図である。
FIG. 2 is a circuit diagram showing a conventional horizontal output circuit equipped with a correction circuit for correcting screen distortion as described above.

同図において、Mは水平発振回路、1は抵抗、2はコン
デンサ、3は水平励振トランス、4は水平励振トランジ
スタ、5は水平出力トランジスタ、6はダンパーダイオ
ード、7は共振コンデンサ、8は水平偏向ヨーク、9は
8字補正コンデンサ、10はフライバックトランス、1
1は電源、12はダイオード、13はコンデンサ、14
は高圧負荷、15はコンデンサ、16はダイオード、で
ある。そして破線で示した回路部分Yが歪補正回路に相
当する。
In the figure, M is a horizontal oscillation circuit, 1 is a resistor, 2 is a capacitor, 3 is a horizontal excitation transformer, 4 is a horizontal excitation transistor, 5 is a horizontal output transistor, 6 is a damper diode, 7 is a resonant capacitor, and 8 is a horizontal deflection Yoke, 9 is a figure 8 correction capacitor, 10 is a flyback transformer, 1
1 is a power supply, 12 is a diode, 13 is a capacitor, 14
is a high voltage load, 15 is a capacitor, and 16 is a diode. A circuit portion Y indicated by a broken line corresponds to a distortion correction circuit.

第3図は、第1図における中央の明るい絵・柄Bの部分
にラスタがあるときの第2図の回路各部における信号波
形図である。
FIG. 3 is a diagram of signal waveforms at various parts of the circuit in FIG. 2 when the raster is located in the central bright picture/pattern B in FIG. 1.

第2図、第3図を参照して回路動作を説明する。The circuit operation will be explained with reference to FIGS. 2 and 3.

テレビ受像機における通常の水平ドライブ、出力動作に
よシ、水平ドライブトランジスタ4のコレクタ電圧は、
第3図■に示す如き波形となる。又、水平出力トランジ
スタ50ベース電流は■の如き、コレクタ電圧は◎の如
き波形になる。また[F]点雷電流波形、重負荷時(つ
まシ絵柄が明るい場合)のフライバンクトランス10の
1次電流波形を示す。
Depending on the normal horizontal drive and output operation in a television receiver, the collector voltage of the horizontal drive transistor 4 is:
The waveform becomes as shown in FIG. 3 (■). Further, the base current of the horizontal output transistor 50 has a waveform as shown in ■, and the collector voltage has a waveform as shown in ◎. [F] Lightning current waveform, which shows the primary current waveform of the flybank transformer 10 under heavy load (when the tab pattern is bright).

次に、歪補正回路Yにおけるコンデンサ15を流れる電
流波形、すなわち0点の電流波形を考える。
Next, consider the current waveform flowing through the capacitor 15 in the distortion correction circuit Y, that is, the current waveform at the zero point.

トランジスタ5のON期間に於いて、8字補正コンデン
サ9からの電流は、水平偏向コイル8、出力トランジス
タ5、アース、ダイオード16を通シコンデンサ9に流
れる。又、電源11からの電流は、フライバックトラン
ス10の、1次側、出力トランジスタ5、アースを通っ
て電源11に流れる。トランジスタ5のOFF期間に入
ると、偏向コイル8の継続電流分が、共振コンデンサ7
を充電する。フライバックトランス1.0の1次側コイ
ルによる継続電流分は、コンデンサ7、コンデンサ15
を通ってアースへ流れ、コン7ンf15e充電する。こ
の充電電流波形を0点波形の■で示す。
During the ON period of the transistor 5, the current from the figure-8 correction capacitor 9 flows through the horizontal deflection coil 8, the output transistor 5, the ground, and the diode 16 to the capacitor 9. Further, the current from the power source 11 flows to the power source 11 through the primary side of the flyback transformer 10, the output transistor 5, and the ground. When the transistor 5 enters the OFF period, the continuous current of the deflection coil 8 flows through the resonant capacitor 7.
to charge. The continuous current from the primary coil of flyback transformer 1.0 is capacitor 7 and capacitor 15.
It flows through the ground to the ground and charges the converter f15e. This charging current waveform is shown by a zero point waveform.

この後、共振コンデンサ7がらの放電電流は、偏向ヨー
ク8、s箪補正コンデンサ9を通して流れる。そのi部
は当然、フライバックトランス1゜の1次側、電源11
、コンデンサ15を通って共振コンデンサ7に流れる。
Thereafter, the discharge current from the resonant capacitor 7 flows through the deflection yoke 8 and the stub correction capacitor 9. Of course, the i part is the primary side of the flyback transformer 1°, the power supply 11
, flows through capacitor 15 to resonant capacitor 7.

この電流波形を第3図■点電流の■で示す。This current waveform is shown by the symbol ``■'' at point ``■'' in Figure 3.

、この電流によシ歪補正用コンテンサ15の電圧は零に
される。第3図■点電圧■でこのことを示す。
This current causes the voltage of the distortion correction capacitor 15 to become zero. This is shown in Figure 3: Point voltage ■.

この共振期間に生じた共振パルスは、フライバックトラ
ンス1oの2次側で昇圧され、コンデンサ13を充電す
る。2次側負荷14が重いほど(つまシ絵柄が明るいほ
ど)、この期間にコンデンサ13を充電する電流が多く
なることは当然である。重負荷時のフライバックトラン
ス1oの1次流入電流を第3図に、0点電流として示す
The resonance pulse generated during this resonance period is boosted on the secondary side of the flyback transformer 1o and charges the capacitor 13. It goes without saying that the heavier the secondary load 14 (the brighter the tab pattern), the greater the current that charges the capacitor 13 during this period. The primary inflow current of the flyback transformer 1o under heavy load is shown in FIG. 3 as a zero point current.

この1次流入電流は、重負荷の時は、直流分が多くなシ
水平同期のほぼ全周期期間にわたってフライバックトラ
ンス10に電流を注入する。共振コンデンサ7と水平偏
向コイル8、フライバックトランス1001次コイルと
の共振期間の後、ダ流成分は、ONしているダンパーダ
イオード6、コンデンサ15を通って電源11に戻ると
いう径路で流れる。この電流によってコンデンサ15に
電圧を発生させ歪補正電圧としている。
When the load is heavy, this primary inflow current injects a current into the flyback transformer 10 over almost the entire period of horizontal synchronization, which has a large DC component. After a resonance period between the resonant capacitor 7, the horizontal deflection coil 8, and the primary coil of the flyback transformer 100, the DC component flows through the turned-on damper diode 6 and the capacitor 15, and returns to the power source 11. This current generates a voltage in the capacitor 15, which serves as a distortion correction voltage.

この後、水平出力トランジスタ5がONした時は、コン
デンサ15の電荷が8字補正コンデンサ9、水平偏向コ
イル8、出力トランジスタ5、アースを通って流れコン
デンサ15の電荷は一瞬のうちに放電し、零になる。こ
の後、ダイ・オード16がONし、偏向コイル8がらの
電流は、トランジスタ5、アース、ダイオード16を通
って8字補正コンデンサ9に戻る。
After this, when the horizontal output transistor 5 is turned on, the charge in the capacitor 15 flows through the figure-8 correction capacitor 9, the horizontal deflection coil 8, the output transistor 5, and the ground, and the charge in the capacitor 15 is instantly discharged. Becomes zero. After this, diode 16 is turned on, and the current from deflection coil 8 returns to figure-8 correction capacitor 9 through transistor 5, ground, and diode 16.

以上説明したように、水平偏向回路が動作する。As explained above, the horizontal deflection circuit operates.

さて、重負荷の場合、水平出力トランジスタ5がOFF
期間の間、フライバックトランス10の1次流入電流は
歪補正用コイデンサ15に流れ流入電流に応じた電圧を
コンデンサ15に発生させることになる。ここで画面の
明るさく高圧負荷)に応じてコンデンサー5への流入電
流が変化し、その両端電圧が変化することになる。画面
が明るい時、コンデンサ15の両端電圧が上昇し、それ
につれてS手補正コンデンサ90両端電圧が低下し、水
平偏向回路の感度を低下させ、水平方向の絵柄サイズを
縮める。
Now, in case of heavy load, horizontal output transistor 5 is turned off.
During the period, the primary inflow current of the flyback transformer 10 flows into the distortion correction co-capacitor 15, causing the capacitor 15 to generate a voltage corresponding to the inflow current. Here, the current flowing into the capacitor 5 changes depending on the brightness of the screen (high voltage load), and the voltage across the capacitor 5 changes. When the screen is bright, the voltage across the capacitor 15 increases, and accordingly the voltage across the S-hand correction capacitor 90 decreases, reducing the sensitivity of the horizontal deflection circuit and reducing the horizontal picture size.

以上に示したような動作で、歪補正が行なわれる。Distortion correction is performed through the operations described above.

所で以上のような従来の回路方式では、高耐圧入 ・下電流のダイオードを6,16の如く単独に2本も必
要とし、近年の開発に係るコスト低降なダンパーダイオ
ード内蔵型の水平出力トランジスタを使えないという欠
点があシ、従来の歪補正回路付水平出力回路は、原価的
に不利な回路であった。
However, the conventional circuit system described above requires two diodes with high withstand voltage and low current, such as 6 and 16, and recently developed horizontal output with a built-in damper diode that reduces cost. Conventional horizontal output circuits with distortion correction circuits had the disadvantage of not being able to use transistors, and were disadvantageous in terms of cost.

また、上述の如き従来の歪補正回路付水平出力回路を用
いた場合には、第4図に示すようにテレビ画面中央部に
明るい絵柄Bを出した時、その上部に於いて、歪補正の
効かない角になる部分が生じ、歪が残るという現象があ
る(第4図b−b点で示すラスタ位置参照)。
Furthermore, when using the conventional horizontal output circuit with a distortion correction circuit as described above, when a bright picture B is displayed in the center of the TV screen as shown in Fig. 4, the distortion correction There is a phenomenon in which a portion becomes an ineffective corner and distortion remains (see the raster position indicated by point b-b in Fig. 4).

以下、このことを第5図を参照して説明する。This will be explained below with reference to FIG.

なお、第5図は、ラスタが絵柄の暗い部分(第4図にお
けるa−a’)と明るい部分(同図b −b’)にある
ときとで、第2図の回路各部における信号波形を比較し
て示した波形図である。
Furthermore, Fig. 5 shows the signal waveforms in each part of the circuit in Fig. 2 when the raster is in the dark part (a-a' in Fig. 4) and the bright part (b-b' in the same figure) of the picture. It is a waveform diagram shown for comparison.

第4図の画面a −a’点に於ける第2図の回路各部の
歪補正動作波形を第5図(a−a’)に示し、同じ(b
−b’点に於ける歪補正動作波形を(b−b’ )に示
す。
Figure 5 (a-a') shows the distortion correction operation waveforms of each part of the circuit in Figure 2 at points a-a' on the screen in Figure 4;
The distortion correction operation waveform at point -b' is shown in (bb').

さて、第4図のa −a点に於いては画面が暗いため高
圧負荷は軽め。このためフライバックトランス10への
直流電流成分は少ない。このため第5図(a−a’)に
おける0点の■に示すように電源11への戻シ電流が存
在する。タンパ−ダイオード6のON期間で戻シ電流が
流れ始める時は、コンデンサ15の両端電圧は、前記動
作説明においても述べたようにほぼ零Vになっておシ、
大部分の戻シ電流はダイオード16を通って流れる。
Now, at point a-a in Figure 4, the screen is dark, so the high voltage load is light. Therefore, the direct current component to the flyback transformer 10 is small. For this reason, there is a return current to the power supply 11 as shown by the 0 point (■) in FIG. 5 (a-a'). When the return current begins to flow during the ON period of the tamper diode 6, the voltage across the capacitor 15 becomes almost zero V as described in the operation description above.
Most of the return current flows through diode 16.

このことを第5図(a−a’)の0点の■に示す。This is shown by the 0 point ■ in FIG. 5 (a-a').

このことによシミ流はダイオード16、ダイオード6、
フライバックトランス10の1次コイルを通って電源1
1に戻る。すなわち、負荷が軽い時、ダイオード16が
ONI、この期間コンデンサ15の電圧はほぼ零■にな
る。
Due to this, the stain current is diode 16, diode 6,
Power supply 1 passes through the primary coil of flyback transformer 10
Return to 1. That is, when the load is light, the diode 16 is ONI, and during this period the voltage across the capacitor 15 is approximately zero.

この状態は、フライバックトランス10から電源11へ
の戻シ電流があるような負荷状態の間続く。すなわち、
ダイオード16がONLない負荷状態になってから後、
負荷状態に比例した電圧を、コンデンサ15にたくわえ
歪補正が行なわれる。
This condition continues during load conditions where there is current flowing back from the flyback transformer 10 to the power supply 11. That is,
After the diode 16 is in the ONL no load condition,
Distortion correction is performed by storing a voltage proportional to the load state in the capacitor 15.

第4図b−ビ点に於いては、負荷の急激な増大はなく、
ダイオード16がONしている状態を示す。このため歪
補正を効かせることは出来ない。
At point b-vi in Figure 4, there is no sudden increase in load;
This shows a state in which the diode 16 is turned on. For this reason, distortion correction cannot be applied.

以上のように従来の回路方式によると若干の負荷上昇時
に於いては、歪補正を効かせることが出来ず、明るい絵
柄の上部に歪が残るという欠点があった。
As described above, the conventional circuit system has the drawback that distortion correction cannot be effected when the load increases slightly, and distortion remains in the upper part of bright patterns.

〔゛発明の目的〕[゛Object of the invention]

本発明は、上述のような従来技術の欠点を克服するため
になされたものであり、従って本発明の目的は、ダンパ
ーダイオード内蔵型の経済的な水平出力トランジスタの
使用を可能にするとともに、高圧負荷の少しの増大に際
しても歪補正動径を効かせることの出来る歪補正回路付
水平出力回路を提供することにある。
The present invention has been made to overcome the drawbacks of the prior art as described above, and therefore, an object of the present invention is to enable the use of an economical horizontal output transistor with a built-in damper diode, and to It is an object of the present invention to provide a horizontal output circuit with a distortion correction circuit capable of making the distortion correction radius effective even when the load increases slightly.

〔発明の概要〕[Summary of the invention]

上記目的を達成するため、本発明は、ダン・<−ダイオ
ード金並列に接続された水平出力トランジスタと、水平
偏向ヨークと8字補正コンデンサの直列回路と、共振コ
ンデンサと、の3者の並列接続回路を含むテレビジ゛ヨ
ン受像機用水平出力回路において、前記並列接続回路の
高圧側にフライノ(ツクトランス1次側コイルを介して
電源を正極側において接続し、この電源の負極側と前記
並列接続回路の低圧側との間に、第3のコンデンサとス
イッチング素子を並列に接続し、このスイツチング素子
と前記水平出力トランジスタとを同極性の電圧で駆動す
るようにすると共に、駆動時において、前記スイッチン
グ素子を前記水平出力トランジスタよシ先にオフに転じ
、前記アオイバックトランス1次側コイルから前記電源
へ至る帰還電流が、前記スイッチング素子の側を流れず
、前記第3のコンデンサの側を流れるようにしたことを
特徴としている。
In order to achieve the above object, the present invention provides three parallel connections: a horizontal output transistor connected in parallel with a Dan <- diode, a series circuit of a horizontal deflection yoke and a figure-eight correction capacitor, and a resonant capacitor. In a horizontal output circuit for a television receiver including a circuit, a power supply is connected on the positive side to the high voltage side of the parallel connection circuit via a flywheel transformer primary coil, and the negative side of this power supply is connected to the high voltage side of the parallel connection circuit. A third capacitor and a switching element are connected in parallel between the low voltage side of the circuit, and the switching element and the horizontal output transistor are driven with voltages of the same polarity. The element is turned off before the horizontal output transistor, so that the feedback current from the primary coil of the blueback transformer to the power source does not flow through the switching element, but flows through the third capacitor. It is characterized by the fact that

〔発明の実施例〕[Embodiments of the invention]

次に図を参照して本発明の詳細な説明する。 The present invention will now be described in detail with reference to the drawings.

第6図は本発明の一実施例を示す回路図である。FIG. 6 is a circuit diagram showing one embodiment of the present invention.

同図において、第2図におけるのと同じ符号を付したも
のは同等の機能をもつものである。そのほか、17はダ
ンパーダイオード付水平出力トランジスタ、18はスイ
ッチング素子としてのトランジスタ、19は水平ドライ
ブトランス、Y′は本発明によシ付加された歪補正回路
部分である。
In the same figure, components given the same reference numerals as in FIG. 2 have the same functions. In addition, 17 is a horizontal output transistor with a damper diode, 18 is a transistor as a switching element, 19 is a horizontal drive transformer, and Y' is a distortion correction circuit added according to the present invention.

第7図は、絵柄が明るいときにおける第6図の回路にお
ける各部動作波形図である。
FIG. 7 is an operational waveform diagram of each part in the circuit of FIG. 6 when the picture is bright.

第6図、第7図を参照して回路動作を説明する。The circuit operation will be explained with reference to FIGS. 6 and 7.

符号19は本発明による回路を駆動するための水平ドラ
イブトランスである。その2次巻線は2個あ夛、1つは
水平出力トランジスタ17を駆動し、もう1方は歪補正
制御用トランジスタ18を駆動する。両2次巻線の極性
は同じとする。ドライブトランス各点の電圧、電流波形
を第8図■。
Reference numeral 19 is a horizontal drive transformer for driving the circuit according to the present invention. There are two secondary windings; one drives the horizontal output transistor 17 and the other drives the distortion correction control transistor 18. The polarity of both secondary windings shall be the same. Figure 8 ■ shows the voltage and current waveforms at each point of the drive transformer.

■、clに示すが、■、[F]は同極性の電流を流すも
のとして示されている。
(2) and cl are shown, while (2) and [F] are shown to flow currents of the same polarity.

以上のような回路構成に於いて水平出力トランジスタ1
7がONの期間、8字補正コンデンサ9からの水平偏向
電流は、水平偏向コイル8を通じ、ダンパーダイオード
内蔵型の水平出力トランジスタ17のトランジスタ側を
通じ、8字補正コンデンサ9に戻る。電源11からはフ
ライバックトランス10の1次側を通じ、水平出力トラ
ンジスタ17のトランジスタ側、歪補正制御トランジス
タ18を通シ、アースを通って電源11に戻る。トラン
ジスタ18がONの最初の期間は、歪補正用コンデンサ
15に充電されていた電荷もトランジスタ18を通じて
放電する。このことを第8図■点波形における■、■点
波形における■に示す。
In the above circuit configuration, horizontal output transistor 1
7 is ON, the horizontal deflection current from the figure-8 correction capacitor 9 passes through the horizontal deflection coil 8, passes through the transistor side of the horizontal output transistor 17 with a built-in damper diode, and returns to the figure-8 correction capacitor 9. The signal from the power supply 11 returns to the power supply 11 through the primary side of the flyback transformer 10, through the transistor side of the horizontal output transistor 17, through the distortion correction control transistor 18, and through the ground. During the first period when the transistor 18 is ON, the charge stored in the distortion correction capacitor 15 is also discharged through the transistor 18. This is shown in Figure 8 as ``■'' in the point ``waveform'' and ``■'' in the point ``waveform''.

次に水平ドライブ巻線2次側の2巻線に同極性のOFF
信号が出ると水平出力トランジスタ17、トランジスタ
18がOFFするが、トランジスタ18のT8()ラン
ジスタ蓄積時間)が水平出力トランジスタ17のそれよ
シ短いと、トランジスタ18のほうが先にOFFするこ
とになる。そこでこのときコンデンサ15を充電しなが
らフライバックトランス1001次電流は流れる。この
ことを第7図■点波形の■に示す。この電流によりコン
デンサ15に電圧を発生させ、この電圧は歪補正トラン
ジスタ18の逆バイアス電圧として働くことになる。
Next, apply the same polarity OFF to the second winding on the secondary side of the horizontal drive winding.
When a signal is output, horizontal output transistor 17 and transistor 18 are turned off, but if T8 (register storage time) of transistor 18 is shorter than that of horizontal output transistor 17, transistor 18 will be turned off first. Therefore, at this time, the primary current of the flyback transformer 100 flows while charging the capacitor 15. This is shown in the point waveform (■) in Figure 7. This current generates a voltage in the capacitor 15, and this voltage acts as a reverse bias voltage for the distortion correction transistor 18.

次に両トランジスタが共にOFFになる。すると水平偏
向コイル8の継続電流は共振コンデンサ7を充電する。
Both transistors are then turned off. The continuous current in the horizontal deflection coil 8 then charges the resonant capacitor 7.

又、フライバックトランス10の1次コイルの継続電流
は共振コンデンサ7、歪補正用コンデンサ15を通して
流れる。これを第7図の0点波形の■に示す。
Further, the continuous current of the primary coil of the flyback transformer 10 flows through the resonance capacitor 7 and the distortion correction capacitor 15. This is shown in the 0-point waveform (■) in FIG.

この後、コンデンサ7の放電電流は水平偏向コイル8.
8字補正コンデンサ9を通して流れることになる。その
一部は当然フライバックトランス10の1次側、電源1
1、アース、コンデンサ15を通って流れることにたる
。この電流を第7図の0点電流波形の■で示す。
After this, the discharge current of the capacitor 7 is transferred to the horizontal deflection coil 8.
It will flow through the figure 8 correction capacitor 9. Part of it is of course the primary side of the flyback transformer 10, the power supply 1
1, ground, flowing through capacitor 15. This current is shown by ■ in the zero point current waveform in FIG.

この共振期間に生じた共振パルスはフライイくツクトラ
ンス10の2次側で昇圧され、コンデンサ13を充電す
ることになる。2次側負荷14が重いほどこの期間にコ
ンデンサ13を充電する電流が多くなることは当然であ
る。
The resonance pulse generated during this resonance period is boosted on the secondary side of the fly current transformer 10 and charges the capacitor 13. It goes without saying that the heavier the secondary load 14, the greater the current that charges the capacitor 13 during this period.

水平出力トランジスタ17のOFF期間に於いては当然
歪補正制御トランジスタ18もOFFになっておシ、こ
の期間フライバックトランス1001次電流は全て歪補
正コンデンサ15を流れる。
Naturally, during the OFF period of the horizontal output transistor 17, the distortion correction control transistor 18 is also OFF, and during this period, all the primary current of the flyback transformer 100 flows through the distortion correction capacitor 15.

このようにして、従来の回路方式と同様に負荷に応じた
電圧をコンデンサ15に発生させ歪を補正することが出
来る。
In this way, distortion can be corrected by generating a voltage in the capacitor 15 in accordance with the load, similar to the conventional circuit system.

次に水平出力トランジスタ17のON期間になると、歪
補正制御トランジスタ18もONLコンデンサ15の電
荷を放電しリセットする。このようにしてテレビ受像機
における水平偏向動作が継続する。
Next, when the horizontal output transistor 17 is on, the distortion correction control transistor 18 also discharges the charge of the ONL capacitor 15 and resets it. In this way, the horizontal deflection operation in the television receiver continues.

以上のような構成とすることによシ従来の回路方式と同
じように、コンデンサ15の両端電圧が高圧負荷につれ
て変化し、それにつれて8字補正コンデンサ9の電圧を
変調でき歪補正作用を効かせると・とができる。
With the above configuration, the voltage across the capacitor 15 changes as the high voltage load increases, and the voltage of the figure-8 correction capacitor 9 can be modulated accordingly, allowing distortion correction to take effect, just as in the conventional circuit system. I can do and.

軽負荷の場合(フライバックトランス10への直流成分
が少ない時)、従来と同じようにダンパー期間に於いて
フライバックトランス1001次電流か電源11に帰還
されるが、この時、コンデンサ15には、水平出力トラ
ンジスタ17がON。
In the case of light load (when the DC component to the flyback transformer 10 is small), the primary current of the flyback transformer 100 is fed back to the power supply 11 during the damper period, as in the conventional case, but at this time, the capacitor 15 has a , the horizontal output transistor 17 is turned on.

歪補正制御トランジスタ18がOFF時に電源11よシ
充電された電圧がほぼ残っておシ、これを第7図[F]
点波形の■に示す。すなわち歪補正制御トランジスタ1
8には逆バイアスが印加されている。
When the distortion correction control transistor 18 is OFF, almost the voltage charged by the power supply 11 remains, and this is shown in FIG. 7 [F].
The point waveform is shown in ■. That is, the distortion correction control transistor 1
8 is applied with a reverse bias.

換言すると、トランジスタ18のコレクタ・ベース間に
電圧がか71)っておシ、このため、電源11への帰還
電流は全てコンデンサ15を通シ、コンデンサ15にあ
らかじめ蓄わ見られていた電荷を放電しながら流れる。
In other words, the voltage between the collector and base of the transistor 18 is high (71), so that all the feedback current to the power supply 11 is passed through the capacitor 15, and the charge previously stored in the capacitor 15 is discharged. Flows while discharging.

中負荷時に於いては、フライバックトランス10から電
源11への帰還電流が減ってくる(フライバックトラン
スへの直流成分が増えたため)がこの時も全て電流はコ
ンデンサー5を通して流れ、コンデンサ電荷を減らす。
At medium load, the feedback current from the flyback transformer 10 to the power supply 11 decreases (because the DC component to the flyback transformer increases), but even at this time, all the current flows through the capacitor 5, reducing the capacitor charge. .

しかし中負荷時の場合は、電源11への帰還電流は軽負
荷時に比べて少なく、コンデンサー5の放電量も少々く
なる。このことは負荷が中負荷にF二 なつことてコンデンサー5の電圧が増えたことに相当す
る。
However, when the load is medium, the feedback current to the power source 11 is smaller than when the load is light, and the amount of discharge from the capacitor 5 is also small. This corresponds to an increase in the voltage of the capacitor 5 when the load becomes a medium load.

重負荷時の場合は電源11への帰M電流はなくなシ、水
平周勘合てにわたってフライバックトランス10に電源
11から電流が流れ込む。この時は当然制御トランジス
ター8はOFF L、コンテンサー5を充電する。
When the load is heavy, there is no return M current to the power source 11, and current flows from the power source 11 into the flyback transformer 10 over the horizontal circumference. At this time, the control transistor 8 is naturally OFF and the capacitor 5 is charged.

以上に示した如き回路構成にすnは軽負荷から重負荷に
至るまで、水平吊カドランシスター7がOFF してい
る時に流れているフライバックトランス1次電流は全て
歪補正用コンデンサー5に流すことが出来、負荷に応じ
てコンデンサ電圧を変化させ忠実に歪補正をかけること
が出来る。
In the circuit configuration as shown above, from light load to heavy load, all the primary current of the flyback transformer flowing when the horizontally suspended quadrant sister 7 is OFF is passed to the distortion correction capacitor 5. It is possible to faithfully correct distortion by changing the capacitor voltage according to the load.

第8図は本発明の変形実施例を示す回路図である。同図
に示す回路では、水平励振トランス302次コイルは1
個であるが、トランジスタ17゜18の各ベースに同極
性の電圧が印加される点は、第6図の実施例と同じであ
シ、又、トランジスタ18がトランジスタ17より先に
OFFする点も同じである。つまシ回路動作は第6図の
それと変わるところがない。
FIG. 8 is a circuit diagram showing a modified embodiment of the present invention. In the circuit shown in the figure, the horizontal excitation transformer 30 secondary coil is
However, the point that voltages of the same polarity are applied to the bases of the transistors 17 and 18 is the same as in the embodiment shown in FIG. 6, and the point that the transistor 18 is turned off before the transistor 17 is also different. It's the same. The operation of the pick-up circuit is the same as that shown in FIG.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれは、経隣的なダンパ
ーダイオード内蔵型トランジスタを使用出来、又歪補正
制御トランジスタにはフライバックトランス1次流入電
流と歪補正用コンデンサの放電電流を流すだけでよく小
型に出来、従って回路全体を廉価に構成出来る。又歪補
正制御用トランジスタに水平出力トランジスタよpTs
(蓄積時間)の短いトランジスタを用いて先にオフさせ
るようにすることにより回路を複雑に構成することなく
軽負荷から重負荷に至るまで忠実に画面の歪補正を行う
ことが出来る。
As explained above, according to the present invention, it is possible to use a transistor with a built-in damper diode adjacent to it, and only the primary inflow current of the flyback transformer and the discharge current of the distortion correction capacitor are passed through the distortion correction control transistor. Therefore, the entire circuit can be constructed at low cost. Also, the horizontal output transistor pTs is used as the distortion correction control transistor.
By using a transistor with a short storage time and turning it off first, it is possible to faithfully correct screen distortion from light loads to heavy loads without configuring a complicated circuit.

更に、歪補正用コンデンサに直列に電流制限用抵抗を接
続すれば、歪補正制御トランジスタの容量を更に低減で
き、それだけコスト低減を図れる。
Furthermore, by connecting a current limiting resistor in series with the distortion correction capacitor, the capacity of the distortion correction control transistor can be further reduced, and costs can be reduced accordingly.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は歪補正を行なわないときのテレビ画面の説明図
、第2図は歪補正回路を備えた従来の水平出力回路を示
す回路図、第3図は第2図の回路各部における信号波形
図、第4図は従来の歪補正回路付水平出力回路を用いた
ときのテレビ画面の説明図、第5図はラスタが絵柄の暗
い部分にあるときと明るい部分にあるときとで、第2図
の回路各部における信号波形を比較して示した波形図、
第6図は本発明の一実施例を示す回路図、第7図は絵柄
が明るいときにおける第6図の回路における各部動作波
形図、第8図は本発明の変形実施例を示す回路図である
。 符号説明 15・・・歪補正用コンデンサ、18・・・歪補正制御
用トランジスタ 代理人 弁理士  並 木 昭 夫 第1図 第2図 第4図 第5図 第6図 第8図 = □□□□□□−]ン ; p: 、、、l υゝ■ ト / =OA −〇V
Figure 1 is an explanatory diagram of a TV screen when distortion correction is not performed, Figure 2 is a circuit diagram showing a conventional horizontal output circuit equipped with a distortion correction circuit, and Figure 3 is a signal waveform at each part of the circuit in Figure 2. Figure 4 is an explanatory diagram of a TV screen when using a conventional horizontal output circuit with distortion correction circuit, and Figure 5 shows when the raster is in the dark part of the picture and in the bright part. A waveform diagram showing a comparison of signal waveforms in each part of the circuit shown in the figure,
FIG. 6 is a circuit diagram showing one embodiment of the present invention, FIG. 7 is a waveform diagram of each part of the circuit in FIG. 6 when the pattern is bright, and FIG. 8 is a circuit diagram showing a modified embodiment of the present invention. be. Description of symbols 15... Distortion correction capacitor, 18... Distortion correction control transistor Agent Patent attorney Akio Namiki Figure 1 Figure 2 Figure 4 Figure 5 Figure 6 Figure 8 = □□□ □□□−]n; p: ,,,l υゝ■ ト/ =OA −〇V

Claims (1)

【特許請求の範囲】[Claims] 1)ダンパーダイオードを並列に接続された水平出力ト
ランジスタと、水平偏向ヨークと8字補正コンデンサの
直列回路と、共振コンデンサと、の3者の並列接続回路
を含むテレビジョン受像機用水平出力回路において、前
記並列接続回路の高圧側にフライバックトランス1次側
コイルを介して電源を正極側において接続し、この電源
の負極側と前記並列接続回路の低圧側との間に、第3の
コンデンサとスイッチング素子を並列に接続し、このス
イッチング素子と前記水平出力トランジスタとを同極性
の電圧で駆動するようにすると共に、駆動時において、
前記スイッチング素子を前記水平出力トランジスタよシ
先にオフに転じ、前記フライバックトランス1次側コイ
ルから前記電源へ至る帰還電流が、前記スイッチング素
子の側を流れず、前記第3のコンデンサの側を流れるよ
うにしたことを特徴とする水平出力回路。
1) In a horizontal output circuit for a television receiver that includes a horizontal output transistor with a damper diode connected in parallel, a series circuit of a horizontal deflection yoke and a figure-8 correction capacitor, and a resonant capacitor. , a power source is connected on the positive side to the high voltage side of the parallel connection circuit via a flyback transformer primary coil, and a third capacitor is connected between the negative electrode side of the power source and the low voltage side of the parallel connection circuit. A switching element is connected in parallel, and the switching element and the horizontal output transistor are driven with voltages of the same polarity, and when driving,
The switching element is turned off before the horizontal output transistor, so that the feedback current from the primary coil of the flyback transformer to the power source does not flow through the switching element but through the third capacitor. A horizontal output circuit characterized by a flowing flow.
JP3284683A 1983-03-02 1983-03-02 Horizontal output circuit for television receiver Granted JPS59160378A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3284683A JPS59160378A (en) 1983-03-02 1983-03-02 Horizontal output circuit for television receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3284683A JPS59160378A (en) 1983-03-02 1983-03-02 Horizontal output circuit for television receiver

Publications (2)

Publication Number Publication Date
JPS59160378A true JPS59160378A (en) 1984-09-11
JPS6360593B2 JPS6360593B2 (en) 1988-11-24

Family

ID=12370188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3284683A Granted JPS59160378A (en) 1983-03-02 1983-03-02 Horizontal output circuit for television receiver

Country Status (1)

Country Link
JP (1) JPS59160378A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174880A (en) * 1985-01-30 1986-08-06 Hitachi Ltd Horizontal output circuit
JPS63250975A (en) * 1987-04-08 1988-10-18 Hitachi Ltd Distortion correction circuit
JPH0221777A (en) * 1988-07-11 1990-01-24 Toshiba Corp Horizontal output circuit
JPH04324761A (en) * 1991-04-24 1992-11-13 Sharp Corp Picture display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61174880A (en) * 1985-01-30 1986-08-06 Hitachi Ltd Horizontal output circuit
JPH0681259B2 (en) * 1985-01-30 1994-10-12 株式会社日立製作所 Horizontal output circuit
JPS63250975A (en) * 1987-04-08 1988-10-18 Hitachi Ltd Distortion correction circuit
JPH0221777A (en) * 1988-07-11 1990-01-24 Toshiba Corp Horizontal output circuit
JPH04324761A (en) * 1991-04-24 1992-11-13 Sharp Corp Picture display device

Also Published As

Publication number Publication date
JPS6360593B2 (en) 1988-11-24

Similar Documents

Publication Publication Date Title
JPS6122505B2 (en)
JPS6235308B2 (en)
GB2063630A (en) Side pincushion correction modulator circuit
EP0211569B1 (en) A deflection circuit with a switched mode modulator circuit
US4516058A (en) Linearity corrected horizontal deflection circuit
JPS59160378A (en) Horizontal output circuit for television receiver
JPS62166657A (en) Horizontal outputting circuit
US5260628A (en) Deflection distortion correction circuit
KR930012094B1 (en) Dynamic focus circuit
JPS6363284A (en) Line deflection circuit
US4906903A (en) Horizontal output circuit for television receiver
JPS61174880A (en) Horizontal output circuit
JPH11127364A (en) Horizontal deflection circuit
JPS6161748B2 (en)
JPS6246366Y2 (en)
EP0092954A1 (en) Electron beam suppression circuit for a television display system
WO1999057888A1 (en) Horizontal deflection circuit
JPH0324828B2 (en)
GB2098424A (en) Horizontal driver and linearity circuit
JP3230717B2 (en) Horizontal deflection high voltage generation circuit
US5343100A (en) Thyristor ignition circuit
JP2829943B2 (en) Horizontal deflection high voltage generation circuit
JPS597260B2 (en) Pincushion distortion correction circuit
JPH05328157A (en) High voltage generating circuit
JPH055225B2 (en)