JPS5915414B2 - Television receiver detection device - Google Patents
Television receiver detection deviceInfo
- Publication number
- JPS5915414B2 JPS5915414B2 JP743019A JP301974A JPS5915414B2 JP S5915414 B2 JPS5915414 B2 JP S5915414B2 JP 743019 A JP743019 A JP 743019A JP 301974 A JP301974 A JP 301974A JP S5915414 B2 JPS5915414 B2 JP S5915414B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- emitter
- base
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Description
【発明の詳細な説明】 この発明はテレビジョン受像機の検波装置に関する。[Detailed description of the invention] The present invention relates to a detection device for a television receiver.
一般にテレビジョン受像機には検波装置が用いられてい
るが、従来の検波装置では検波出力無信源電圧の号レベ
ルの温度ドリフトが大きく、又
変動に対して非常に不安定である。Generally, a detection device is used in a television receiver, but the conventional detection device has a large temperature drift in the signal level of the detected output unsigned source voltage, and is very unstable with respect to fluctuations.
ので、検
この発明は上記事情に鑑みなされた
波出力無信号レベルの温度ドリフトが非常に小さく、電
源電圧の変動に対しても安定に動作し、且つ無信号レベ
ルの設定の調整が不要にしてバラツキの少ないテレビジ
ョン受像機の検波装置を′提供することを目的とする。Therefore, the present invention was developed in view of the above circumstances.The temperature drift of the wave output no-signal level is very small, the operation is stable even with fluctuations in the power supply voltage, and there is no need to adjust the no-signal level setting. It is an object of the present invention to provide a detection device for a television receiver with less variation.
以下、図面を参照してこの発明の一実施例を詳細に説明
する。Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
先ずブ頭ノク線図を示すと第１図に示すようになり、テ
レビジョン受像機における映像中間周波増幅回路１の出
力側には映像検波及び増幅回路２が接続され、更に前記
映像中間周波増幅回路１の出力側と入力側の間にはハイ
カットフィルタ３、前記映像検波及び増幅回路２の直流
的等価回路４、比較回路５が直列に接続されている。伺
、比較回路５の入力側にはバイアス回路６が接続されて
いる。このような検波装置の具体的回路例は第２図に示
すようになり、第１図と同一箇所は同一符号で示す。First, a block diagram is shown in FIG. 1, in which a video detection and amplification circuit 2 is connected to the output side of a video intermediate frequency amplification circuit 1 in a television receiver, and a video intermediate frequency amplification circuit 2 is connected to the output side of a video intermediate frequency amplification circuit 1 in a television receiver. A high-cut filter 3, a DC equivalent circuit 4 of the video detection and amplification circuit 2, and a comparison circuit 5 are connected in series between the output side and the input side of the circuit 1. A bias circuit 6 is connected to the input side of the comparison circuit 5. A specific circuit example of such a detection device is shown in FIG. 2, and the same parts as in FIG. 1 are indicated by the same symbols.
即ち、入力端子７はコイルＬ４とコンデンサＣ５を直列
に介して接地されると共にトランジスタＱ４のベースに
接続される。このトランジスタＱ４のコレクタは抵抗Ｒ
１を介して＋Ｖ直流電源に接続され、エミッタ抵抗Ｒ２
を介して接地されると共にトランジスタＱ２のベースに
接続される。このトランジスタＱ２のエミッタは抵抗Ｒ
４を介して接地され、コレクタは抵抗Ｒ３を介して前記
＋Ｖ直流電源に接続されると共に、ハイカットフィルタ
３を形成するところの抵抗Ｒ５とコンデンサＣ４を直列
に介して接地され、更にトランジスタＱ３のベースにも
接続される。このトランジスタＱ３のコレクタは前記＋
Ｖ直流電源に接続され、エミッタは抵抗Ｒ６とコンデン
サＣ１を並列に介して接地されると共に抵抗Ｒ７を介し
てトランジスタＱ４のベースに接続される。このトラン
ジスタＱ４、のベースはコンデンサＣ２を介して接地さ
れ、エミッタは抵抗Ｒ９を介して前記＋Ｖ直流電源に接
続されると共にトランジスタＱ５のコレクタに接続され
且つトランジスタＱ６のベースに接続され、コレクタは
前記トランジスタＱ５のベースに接続される。このトラ
ンジスタＱ５のエミツタは抵抗Ｒ８を介してベースに接
続されると共に抵抗ＲｌＯを介して接地される。前記ト
ランジスタＱ６のコレクタはトランジスタＱ７のベース
に接続され、エミツタはコンデンサＣ３と抵抗Ｒｌ２を
並列に介して前記＋直流電源に接続されると共に前記ト
ランジスタＱ７のコレクタに接続され、このコレクタは
抵抗Ｒｌ４を介して接地される。トランジスタＱ７のエ
ミツタは抵抗Ｒｌｌを介してベースに接続されると共に
抵抗Ｒｌ３を介して接地され且つトランジスタＱ３のベ
ースに接続される。このトランジスタＱ３のコレクタは
抵抗Ｒｌ５を介して前記＋Ｖ直流電源に接続され、エミ
ツタは抵抗Ｒｌ６を介して接地されると共に出力端子８
に接続されている。一方、前記抵抗Ｒ５とコンデンサＣ
４の接続点はトランジスタＱ３′のベースに接続され、
このトランジスタＱ３′のコレクタは前記＋Ｖ直流電源
に接続され、エミツタは抵抗Ｒ６′を介して接地される
と共に抵抗Ｒ７′を介してトランジスタＱ４′のベース
に接続される。このトランジスタＱ４′のエミツタは抵
抗Ｒ，′を介して前記＋Ｖ直流電源に接続されると共に
トランジスタＱ６５のベースに接続され更にトランジス
タＱ５′のコレクタに接続される。このトランジスタＱ
５７のエミツタは抵抗ＲｌＪを介して接地されると共に
抵抗Ｒ８′を介してベースに接続されこのベースは前記
トランジスタＱ４′のコレクタに接続されている。そし
て前記トランジスタＱ５′のエミツタ抵抗Ｒ１！を介し
て前記＋Ｖ直流電源に接続されると共に抵抗Ｒ１！を介
して接地され、更にトランジスタＱ７′のコレクタに接
続されている。このトランジスタＱ７′のベースは前記
トランジスタＱ６′のコレクタに接続されると共に抵抗
Ｒ１（を介してエミツタに接続され、このエミツタは抵
抗Ｒ１′３を介して接地されると共にトランジスタＱ８
″のベースに接続されている。このトランジスタＱ８′
のコレクタは抵抗Ｒ１イを介して前記＋Ｖ直流電源に接
続され、エミツタは抵抗Ｒｌｉを介して接地されると共
にトランジスタＱ，のベースに接続されている。このト
ランジスタＱ９のコレクタは抵抗Ｒｌ，を介して前記＋
Ｖ直流電源に接続されると共にトランジスタＱｌ５のベ
ースに接続され、エミツタは抵抗Ｒｌ８を介してトラン
ジスタＱｌ２のコレクタに接続されている。このトラン
ジスタＱｌ２のコレクタは抵抗Ｒｌ９を介してトランジ
スタＱｌＯのエミツタに接続されると共にトランジスタ
Ｑｌｌのコレクタに接続され、エミツタは抵抗Ｒ２Ｏを
介して接地され、ベースは前記トランジスタＱｌｌのエ
ミツタに接続される。このトランジスタＱｌｌのベース
は抵抗Ｒ２ｌを介して前記＋Ｖ直流電源に接続されると
共に抵抗Ｒ２２を介してトランジスタＱｌ３のコレクタ
に接続され、このコレクタはベースに接続され、エミツ
タはトランジスタＱｌ４のコレクタに接続される。この
トランジスタＱｌ４のコレクタはベースに接続され、エ
ミツタは接地されている。一方、前記トランジスタＱｌ
Ｏのコレクタは接地され、ベースは抵抗Ｒ２３を介して
接地されると共に抵抗Ｒ２４を介して接地されている。
又、トランジスタＱｌ５のエミツタは抵抗Ｒ２６を介し
て前記＋Ｖ直流電源に接続されると共にトランジスタＱ
，６のコレクタに接続され、コレクタは前記トランジス
タＱｌ６のベースに接続され、このベースは抵抗Ｒ２５
を介してトランジスタＱｌ６のエミツタに接続される。
このエミツタは抵抗Ｒ２，を介して接地されると共に前
記コイルＬ１とコンデンサＣ５の接続点に接続されてい
る。さて動作時には、入力端子７から信号がトランジス
タＱ１のベースに加えられ、トランジスタＱｌ，Ｑ２に
より増幅される。That is, the input terminal 7 is grounded through the coil L4 and capacitor C5 in series, and is also connected to the base of the transistor Q4. The collector of this transistor Q4 is a resistor R
1 to the +V DC power supply, and the emitter resistor R2
It is grounded through the terminal and connected to the base of the transistor Q2. The emitter of this transistor Q2 is a resistor R
4, the collector is connected to the +V DC power supply through a resistor R3, and is also grounded through a resistor R5 and a capacitor C4 in series, which form the high-cut filter 3, and further connected to the base of the transistor Q3. is also connected to. The collector of this transistor Q3 is connected to the +
The emitter is connected to the VDC power supply, and the emitter is grounded through a resistor R6 and a capacitor C1 in parallel, and is also connected to the base of a transistor Q4 through a resistor R7. The base of this transistor Q4 is grounded via a capacitor C2, and the emitter is connected to the +V DC power supply via a resistor R9, and is also connected to the collector of a transistor Q5 and the base of a transistor Q6. Connected to the base of transistor Q5. The emitter of this transistor Q5 is connected to the base via a resistor R8 and grounded via a resistor RlO. The collector of the transistor Q6 is connected to the base of the transistor Q7, and the emitter is connected to the +DC power supply via the capacitor C3 and the resistor Rl2 in parallel, and is also connected to the collector of the transistor Q7. grounded through. The emitter of transistor Q7 is connected to the base via resistor Rll, is grounded via resistor Rl3, and is connected to the base of transistor Q3. The collector of this transistor Q3 is connected to the +V DC power supply via a resistor Rl5, and the emitter is grounded via a resistor Rl6 and output terminal 8.
It is connected to the. On the other hand, the resistor R5 and the capacitor C
The connection point of 4 is connected to the base of transistor Q3',
The collector of this transistor Q3' is connected to the +V DC power supply, and the emitter is grounded through a resistor R6' and connected to the base of the transistor Q4' through a resistor R7'. The emitter of this transistor Q4' is connected to the +V DC power supply through a resistor R,', the base of a transistor Q65, and the collector of a transistor Q5'. This transistor Q
The emitter of transistor 57 is grounded via resistor RlJ and connected to the base via resistor R8', which is connected to the collector of transistor Q4'. And the emitter resistance R1 of the transistor Q5'! is connected to the +V DC power supply through the resistor R1! It is further connected to the collector of transistor Q7'. The base of this transistor Q7' is connected to the collector of the transistor Q6' and to the emitter via a resistor R1, and this emitter is grounded via a resistor R1'3 and the transistor Q8
This transistor Q8' is connected to the base of Q8'.
The collector is connected to the +V DC power supply through a resistor R1, and the emitter is grounded through a resistor Rli and connected to the base of a transistor Q. The collector of this transistor Q9 is connected to the +
It is connected to the VDC power supply and to the base of the transistor Ql5, and its emitter is connected to the collector of the transistor Ql2 via a resistor Rl8. The collector of this transistor Ql2 is connected to the emitter of the transistor QlO via a resistor Rl9, and also to the collector of the transistor Qll, the emitter is grounded via a resistor R2O, and the base is connected to the emitter of the transistor Qll. The base of this transistor Qll is connected to the +V DC power supply via a resistor R2l, and is also connected to the collector of a transistor Ql3 via a resistor R22, this collector is connected to the base, and the emitter is connected to the collector of a transistor Ql4. Ru. The collector of this transistor Ql4 is connected to the base, and the emitter is grounded. On the other hand, the transistor Ql
The collector of O is grounded, and the base is grounded via a resistor R23 and also via a resistor R24.
Further, the emitter of the transistor Ql5 is connected to the +V DC power supply via the resistor R26, and the emitter of the transistor Ql5 is connected to the +V DC power supply through the resistor R26.
, 6, and the collector is connected to the base of the transistor Ql6, which base is connected to the resistor R25.
is connected to the emitter of transistor Ql6 via.
This emitter is grounded via a resistor R2, and is also connected to the connection point between the coil L1 and the capacitor C5. Now, during operation, a signal is applied from the input terminal 7 to the base of the transistor Q1, and is amplified by the transistors Ql and Q2.
そして増幅された信号はトランジスタＱ３、抵抗Ｒ６、
コンデンサＣ１で検波される。更に抵抗Ｒ７、コンデン
サＣ２からなるハイカツトフイルタでＩＦ信号成分が除
去され、エミツタフオロアのトランジスタＱ４，Ｑ５を
経てトランジスタＱ６，Ｑ７により映像信号が増幅され
る。そして増幅された信号はエミツタフオロアであるト
ランジスタＱ８を経て出力端子８から取出される。一方
、上記のようにトランジスタＱｌ，Ｑ２により増幅され
た信号の一部は抵抗Ｒ，、コンデンサＣ４からなるハイ
カツトフイルタ３に加えられ信号成分が除去されて直流
分たけになり、トランジスタＱ３′のベースに送られる
。そしてトランジスタＱ３″〜Ｑ８″、抵抗Ｒ６′〜Ｒ
１イからなる部分は低周波についてみると、トランジス
タＱ，〜Ｑ８、抵抗Ｒ６〜Ｒｌ６等からなる部分と等価
である。又、トランジスタＱ，，ＱｌＯからなる差動増
幅器は比較回路で、抵抗Ｒ２３，Ｒ２４の接続点のバイ
アス電圧とトランジスタＱ８″のエミツタ電圧を比較し
てその差電圧を増幅し、更にトランジスタＱｌ５，Ｑｌ
６で増幅及びレベルシフトを行なつてトランジスタＱ１
のベースに負帰還のループバイアスをかけている。そし
てこの比較回路の利得が高いので抵抗Ｒ２３，Ｒ２４の
接続点のバイアス電圧とトランジスタＱ８′のエミツタ
電圧は殆ど等しい電圧に保たれる。又、直流的に等価回
路のため無信号時にはトランジスタＱ８とＱｉのエミツ
タ直流電圧は等しくなり、比較回路５の出力は一定に保
たれ、負帰還ループを介してのバイアスは一定となり、
出力端子８の直流レベルは一定となり無信号時の温度ド
リフトを阻止することができる。又、電源電圧が変動し
た場合でも、比較回路５のトランジスタＱ９，ＱｌＯの
各ベース電圧は同じ方向に変化するため、比較出力は電
源電圧の変動による影響を殆ど受けることがない。この
発明の検波装置は上記説明及び図示のように構成されて
いるので、検波出力の無信号レベルの温度ドリフトは非
常に小さくなる。The amplified signal is transferred to transistor Q3, resistor R6,
The wave is detected by capacitor C1. Further, the IF signal component is removed by a high-cut filter consisting of a resistor R7 and a capacitor C2, and the video signal is amplified by transistors Q6 and Q7 via emitter follower transistors Q4 and Q5. The amplified signal is then taken out from the output terminal 8 via the emitter follower transistor Q8. On the other hand, a part of the signal amplified by the transistors Ql and Q2 as described above is applied to the high-cut filter 3 consisting of the resistor R and the capacitor C4, and the signal component is removed and the signal is converted into a DC component. Sent to base. and transistors Q3'' to Q8'', resistors R6' to R
In terms of low frequencies, the part consisting of 1A is equivalent to the part consisting of transistors Q, -Q8, resistors R6 - Rl6, etc. The differential amplifier consisting of transistors Q, , QlO is a comparator circuit, which compares the bias voltage at the connection point of resistors R23 and R24 with the emitter voltage of transistor Q8'', amplifies the difference voltage, and further amplifies the difference voltage.
6 performs amplification and level shift, and transistor Q1
A negative feedback loop bias is applied to the base of the circuit. Since the gain of this comparator circuit is high, the bias voltage at the connection point of resistors R23 and R24 and the emitter voltage of transistor Q8' are maintained at almost the same voltage. Also, since it is a DC equivalent circuit, when there is no signal, the emitter DC voltages of transistors Q8 and Qi are equal, the output of comparator circuit 5 is kept constant, and the bias via the negative feedback loop is constant.
The DC level of the output terminal 8 becomes constant, and temperature drift during no signal can be prevented. Further, even if the power supply voltage fluctuates, the base voltages of the transistors Q9 and QlO of the comparator circuit 5 change in the same direction, so the comparison output is hardly affected by the power supply voltage fluctuation. Since the detection device of the present invention is configured as described above and illustrated, the temperature drift of the no-signal level of the detection output is extremely small.
又、差動増幅器を用いているので電源電圧の広い範囲で
安定に動作する。更に集積回路化した場合、集積回路内
の対称性がよく、抵抗Ｒ２３，Ｒ２４の接続点の電圧の
バラツキが少なければ、無信号レベルは無調整でよくバ
ラツキを非常に小さく抑えることができる。以上説明し
たようにこの発明によれば、実用的価値大なるテレビジ
ヨン受像機の検波装置を提供することができる。Furthermore, since a differential amplifier is used, it operates stably over a wide range of power supply voltages. Furthermore, in the case of an integrated circuit, if the symmetry within the integrated circuit is good and there is little variation in the voltage at the connection point between the resistors R23 and R24, the no-signal level may not be adjusted and the variation can be kept very small. As explained above, according to the present invention, it is possible to provide a detection device for a television receiver that has great practical value.
第１図はこの発明によるテレビジヨン受像機の雑音除去
装置を示すプロツク線図、第２図は同じく具体的な回路
を示す回路構成図である。
１・・・・・・映像中間周波増幅回路、２・・・・・・
映像検波及び増幅回路、３・・・・・・ハイカツトフイ
ルタ、４・・・・・・映像検波及び増幅回路に等価な回
路、５・・・・・・比較回路、６・・・・・・バイアス
回路。FIG. 1 is a block diagram showing a noise removal device for a television receiver according to the present invention, and FIG. 2 is a circuit diagram showing a specific circuit. 1... Video intermediate frequency amplification circuit, 2...
Video detection and amplification circuit, 3... High-cut filter, 4... Circuit equivalent to the video detection and amplification circuit, 5... Comparison circuit, 6...・Bias circuit.
Claims (1)
回路を接続して該映像検波及び増幅回路から検波出力を
取出し、更に前記映像中間周波増幅回路の出力側と入力
側の間にハイカットフィルタ、前記映像検波及び増幅回
路と直流的に等価な回路を接続し、この等価回路の出力
電圧を所定の基準電圧と比較し、その比較出力を前記映
像中間周波増幅回路の入力側に負帰還するようにしたこ
とを特徴とするテレビジョン受像機の検波装置。1. A video detection and amplification circuit is connected to the output side of the video intermediate frequency amplification circuit to extract the detection output from the video detection and amplification circuit, and a high-cut filter is further provided between the output side and the input side of the video intermediate frequency amplification circuit. A DC equivalent circuit is connected to the video detection and amplification circuit, the output voltage of this equivalent circuit is compared with a predetermined reference voltage, and the comparison output is negatively fed back to the input side of the video intermediate frequency amplification circuit. A detection device for a television receiver, characterized in that:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP743019A JPS5915414B2 (en) | 1973-12-22 | 1973-12-22 | Television receiver detection device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP743019A JPS5915414B2 (en) | 1973-12-22 | 1973-12-22 | Television receiver detection device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5094821A JPS5094821A (en) | 1975-07-28 |
| JPS5915414B2 true JPS5915414B2 (en) | 1984-04-09 |
Family
ID=11545611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP743019A Expired JPS5915414B2 (en) | 1973-12-22 | 1973-12-22 | Television receiver detection device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5915414B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215536Y2 (en) * | 1985-05-20 | 1990-04-26 |
-
1973
- 1973-12-22 JP JP743019A patent/JPS5915414B2/en not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0215536Y2 (en) * | 1985-05-20 | 1990-04-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5094821A (en) | 1975-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1127801A (en) | Signal translating system | |
| USRE25963E (en) | Automatic volume control transistor circuit arrangement | |
| US3153203A (en) | Transistorized symmetrical differential alternating current amplifier | |
| US3002090A (en) | Automatic-gain-control system | |
| US3676789A (en) | Low distortion agc amplifier | |
| GB1017759A (en) | Improvements in or relating to variable gain transistor amplifiers | |
| US2840699A (en) | Transistor squelch system or the like | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPS5931048Y2 (en) | low noise amplifier | |
| JPS5915414B2 (en) | Television receiver detection device | |
| US4236253A (en) | Monostable multivibrator for use in pulse count demodulator or the like | |
| US3007116A (en) | Chopper stabilized direct current amplifier | |
| US2848603A (en) | Automatic gain control system | |
| US4319195A (en) | Demodulator for amplitude modulated signal having high input impedance | |
| US3054955A (en) | Reflex transistor amplifier | |
| GB1057762A (en) | Improvements in or relating to transistorized amplifiers | |
| JPS6343923B2 (en) | ||
| US3199042A (en) | Constant false alarm rate video amplifier system | |
| JPS5851447B2 (en) | FET amplifier | |
| GB1448684A (en) | If amplifiers | |
| GB1298272A (en) | Detector circuits | |
| GB1411040A (en) | High frequency amplifiers | |
| GB1140309A (en) | Circuit arrangement incorporating automatic gain control | |
| JPS5949728B2 (en) | variable impedance circuit | |
| JP2661303B2 (en) | Modulation circuit |