JPS59151248A - Test item making system - Google Patents

Test item making system

Info

Publication number
JPS59151248A
JPS59151248A JP58024584A JP2458483A JPS59151248A JP S59151248 A JPS59151248 A JP S59151248A JP 58024584 A JP58024584 A JP 58024584A JP 2458483 A JP2458483 A JP 2458483A JP S59151248 A JPS59151248 A JP S59151248A
Authority
JP
Japan
Prior art keywords
test
transition
state
input
test item
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58024584A
Other languages
Japanese (ja)
Inventor
Yoshigo Furukawa
古川 善吾
Kenroku Nogi
野木 兼六
Hiroyuki Kurumaya
車谷 博之
Kenji Tokunaga
健司 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58024584A priority Critical patent/JPS59151248A/en
Publication of JPS59151248A publication Critical patent/JPS59151248A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Abstract

PURPOSE:To reduce errors and to shorten the input test data making time by describing clearly sequence relation between input and output. CONSTITUTION:A function diagram 1 is inputted by an input and check device 4, and input data is checked in the device 4. If input data is correct, a state transition 10 and a decision table 9 indicating a logical model in each satte or a relation 11 are taken out. If input data has an error, a message is outputted, and test items are not generated. A state transition structuring device 7 gives a name to each transition of the state transition 10 and generates a condition structure equation in accordance with prescribed processing procedures. That is, when the processing is started, the same transitions are collected in the first step, and the state is deleted if a transition exists in the next step, and the processing is terminated if a transition does not exist in the next step.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、テスト項目作成方式に関し、特に仮テスト装
置の機能を確認するために必要なテスト項目をテスト装
置で自動的に作成する方式に関するものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for creating test items, and particularly to a method for automatically creating test items necessary for confirming the functions of a temporary test device using a test device. It is.

〔研米技術〕[Rice polishing technology]

電子計算機のように状態遷移と組合わせ論理により機能
を表わすことができる論理装置のテスト、っ壕りプログ
ラムのテストで使用するテスト項目は、従来、経験と勘
を堆−の頼りにして人手により作成している。特に、テ
ストされる論理装置(被テスト装置)の賊I]にか所望
のとおりであるか否かを確認するために必要かつ十分な
テスト項目全人手により作成した場合、テスト項目の漏
れや重複が多くなり、これを用いてテストヲ行っても、
費用がかかる割合にはプログラムの悟順性を高めること
はできない。
Test items used in tests of logic devices such as electronic computers that can express functions through state transitions and combinatorial logic, and tests of deep programs, have traditionally been done manually, relying on experience and intuition. Creating. In particular, if the test items necessary and sufficient to confirm whether the logical device to be tested (device under test) is as desired or not are created by all the staff, omissions or duplication of test items may occur. becomes large, and even if you perform a test using this,
It is not possible to increase the compliance of the program to the extent that it is costly.

テスト項目金系統的に作成して、漏れや重複を減少させ
る1つの方法として、従来、「原因結果グラフを用いた
テスト項目作成方法」が提案されている。この方法は、
板テスト装置の入力データと出力データの対応関係(機
能)を論理モデル(「原因結果グラフ」記法で表わす)
で表わし、原因結果グラフからテスト項目全機械的に作
成する方法である。この原因結果グラフは、述語論理の
みを用いているため、機能の中に順序関係、例えば入力
データのJlllit序によって出力データが決定され
る場合等が存在するときには、表現が複雑になる。−例
として、「Aを入力した後で、その値によってBk入力
する。」という順序関係が存在する機能を原因結果グラ
フで表わすと、第1図(a)に示すようになる。すなわ
ち第1図(a)では、(1)Aのflu (r入力する
。(11)A〉0のとき、Bk入力する。
As one method for systematically creating test items and reducing omissions and duplications, a ``method for creating test items using cause-effect graphs'' has been proposed. This method is
A logical model (expressed in "cause-effect graph" notation) of the correspondence (function) between the input data and output data of the board test equipment.
This method creates test items completely mechanically from a cause-effect graph. Since this cause-and-effect graph uses only predicate logic, the expression becomes complicated when there is an order relationship in the function, such as a case where output data is determined by the Jllit order of input data. - As an example, if a function in which there is an ordering relationship such as "After inputting A, input Bk according to that value" is expressed as a cause-and-effect graph, it will be as shown in FIG. 1(a). That is, in FIG. 1(a), (1) A's flu (r is inputted. (11) When A>0, Bk is inputted.

(ri−a)B≧0のとき、B/A(f:出力する。(ri-a) When B≧0, B/A(f: output.

(*i−b+ B<0のとき、−B/Aを出力する。(
+1OA≦0のときエラー・メツセージ全出力する。と
いう意味を表わしている。同じ意味全状態遷移図で衣わ
すと、第1図(b)に示すようになる。第1図(b)に
おいて、SOはAが入力した状態、SlはBが人力した
状態、S2は3種類の1直が出力した状態でおる。
(When *i-b+B<0, output -B/A. (
When +1OA≦0, all error messages are output. It represents the meaning. If we use a complete state transition diagram with the same meaning, it will become as shown in Figure 1(b). In FIG. 1(b), SO is inputted by A, SL is manually inputted by B, and S2 is outputted by three types of first shifts.

第1図(a)の原因結果グラフを、第1図(b)の状、
暢遷移図と比較すると、(1)順序関係が陽に出ていな
いこと、(i+)順序にもとづく制約条件が必要になる
こと、等の点で劣っている。そのために、この原因結果
グラフを用いた方法は、システムが犬きくなった場合、
仄にあげる点で実用性に欠ける。(イ)被テスト装置の
機能(!−衣わす原因結果グラフの作成に時間がかかる
。(ロ)作成したテスト項目から破テスト装置に実際に
入力するテスト・データを作成するのが困難である。
The cause-and-effect graph in Figure 1(a) is changed to the state in Figure 1(b),
Compared to smooth transition diagrams, it is inferior in the following points: (1) order relationships are not explicitly shown, and constraints based on the (i+) order are required. For this reason, this method using cause-effect graphs can be used to
It lacks practicality in the points mentioned above. (b) It takes time to create a cause-and-effect graph that changes the function of the equipment under test (!-). (b) It is difficult to create test data that is actually input to the failed test equipment from the created test items. .

〔発明の目的〕[Purpose of the invention]

本発明の目的は、これら従来の問題?数置し、仮テスト
装置の機能をテストするために必要かつ十分なテスト項
目を自動的に作成する装置において、入出力の順序関係
ケ陽に記述し、誤りを少なくして、入力テスト・データ
の作成時間を短縮できるテスト項目作成方式全提供する
ことにある。
Is the purpose of the present invention to solve these conventional problems? In a device that automatically creates test items necessary and sufficient to test the functionality of a temporary test device, the order of input and output is explicitly described, reducing errors, and input test data The aim is to provide all test item creation methods that can shorten the creation time.

〔発明のa較] 本発明のテスト項目作成方式は、論理装置の磯北テスi
f行うだめのテスト項目作成装置であって、破テスト装
置の機能を表わした機口り図式を状態遷移モデルと組合
わせ論理モデルに変換する手段、上記状態遷移モデルか
らテスト路を作成する手段、上記組合わせ論理モデルか
ら6*理テスト項目盆作成する手段、および上記テスト
路と論理テスト項目全合成する手段を有し、すべての遷
移を1回ずつ通るテスト路あるいは圧意の遷移全重点的
に通るテスト路’?e7択して作成したテスト項目を出
力することに特徴がある。
[A Comparison of the Invention] The test item creation method of the present invention is based on the Isokita test i for logic devices.
(f) a test item creation device that is a must-do test item, a means for converting a key scheme representing the function of a failure test device into a state transition model and a combinatorial logic model; a means for creating a test path from the state transition model; It has a means for creating 6* logic test item trays from the above combinational logic model, and a means for completely synthesizing the above test paths and logical test items, and has a test path that passes through all transitions once or a transition of pressure points. 'Test road through'? The feature is that it outputs test items created by selecting e7.

〔発明の実施例〕[Embodiments of the invention]

以F1本発明の原理および笑画しく]を、図面により説
明する。
Hereinafter, the principles and illustrations of the present invention will be explained with reference to the drawings.

本発明は、被テスト装置の機能全、状態遷移モデルと論
理モデル全開いて表わした機能図式から必要かつ十分の
機能テスト項目を作成するものであって、最初にこの原
理について述べる。
The present invention creates necessary and sufficient functional test items from a functional diagram representing all functions, state transition models, and logic models of a device under test. First, the principle will be described.

先ず、仮テスト装置の機能を、被テスト装置の入力デー
タの果合から出力データの集合への写像として把握する
。この写像において、晟テスト装置直のn」カデータは
、入力デーぞが入力される順序と、入力データについて
の命題の成立・不成立、さらには虚数の命題の成立・不
成立の組合わせによって決定される。そのため、仮テス
ト装置の機能は、人力データの間のj幀序関係にもとづ
くものと、入力データについての命題(入力条件)の間
の論理関係にもとづくものに分けられる。
First, the function of the temporary test device is understood as a mapping from the result of input data of the device under test to a set of output data. In this mapping, the n' data directly at the test device is determined by the combination of the order in which the input data is input, the validity or failure of propositions regarding the input data, and the validity or failure of propositions of imaginary numbers. . Therefore, the functions of the temporary test device can be divided into those based on the hierarchical relationship between human data and those based on the logical relationship between propositions (input conditions) regarding input data.

本発明のテスト装置においては、前者の機能全状態遷移
モデルで表わし、後者の機能を論理モデルで表わすこと
にすれば、被テスト装置の機能を両モデルの組合わせで
衣わすことができる。このような表現?、機能図式と[
呼ぶことにする。
In the test device of the present invention, if the former function is represented by a full state transition model and the latter function is represented by a logical model, the functions of the device under test can be represented by a combination of both models. An expression like this? , functional diagram and [
I'll call you.

本発明は、被テスト装置の機能を表わすために、上記の
機能図式を利用して、破テスト装置の機能のテストに使
用するテスト項目を自動的に作成するものである。
The present invention utilizes the above-mentioned functional diagram to automatically create test items for use in testing the functions of a failed test device in order to express the functions of the device under test.

次に、本発明のテスト項目作成方式の概要を列挙する。Next, an outline of the test item creation method of the present invention will be listed.

(1)扱テスト装置の入力データの順序と、その順序に
応じて決定される出力データに=ffわすため、それら
全状態と遷移により記述する状態遷移モデル全採用する
。層状態では入力があると、その人力データが満たす条
件によって、出力データと次にどの状態に移るかの遷移
が決定される。
(1) In order to set the order of input data of the handling test device and the output data determined according to the order, all state transition models that are described by all these states and transitions are adopted. When there is an input in a layer state, the output data and the transition to which state to move to next are determined depending on the conditions that the human data satisfies.

論理モデルは、各状態における入力条件と出力データ、
遷移先の状態との対応関係を表わすために用いられる。
The logical model consists of input conditions and output data in each state,
It is used to express the correspondence with the transition destination state.

(11)  論理モデルの表現法として、原因結果グラ
フの他に決定表を用いる。決定表を用いることによって
、入力条件の成立・不成立の組合わせ?1つづつ作成す
ることができるので、対応関係が簡潔に表現できる。
(11) In addition to cause-effect graphs, decision tables are used to express logical models. By using a decision table, can you determine which combinations of input conditions are met or not? Since they can be created one by one, the correspondence relationship can be expressed concisely.

OiD  論理モデルに関するテスト項目として、従来
の原因結果グラフによるテスト項目作成法を用いて論理
テスト項目を作成する。論理モデルか決定衣で表現され
ている場合には、論理の簡単化を行った後にテスト項目
全作成する。
As test items related to the OiD logical model, logical test items are created using the conventional test item creation method using cause-effect graphs. If it is expressed as a logical model or deterministic, all test items are created after simplifying the logic.

輸 状態遷移モデルに関するテスト項目として、入力デ
ータの入力順序が明らかになるように、実行すべき状態
全配列したテスト路を作成する。
As a test item regarding the state transition model, a test path is created in which all the states to be executed are arranged so that the input order of input data becomes clear.

その際に、状態遷移図を人間が把握し易いようにまとま
りをつけた構造化状態遷移図に変形する。その後、状態
遷移図のすべての遷移を少なくとも1回は通過するよう
な路の集合を、テストNの集合として選ぶ。
At this time, the state transition diagram is transformed into a structured state transition diagram that is organized to make it easier for humans to understand. Thereafter, a set of paths that pass through all transitions in the state transition diagram at least once is selected as the set of tests N.

(V)  テスト項目は、論理テスト項目?ii移先の
状態が一致するテスト路に割り当てて、状態の列と、各
状態での入力条件の成立・不成立の組合わせとが決めら
れたものである。
(V) Are the test items logical test items? (ii) The destination state is assigned to a test path that matches the state, and a sequence of states and combinations of whether the input condition is satisfied or not satisfied in each state are determined.

これにより、各遷#を少なくとも1回は通過し、各状態
での入力データと出力データの対応関係を確認するため
に必要かつ十分な人出方条件の組合わせを有するテスト
項目の果合が作成される。
As a result, the results of test items that pass through each transition # at least once and have a necessary and sufficient combination of turnout conditions to confirm the correspondence between input data and output data in each state are determined. Created.

第2図は、本発明によるテスト項目作成装置の機能概略
図である。
FIG. 2 is a functional schematic diagram of the test item creation device according to the present invention.

テスト項目作成装置2は、入力データとして破テスト装
置の機能を表わした機能図式1を受は取り、この機能図
式1に関するテスト項目3を出力データとして出力する
The test item creation device 2 receives the functional diagram 1 representing the function of the failed test device as input data, and outputs the test item 3 related to the functional diagram 1 as output data.

第3区は、本発明の実施例を示すテスト項目作成装置の
構成図である。1は機能図式、4は入力およびチェック
装置、5は決定衣簡単化装置、6は論理テスト項目作成
装置、7は状態遷移構造化装置、8はテスト項目合成装
置である。
The third section is a configuration diagram of a test item creation device showing an embodiment of the present invention. 1 is a functional diagram, 4 is an input and checking device, 5 is a decision simplification device, 6 is a logic test item creation device, 7 is a state transition structuring device, and 8 is a test item synthesis device.

第4図から第8図までは、第3図におけるテスト項目作
成装置の動作を詳細に説明するための説明図である。第
4図から第8図までを蚕照しながら、谷部装置ごとに機
能の詳細を述べる。
4 to 8 are explanatory diagrams for explaining in detail the operation of the test item creation device in FIG. 3. The details of the functions of each valley device will be described while referring to FIGS. 4 to 8.

入力およびチェック装置4は、機能図式1を入力して入
力データが正しいか否か全チェックする。
The input and check device 4 inputs the functional diagram 1 and checks whether the input data is correct or not.

入力データが正しいときには、状態遷移10と各状態に
おける論理モデルを表わした決定表9、または関係11
を取力出す。一方、入力データに誤りがあるときには、
メツセージ全出力してテスト項目の作成を行わない。
When the input data is correct, the state transition 10 and the decision table 9 representing the logical model in each state, or the relation 11
Take out the force. On the other hand, when there is an error in the input data,
Do not output all messages and create test items.

状態遷移構造化装置7は、状態遷移10の谷遷移に名称
を付し、第4図に示すフローチャートの処理手順にした
がって条件構造式13を作成する。
The state transition structuring device 7 names the valley transitions of the state transitions 10 and creates a conditional structural formula 13 according to the processing procedure of the flowchart shown in FIG.

すなわち、ステップ14で処理が開始されると、ステッ
プ15では同一遷移を併合し、ステップ16.17で遷
移があれば状態全削除し、壕だステップ16.18で遷
移がなければ処理を終了する。
That is, when the process is started in step 14, the same transitions are merged in step 15, the entire state is deleted if there is a transition in step 16.17, and the process is ended if there is no transition in step 16.18. .

第4図の処理15と17において、状態遷移から采注構
造式に変換する際の変換規則を、第5図(a)、 (b
)に示す。第5図(a)では、状態81からSjに遷移
する別個の要因a、bのいずれか一方が生じた場合(a
十b)には、状態Sjに遷移する。第5図(b)では、
状gs+x−8+、が要因X 1 ”’−” X nに
よってそれぞれ状態5IfC4移した後、要因Zl〜Z
mによりそれぞれ状態Sj1〜Sjmに4移する場合、
要因xt、y*、ztが同時に生じた場合には、状態S
口から状態Sj1に直接遷移する。なお、要因yは何回
起きても状態遷移を生じないものであり、*は0回以上
繰り返し生ずることを示している。
5(a), (b)
). In FIG. 5(a), when either one of the separate factors a and b occurs that causes a transition from state 81 to Sj (a
In step b), a transition is made to state Sj. In Figure 5(b),
After state gs+x-8+ is transferred to state 5IfC4 by factor X1 "'-"
When moving to states Sj1 to Sjm 4 respectively due to m,
If factors xt, y*, and zt occur simultaneously, state S
There is a direct transition from the mouth to state Sj1. Note that factor y does not cause a state transition no matter how many times it occurs, and * indicates that it occurs repeatedly 0 or more times.

同じようにして、要因Xn、y”、Z、1が同時に生じ
た場合には、状態SInから状態Suに直接遷移する。
Similarly, if factors Xn,y'' and Z,1 occur at the same time, there is a direct transition from state SIn to state Su.

このようにして作成された条件構造式は、演算子として
@(面積)、+(直和)、*(繰り返し)紫用いた正規
式となる。この正規式全構文の木で表現し、各節点には
先に示した演算子と構成妾累を蓄え、葉には遷移の名称
を蓄える。
The conditional structural formula created in this way is a regular formula using @ (area), + (direct sum), and * (repetition) as operators. This regular expression is expressed as a full syntax tree, with each node storing the operators and constituent concubines shown above, and the leaves storing the names of transitions.

各節点および葉には番号を付し、それを式の番号にして
、式の番号により節点や葉を検索する。
Each node and leaf is given a number, which is used as the formula number, and the node or leaf is searched by the formula number.

決定表簡単化装置5は、決定表9の入力条件の組合わせ
に対応した出力データ、および遷移先状態の成立・不成
立ヶもとに、できるだけ少ない論理演算子(AND、 
OR,N0T) f−用いた原因結果グラフを表わす関
係11に変換する。
The decision table simplification device 5 calculates as few logical operators (AND,
OR, N0T) f-Convert into relation 11 representing the used cause-effect graph.

論理テスト項目作成装置6は、関係11から原因結果グ
ラフのテスト項目作成原理にもとづいて各状態の論理テ
スト項目12を作成する。
The logical test item creation device 6 creates logical test items 12 for each state from the relationship 11 based on the cause-effect graph test item creation principle.

テスト項目合成装置8は、条件構造式13からテストす
べき状態の列であるテスト路を作り、各状態におけるテ
スト条件として状態での論理テスト項目12を埋め込ん
でテスト項目3を作成する。
The test item synthesis device 8 creates a test path, which is a sequence of states to be tested, from the conditional structure formula 13, and creates a test item 3 by embedding the logical test item 12 in the state as a test condition in each state.

第6図および第7図は、テスト項目作成装置の処理手順
を示すフローチャートであり、第8図はテスト項目数算
出規則を示す図である。
6 and 7 are flowcharts showing the processing procedure of the test item creation device, and FIG. 8 is a diagram showing the rules for calculating the number of test items.

第6図において、処理開始(ステップ14)によりテス
ト項目数の数え上げケ行う(ステップ19)が、ここで
は各状態の論理テスト項目12の中で遷移先状態が同一
である論理テスト項目の数をその遷移に対応する条件構
造式の各葉に割り轟てた後、演算子の種類に応じた第8
図の規則にしたがってテスト項目数を構文の木の各節点
について求め、全体のテスト項目の数とする。
In FIG. 6, the number of test items is counted (step 19) after the process starts (step 14). Here, the number of logical test items whose transition destination state is the same among the logical test items 12 in each state is counted. After dividing each leaf of the conditional structure corresponding to the transition, the eighth
The number of test items is calculated for each node of the syntax tree according to the rules in the diagram, and is used as the total number of test items.

第8図(a)は、0回以上の繰り返しのテスト項目数算
出規則で、n c(e)−n o (el) +1で表
わされ、第8図(b)は百オロのテスト項目数算出規則
で、no(e)スト項目数算出規則で、n O(e)=
MAX (n o (e t ) 。
Figure 8 (a) is a rule for calculating the number of test items that is repeated 0 or more times, expressed as n c (e) - n o (el) + 1, and Figure 8 (b) is a rule for calculating the number of test items that is repeated 0 or more times. In the number calculation rule, no(e) In the strike item number calculation rule, n O(e)=
MAX (no (et).

・・・・・・no(enl)で表わされる。...Represented by no (enl).

テスト項目の数だけ、ステップ20と23で作られるル
ープを繰り返す(制御変数=2iとする、1:テスト項
目番号)。ループの1回ごとにi番目のテスト項目合成
処理(ステップ21)とテスト項目の印判処理(ステッ
プ22)?行う。1番目のテスト項目合成処理(ステッ
プ21)の詳細を第7図に示す。
The loop created in steps 20 and 23 is repeated as many times as there are test items (control variable = 2i, 1: test item number). For each loop, the i-th test item composition process (step 21) and the test item stamp process (step 22) are performed. conduct. Details of the first test item synthesis process (step 21) are shown in FIG.

第7図に示すフローチャートのパラメータは、1(テス
ト項目の番号)、eXp(式の番号)およびtc(作成
したテスト項目)である。
The parameters of the flowchart shown in FIG. 7 are 1 (test item number), eXp (formula number), and tc (created test item).

このフローは、再帰的なフローとなっており、ステップ
29,35.38でそれぞれ自分自牙ヲ呼び出すように
なっている。
This flow is a recursive flow, and calls its own function in steps 29, 35, and 38.

先ず、ステップ24では、式の番号(exp) kもと
にしてテスト項目数や式の種類、構成要素(たたし、葉
に対しては遷移番号)を取り出す。
First, in step 24, the number of test items, types of formulas, and constituent elements (transition numbers for tatashi and leaves) are extracted based on the formula number (exp) k.

次に、金回求めようとするテスト項目が式の佇つテスト
項目の何査目に当るかt求める。このための式を、n=
MOd (i−1,e)(p (Q%ツテ7. ) 項
目の数)+1とすると、式が待つどのテスト項目も最1
氏1回は選択され、全体のテスト項目数の方が多いとき
は、谷テスト項目が平等に繰り返して選択される。その
後、ステップ25で、式の独類に応じて場合分けを行う
。式が葉(Ieaflのときは、ステップ゛26で対応
する遷移のn番目の廂埋テスト項目を取り田し、ステッ
プ27では、取り出した論理テストm目とテスト項目を
合わせて紡しいテスト項目とする。直積(・)のときは
、ステップ28ですべての式の構成要素について繰り返
しくJ)、ステップ29では、すべての構成要素につい
てn番目のテスト項目合成を行う(n+ J番目の構成
要素の式の番号、tC)。ステップ30では、J全また
け増加してステップ28に戻る。次に血相(+)のとき
は、ステップ31でに會0に初期設定したf麦、ステッ
プ32ですべての式の構成要素について繰り返しくJ)
、ステップ33で各構成唆素のテスト項目数を取り出し
くjl、n番目のテスト項目に該当する構成要素までス
キップした後(ステップ34,36.32で構成される
ループ會繰り返す)、ステップ34では0かに+7より
小さいか刀か?調べる。ステップ35では、J着目の構
成要素のn −k番目のテスト項目合成(n−に、j臂
目の構成要素の式の番号、tC)を行う。ステップ36
では、kKk−14’を代入してステップ32に戻る。
Next, find out which number of the test items in the formula the test item you are trying to find is the test item. The formula for this is n=
If MOd (i-1,e)(p (Q%Tute7.) number of items) + 1, then any test item the formula waits for will be
If the total number of test items is larger than the total number of test items, the valley test items are selected evenly and repeatedly. Thereafter, in step 25, cases are divided according to the singularity of the expression. When the formula is leaf (Ieafl), in step 26, the n-th embedded test item of the corresponding transition is extracted, and in step 27, the extracted m-th logic test and test item are combined to form a new test item. In the case of a direct product (・), step 28 repeats for all the components of the equation (J), and step 29 performs the nth test item synthesis for all the components (n + Jth component). Formula number, tC). In step 30, J full straddle is incremented and the process returns to step 28. Next, when the blood phase (+), initialize f to 0 in step 31, and repeat for all the formula components in step 32)
, in step 33, the number of test items for each component is extracted, and after skipping to the component corresponding to the nth test item (repeat the loop consisting of steps 34, 36, and 32), in step 34, Is it smaller than 0 or +7 or a sword? investigate. In step 35, the n-kth test item synthesis of the J-th component is performed (n- is the formula number of the j-th component, tC). Step 36
Then, kKk-14' is substituted and the process returns to step 32.

・役後に、0回以上の繰り返しく*)のときは、ステッ
プ37でnが1か否か?調べ、nが1のとぎには何も行
わず、nが1より太さいときには、ステップ38で構成
要素のn −1番目のテスト項目合成(n−i 、構成
要素の式の番号、tc)を行う。
- If the winning combination is repeated 0 or more times *), check whether n is 1 or not in step 37. When n is greater than 1, in step 38, the n-1st test item composition of the component is performed (n-i, the formula number of the component, tc). I do.

このように、この実施例においては、入力データのjl
lAJ千によって出力データが決ポされるような磯牝全
、第1図(b)の状態遷移図のように明確に書くことが
でき、さらに機能図式に関して必要かつ十分なテスト項
目全自動的に作成することができる。そして、本発明に
おいては、テスト項目として破テスト装随の入力データ
の順序が夫まっているので、テスト・データの作成およ
びテストの実施が容易となる。また、実施例で述べたテ
スト路の作成法では、すべての−Ja#ヲ少なくとも1
回通るに必要かつ十分なテスト路kmぶようにしたが、
その速び方’(II−fえることにより、遷移のすべて
の組合わせを含むテスト路ケ選んだり、重点的に通る遷
移全指定してテスト路?作ったりできるので、テスト項
目の目標と限界を明確にすることが可能でろり、合理的
なテスト項目ケ作成することができる。
In this way, in this embodiment, the input data jl
The output data can be clearly written as shown in the state transition diagram in Figure 1 (b), and all necessary and sufficient test items regarding the functional diagram can be automatically written. can be created. Further, in the present invention, since the order of input data for failure test equipment as test items is determined, it is easy to create test data and conduct a test. In addition, in the test path creation method described in the example, all -Ja#
We made sure to cover the necessary and sufficient test road for the circuit, but
By looking at how to speed up the test (II-f), you can select a test route that includes all combinations of transitions, or create a test route by specifying all the transitions that pass through in a focused manner. It is possible to clarify and create reasonable test items.

〔従来技術〕[Prior art]

以上説明したように、本発明によれば、テスト項目を作
成するために、仮テスト装置の機能を機能図式でii己
述し、その愼Hし図式は状態遷移モデル金柑いて順序関
係全階に記述され、かつ論理関係の表現に決定人力i用
いられるので、誤りを少なくでき、テスト項目の漏れや
重抜乞なくして、テスト項目作成装置の入力データ作成
時間を短縮することができる。
As explained above, according to the present invention, in order to create test items, the functions of the temporary test device are described in a functional diagram, and the diagram is created using a state transition model and all order relations. Since human decision-making power is used to describe and express logical relationships, errors can be reduced, test items will not be omitted or duplicated, and the input data creation time of the test item creation device can be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は順序関係?もつ+!に能の記述例を示す図、第
2図は本発明による機能テストのためのテスト項目作成
装置の概要図、第3図は本発明の実施例ヶ示すテスト項
目作成装置の構成図、第4区は第3図のべ、四4移構造
化装置の動作フローチャート、第5図は同−遷移の併合
と状態削除の規則を示す図、第6図は第3図のテスト項
目合成装置の動作フローチャート、第7図は1番目のテ
スト項目合成動作のフローチャート、第8図は繰り返し
、直利、直積のテスト項目数算出規則を示す図である。 1・・・装置またはプログラム機能を示す機能図式、2
・・・テスト項目作成装置、3・・・テスト項目、4・
・・入力およびチェック装置、5・・・決建表簡単化装
置、6・・・論理テスト項目作成装置、7・・・状態遷
移構造化装置、8・・・テスト項目合成装置に19・・
・決定表、10・・・状悲透移、11・・・関係、12
・・・論理テスト項目、13・・・粂件構造式。 代理人 弁理士 尚橋明大 第 1 口 ((L) 第 2 口 z 3 図 第 4− 図 菌5 口 (d) ′S t ロ 第 7 (2) % 8 図
Is there an order relationship in Figure 1? Motsu+! FIG. 2 is a schematic diagram of a test item creation device for functional testing according to the present invention, FIG. 3 is a configuration diagram of a test item creation device showing an embodiment of the present invention, and FIG. Figure 3 shows the operation flowchart of the four-four transition structuring device, Figure 5 shows the rules for merging transitions and deleting states, and Figure 6 shows the operation of the test item composition device shown in Figure 3. FIG. 7 is a flowchart of the first test item synthesis operation, and FIG. 8 is a diagram showing rules for calculating the number of test items for repetition, direct profit, and product. 1...Function diagram showing the device or program function, 2
... test item creation device, 3... test item, 4.
... input and checking device, 5... decision table simplification device, 6... logic test item creation device, 7... state transition structuring device, 8... test item synthesis device 19...
・Determination table, 10...Situation-transition, 11...Relationship, 12
...Logic test items, 13...Structural formulas. Agent Patent Attorney Meidai Naohashi No. 1 ((L) No. 2 Z 3 Figure 4 - Figure 5 (d) 'St B No. 7 (2) % 8 Figure

Claims (1)

【特許請求の範囲】[Claims] 論理装置の機Weテストを行うためのテスト項目作成装
置前であって、被テスト装置の機能を表わした機能図式
を状態遷移モデルと組合わせ論理モデルに変換する手段
、上記状態遷移モデルからテスト路金作成する手段、上
記組合わせ論理モデルから論理テスト項目を作成する手
段、および上記テスト路と論理テスト項目を合成する手
段ケ有し、すべての遷移を1回ずつ通るテスト路あるい
は任意の遷移を重点的に通るテスト路を選択して作成し
たテスト項目全出力すること全特徴とするテスト項目作
成方式。
A means for converting a functional diagram representing the functions of the device under test into a combination logic model with a state transition model, which is provided before a test item creation device for performing a machine test of a logical device, and a means for converting a test path from the state transition model to a logical model A test path that passes through all transitions once or an arbitrary transition is provided. This test item creation method is characterized by outputting all the test items created by selecting a test path that is focused on.
JP58024584A 1983-02-18 1983-02-18 Test item making system Pending JPS59151248A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58024584A JPS59151248A (en) 1983-02-18 1983-02-18 Test item making system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58024584A JPS59151248A (en) 1983-02-18 1983-02-18 Test item making system

Publications (1)

Publication Number Publication Date
JPS59151248A true JPS59151248A (en) 1984-08-29

Family

ID=12142205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58024584A Pending JPS59151248A (en) 1983-02-18 1983-02-18 Test item making system

Country Status (1)

Country Link
JP (1) JPS59151248A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885712A (en) * 1986-09-09 1989-12-05 Hitachi, Ltd. Method and apparatus for partial test-cause generation
JPH02127849A (en) * 1988-11-08 1990-05-16 Nippon Telegr & Teleph Corp <Ntt> Automatic test data generating system
US5828829A (en) * 1995-02-01 1998-10-27 Kabushiki Kaisha Toshiba System test support system and system test support method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885712A (en) * 1986-09-09 1989-12-05 Hitachi, Ltd. Method and apparatus for partial test-cause generation
JPH02127849A (en) * 1988-11-08 1990-05-16 Nippon Telegr & Teleph Corp <Ntt> Automatic test data generating system
US5828829A (en) * 1995-02-01 1998-10-27 Kabushiki Kaisha Toshiba System test support system and system test support method

Similar Documents

Publication Publication Date Title
US6327551B1 (en) System design method
Clarke et al. Formal methods: State of the art and future directions
Petrenko et al. Confirming configurations in EFSM testing
Lewis A logic of concrete time intervals
Gardey et al. Using zone graph method for computing the state space of a time Petri net
WO2003088095A1 (en) Integrated circuit development method, program storage medium containing integrated circuit development method, system for concurrent development of asic and programmable logic device, development program, and development method
Meyers et al. Automated testing support for reactive domain-specific modelling languages
Barbierato et al. Exploiting multiformalism models for testing and performance evaluation in SIMTHESys
JPS59151248A (en) Test item making system
Aziz et al. Sequential synthesis using S1S
Boucher et al. Transforming workflow models into automated end-to-end acceptance test cases
Alur et al. Membership questions for timed and hybrid automata
Aichernig Test-case calculation through abstraction
Hu et al. An integrated modeling and simulation methodology for intelligent systems design and testing
Potkonjak et al. Algorithm selection: A quantitative optimization-intensive approach
Künzle¹ et al. Temporal reasoning in fuzzy time Petri nets
Bidjan-Irani A rule-based design-for-testability rule checker
Yumoto et al. Analysing test basis and deriving test cases based on data design documents
Zimmermann et al. Linear programs for constraint satisfaction problems
Boroday et al. Techniques for Abstracting SDL Specifications
Menzies et al. A Precise Semantics for Vague Diagrams
Du et al. Circuit structure and switching function verification
Stanković et al. Decision diagrams: From a mathematical notion to engineering applications
Petersohn et al. Formal Semantics for Ward & Mellor's TRANSFORMATION SCHEMA's and its Application to Fault-Tolerant Systems
Graham et al. Multiple Fault Diagnosis System