JPS59151239A - Multiport console - Google Patents
Multiport consoleInfo
- Publication number
- JPS59151239A JPS59151239A JP2375183A JP2375183A JPS59151239A JP S59151239 A JPS59151239 A JP S59151239A JP 2375183 A JP2375183 A JP 2375183A JP 2375183 A JP2375183 A JP 2375183A JP S59151239 A JPS59151239 A JP S59151239A
- Authority
- JP
- Japan
- Prior art keywords
- console
- data
- controller
- auxiliary storage
- buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は複数のＣＰＵを制御するマルチポートコンソー
ルに関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a multiport console that controls multiple CPUs.
従来の計算機ｕ Ｉ ＣＰＵＩＣ対し１コンソール構成
であり、またコンソールログ（操作卓記録）は各ＣＰＵ
を経由して補助記憶装置に保存されていた。Conventional computers have one console configuration for each CPUIC, and console logs (operation console records) are stored on each CPU.
It was saved in auxiliary storage via .
従って、従来の方式には、１）マルチＣＰＵの場合ＶＣ
は複数のコンソールが必要である １１）コンソールロ
グを収集するときＣＰＵタイムを相当費やすことになる
。１１１）コンソールログを収集するための補助記憶が
ＣＰＵ単位に必要になる。などの欠点があった。Therefore, in the conventional method, 1) In the case of multiple CPUs, VC
requires multiple consoles 11) Collecting console logs consumes considerable CPU time. 111) Auxiliary storage is required for each CPU to collect console logs. There were drawbacks such as.
本発明は上記従来の欠点を除去し複数ＣＰＵに対して１
コンソールで対応できるようにすることを目的とする。The present invention eliminates the above-mentioned conventional drawbacks and provides a single CPU for multiple CPUs.
The purpose is to make it compatible with the console.
本発明においては、コンソールログをコンソール自身で
収集可能とするようにして使用ＣＰＵタイムの軽減、コ
ンソールログの集中管理を行なえるようにしたものであ
る。In the present invention, console logs can be collected by the console itself, thereby reducing the amount of CPU time used and allowing centralized management of console logs.
第１図は本発明の一実施例とその周辺構成を示したもの
である。同図において、（１）はマルチポートコンソー
ルコントローラである。（２１＃′ｉ複数のＣＰＵ（４
１〜＃ｎ）を制御する入出力チャネル、（３）は複数の
ＣＰＵ及びコンソールより入力されたデータ全補助記憶
装置へ格納する補助記憶装置コントローラ、（４）ｕコ
ンソールコントローラ、 、 （５） ｕ 入出力デー
タコ／トローラであり、補助記憶装置コントローラ（３
）と入出力チャネル（２）及びコンソールコントローラ
（４）との間でデータの流れを制御するコントローラで
ある。（６）は補助記憶装置、（力はコンソールである
。第２図は前記入出力データコントローラ（５）の詳細
な構成例を示したものであり、６１）は送信バッファ、
めは受信バッファ、（５３１は補助記憶バッファ、（刈
はコンソール用送信／２ツフア、５５）はコンソール用
受信バッファ、６６）はＩＤ付加用コントローラＩ、ｅ
５７）は待ち行列コントローラ、６樽はＩＤ付加用コン
トローラ■であり、付加されたＩＤＫより送信先ＣＰ
Ｕを判定するコントローラである。第３図は前記入出力
データコントローラ（５）内で取扱われるデータ形式を
示したものである。FIG. 1 shows an embodiment of the present invention and its peripheral configuration. In the figure, (1) is a multiport console controller. (21#'i multiple CPUs (4
1 to #n), (3) an auxiliary storage device controller that stores all data input from multiple CPUs and consoles into the auxiliary storage device, (4) u console controller, (5) u It is an input/output data controller/controller and an auxiliary storage controller (3
), the input/output channel (2), and the console controller (4). (6) is an auxiliary storage device (input is a console. FIG. 2 shows a detailed configuration example of the input/output data controller (5), and 61) is a transmission buffer;
(531 is an auxiliary storage buffer, (Kari is a console transmission/2 buffer, 55) is a console reception buffer, 66) is an ID addition controller I, e
57) is a queue controller, and 6 barrels are ID addition controllers.
This is a controller that determines U. FIG. 3 shows the data format handled within the input/output data controller (5).
次に第１図により本発明に於ける動作を説明する。１ず
、ＣＰＵ側よりデータを受信する場合、入出力チャネル
（２）にデータが入力され、そのデータが入出力データ
コントローラ（５）で補助記憶装置コントローラ＋３＋
、！：コンソールコントローラ（ＪＶＣ振分けられ、
その後それぞれ補助記憶装置（６）及びコンソール（７
）に送信される。甘た逆にコンソール（力より受信した
データは入出力データコントローラ（５）で入出力チャ
ネル（２）と補助記憶装置コントローラ（３）に幾分け
られ、その後それぞれ補助記憶装置（６）とＣＰＵに送
信される。上記動作全第２図により更に具体的に説明す
ると、壕ずＣＰ Ｕ側より受信した場合、各ＣＰＵより
受信したデータは各受信パックアクｊ２に一時保存され
、ＩＤ付加用コントローラ■６ｅにより識別子（ＩＤ）
が付加され、待ち行列コントローラ６７）を経由し補助
記憶用バッファ時に保存される。それと同時に、識別子
が付加されたデータは、コンソール用送信バッファ５４
）を経由してコンソールに送信される。Next, the operation of the present invention will be explained with reference to FIG. 1. When receiving data from the CPU side, the data is input to the input/output channel (2), and the data is sent to the input/output data controller (5) and sent to the auxiliary storage controller +3+.
,! :Console controller (assigned by JVC,
After that, the auxiliary storage device (6) and the console (7)
) will be sent to. On the contrary, data received from the console (input/output data controller (5) is divided into input/output channels (2) and auxiliary storage controller (3), and then sent to the auxiliary storage (6) and CPU, respectively. To explain the above operation in more detail with reference to Figure 2, when data is received from the CPU side, the data received from each CPU is temporarily stored in each reception pack ACJ2, and the data is sent to the ID addition controller ■6e. Identifier (ID)
is added and stored in the auxiliary storage buffer via the queue controller 67). At the same time, the data to which the identifier has been added is transmitted to the console transmission buffer 54.
) to the console.
次にコンソール（力より受信した場合は、受信したデー
タは、コンソール用受信バッファ５５）を経由し、ＩＤ
付加用コントローラ■慢により識別子が付加され、待ち
行列コントローラ６７）を経由し、補助記憶用バッファ
（ト）に保存される。それと同時に、ＩＤ付加用コント
ローラ■鏝により送信すべきＣＰ ＴＪを選択し、デー
タを送信パック７６υに移し、ＣＰＵへ送信する。第３
図に示すデータ形式は、外部（（’ＩＰＵあるいはコン
ソール）から受信したデータに対してＩＤ付加用コント
ローラ（５６，５８）で識別子を付加したときの形式で
あり、この識別子により、受信した装置の識別が可能で
ある。Next, the received data is passed through the console (if it is received from the power source, the console reception buffer 55), and the ID
An identifier is added by the addition controller 67), and the data is stored in the auxiliary storage buffer (67) via the queue controller 67). At the same time, the CP TJ to be transmitted is selected using the ID adding controller 1, the data is transferred to the transmission pack 76υ, and the data is transmitted to the CPU. Third
The data format shown in the figure is the format when an identifier is added by the ID addition controller (56, 58) to data received from the outside (('IPU or console). Identification is possible.
本発明は以上のようになるものであって、１）複数ＣＰ
Ｕを同一計算機室に設置するときコンソール１台で制御
が可能になる。１１）コノソールログ用補助記憶装置を
外付けすることによりＣＰＵ側の補助記憶装置４を有効
利用できる。１１１）コンソールログ制御のためのＣＰ
Ｕタイムが、軽減される。１ｉｉｉ ）機能分散σれ
たことによりシステムアーキテクチャがすっきりする。The present invention is as described above, and includes: 1) multiple CPs;
When U is installed in the same computer room, it can be controlled with a single console. 11) By attaching an auxiliary storage device for console logs externally, the auxiliary storage device 4 on the CPU side can be effectively used. 111) CP for console log control
U time is reduced. 1iii) Functional distribution σ simplifies the system architecture.
等の効果が得られる。Effects such as this can be obtained.
【図面の簡単な説明】
第１図は本発明の一実施例とその周辺構成を示すブロッ
ク図、第２図は第１図の一部の詳細例を示すブロック図
、第３図は第２図で取扱われるデータ形式を示す図であ
る。
２：入出力チャネル、３：補助記憶装置コントローラ、
４：コンソールコントローラ、５：入出力データコント
ローラ５６：補助記憶装置、７：コンソール、５６ ：
ＴＤ付加用コントロー−ｙ Ｉ 、 ５７：待ち行列
コントローラ、５８：ＩＤ付加用コントローラ■。
代理人 弁理士 井 上 −男[Brief Description of the Drawings] Fig. 1 is a block diagram showing an embodiment of the present invention and its peripheral configuration, Fig. 2 is a block diagram showing a detailed example of a part of Fig. 1, and Fig. 3 is a block diagram showing a detailed example of a part of Fig. 1. FIG. 3 is a diagram showing data formats handled in the diagram. 2: I/O channel, 3: Auxiliary storage controller,
4: Console controller, 5: Input/output data controller 56: Auxiliary storage device, 7: Console, 56:
TD addition controller y I, 57: Queue controller, 58: ID addition controller ■. Agent Patent Attorney Inoue - Male
Claims (1)
、コンソールとデータの送受信をするコンソールコント
ローラと、コンソールログ用補助記憶装置とデータの送
受信をする補助記憶装置コントローラと、前記入出力チ
ャネル、コンソールコントローラ、補助記憶装置コント
ローラそれぞれの入出力を制御する入出力データコント
ローラとを有し、この入出力データコントローラが、各
ＣＰＵより受信したデータに対して識別子を付加しその
データを前記コンソールへ送信するＩＤ付加用コントロ
ーラ■と、前記コンソールより受信したデータに対して
識別子を付加すると共に送信先ＣＰ Ｕを判定するＩＤ
付加用コ／トローラＨと、前記各ＣＰＵ及びコンソール
より受信し識別子を付加されたデータ全前記補助記憶装
置へ送信するたぬの待ち行列コントローラとを具備した
ことを特徴とするマルチボートコンソール。An input/output channel that sends and receives data to and from multiple CPUs, a console controller that sends and receives data to and from the console, an auxiliary storage device controller that sends and receives data to and from an auxiliary storage device for console logs, the input/output channel, and a console controller. , an input/output data controller that controls the input/output of each of the auxiliary storage controllers, and this input/output data controller adds an identifier to the data received from each CPU and sends the data to the console. An additional controller ■ and an ID that adds an identifier to the data received from the console and determines the destination CPU.
A multi-boat console characterized in that it comprises an additional controller H and a tanu queue controller that transmits all data received from each of the CPUs and the console and to which an identifier has been added to the auxiliary storage device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2375183A JPS59151239A (en) | 1983-02-17 | 1983-02-17 | Multiport console |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2375183A JPS59151239A (en) | 1983-02-17 | 1983-02-17 | Multiport console |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59151239A true JPS59151239A (en) | 1984-08-29 |
Family
ID=12119013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2375183A Pending JPS59151239A (en) | 1983-02-17 | 1983-02-17 | Multiport console |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151239A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259137A (en) * | 1986-01-13 | 1987-11-11 | デイジタル イクイプメント コ−ポレ−シヨン | Operator for multiple digital data processing system |
| JP2006184839A (en) * | 2004-11-30 | 2006-07-13 | Ricoh Co Ltd | Image reading system and image forming apparatus |
-
1983
- 1983-02-17 JP JP2375183A patent/JPS59151239A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62259137A (en) * | 1986-01-13 | 1987-11-11 | デイジタル イクイプメント コ−ポレ−シヨン | Operator for multiple digital data processing system |
| JP2006184839A (en) * | 2004-11-30 | 2006-07-13 | Ricoh Co Ltd | Image reading system and image forming apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ossanna et al. | Communications and input/output switching in a multiplex computing system | |
| EP0317468A3 (en) | Bus flow control system | |
| JPS59151239A (en) | Multiport console | |
| US5436888A (en) | Communication path control method and communication device | |
| JPH0666061B2 (en) | Multi CPU communication device | |
| JPH07177197A (en) | Communication task management system | |
| JP3799741B2 (en) | Bus controller | |
| JPS6326758A (en) | Packet communication equipment by dynamic polling | |
| JP2573332B2 (en) | Data transfer control method | |
| JPH04245355A (en) | File transfer system | |
| JP2520302B2 (en) | Data buffer management method | |
| JPH0561820B2 (en) | ||
| JP2812265B2 (en) | Network management method for information processing system | |
| JPS60220646A (en) | Inter-task communication system | |
| JPS63164548A (en) | Transmission equipment | |
| JPS6075953A (en) | Information monitor system | |
| JPS5949240U (en) | Multiplexed control system | |
| JPS58182771A (en) | Signal bus monitor system | |
| JPH0675793A (en) | Processing method for transmitting and receiving data between virtual computers | |
| JPH03211648A (en) | Hardware/software interface control system | |
| JPS61156351A (en) | Control of terminal equipment for decentralized processing system | |
| JPH0358162A (en) | Inter-processor communication system | |
| JPS63286958A (en) | Multi-processor system | |
| JPS63271521A (en) | Processing controller for data | |
| JPS60178748A (en) | Input reply control system for broadcast type communication |