JPS5914824Y2 - power circuit - Google Patents
power circuitInfo
- Publication number
- JPS5914824Y2 JPS5914824Y2 JP10048177U JP10048177U JPS5914824Y2 JP S5914824 Y2 JPS5914824 Y2 JP S5914824Y2 JP 10048177 U JP10048177 U JP 10048177U JP 10048177 U JP10048177 U JP 10048177U JP S5914824 Y2 JPS5914824 Y2 JP S5914824Y2
- Authority
- JP
- Japan
- Prior art keywords
- control transistor
- collector
- transistor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Bipolar Transistors (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Circuits Of Receivers In General (AREA)
Description
【考案の詳細な説明】
この考案はオーディオ機器などに使用される電源回路に
関するものである。[Detailed Description of the Invention] This invention relates to a power supply circuit used in audio equipment and the like.
たとえばオーディオ機器に使用される電源回路として次
のようなものかあ・る。For example, the following is a power supply circuit used in audio equipment.
□そのtm回路は、ベースを一定電圧に保持した制御ト
ランジスタを脈流回路に直列に挿入したものであり、上
記制御トランジスタを介して負荷に電力を供給すること
によってレギュレーション特性を良<している。□The tm circuit has a control transistor whose base is held at a constant voltage inserted in series with a pulsating current circuit, and improves regulation characteristics by supplying power to the load via the control transistor. .
かかる従来回路の具体例を第5図に示す。A specific example of such a conventional circuit is shown in FIG.
同図において、1は電源トランス、2は整流回路、3は
制御トランジスタ、5は出力端子、6は平滑コンデンサ
、7は負荷、8はツェナーダイオードである。In the figure, 1 is a power transformer, 2 is a rectifier circuit, 3 is a control transistor, 5 is an output terminal, 6 is a smoothing capacitor, 7 is a load, and 8 is a Zener diode.
このような電源回路において、制御トランジスタ3のコ
レクタへの入力電圧波形、出力端子5の出力電圧波形、
および制御トランジスタ3を流れる電流波形は、それぞ
れ第1図Aの実線、破線および同図Bの実線のようにな
る。In such a power supply circuit, the input voltage waveform to the collector of the control transistor 3, the output voltage waveform of the output terminal 5,
The waveforms of the current flowing through the control transistor 3 are as shown by the solid line and broken line in FIG. 1A, and the solid line in FIG. 1B, respectively.
すなわち、波形立上り側の区間イでは制御トランジスタ
が完全なオンし、入力側に設けられる電源トランスなど
の内部インピーダンスによってコレクタ・エミッタ間電
圧が小さく押えられる。That is, in section A on the rising side of the waveform, the control transistor is completely turned on, and the collector-emitter voltage is suppressed to a low level by the internal impedance of the power transformer or the like provided on the input side.
一方、区間イに続く区間口では、コレクタ電流が緩慢に
流れ、コレクタ・エミッタ間量圧も大きくなる。On the other hand, at the beginning of the section following section A, the collector current flows slowly and the collector-emitter quantity pressure also increases.
しかして、区間イでは制御トランジスタが完全にオンし
てコレクタ・エミッタ間電圧が小さく押えられるため制
御トランジスタの熱損失が小さいが、区間口ではコレク
タ電流が緩慢に流れてコレクタ・エミッタ間電圧も大き
くなるため、制御トランジスタの熱損失が非常に大きく
なる。However, in section A, the control transistor is completely turned on and the voltage between the collector and emitter is suppressed to a low level, so the heat loss of the control transistor is small. However, at the beginning of section, the collector current flows slowly and the voltage between the collector and emitter increases. Therefore, the heat loss of the control transistor becomes extremely large.
すなわち、従来の電源回路では、制御トランジスタの熱
損失が大きく、制御トランジスタの放熱板が大形化する
欠点を有する。That is, the conventional power supply circuit has the disadvantage that the heat loss of the control transistor is large and the heat sink of the control transistor is large.
この考案は上記の点に鑑みなされたもので、制御トラン
ジスタの熱損失が少なく、制御トランジスタの放熱板を
小さくし得る電源回路を提供することを目的とする。This idea has been made in view of the above points, and aims to provide a power supply circuit in which the heat loss of the control transistor is small and the heat dissipation plate of the control transistor can be made small.
以下この考案の実施例を図面を参照して説明する。Examples of this invention will be described below with reference to the drawings.
第2図はこの考案の一実施例を示す回路図であり、この
図において、1は電源トランスで、その二次巻線に1よ
整流回路2が接続され、この整流回路2の負側出力は接
地される。FIG. 2 is a circuit diagram showing an embodiment of this invention. In this figure, 1 is a power transformer, the secondary winding of which is connected to a rectifier circuit 2, and the negative side output of this rectifier circuit 2. is grounded.
整流回路2の正側出力はNPN形の制御トランジスタ3
のコレクタに接続され、この制御トランジスタ3のエミ
ッタは抵抗4を介して出力端子5に接続されるもので、
すなわち制御トランジスタ3は脈流回路に直列に挿入さ
れる。The positive side output of the rectifier circuit 2 is an NPN type control transistor 3.
The emitter of the control transistor 3 is connected to the output terminal 5 via a resistor 4.
That is, the control transistor 3 is inserted in series in the ripple current circuit.
なお、出力端子5と接地間には平滑用コンテ゛ンサ6お
よび負荷7が接続される。Note that a smoothing capacitor 6 and a load 7 are connected between the output terminal 5 and the ground.
制御トランジスタ3のベースには、基準用ツェナーダイ
オード8,9直列回路のカソード側が接続されており、
この基準用ツェナーダイオード8゜9直列回路のアノー
ド側は接地される。The base of the control transistor 3 is connected to the cathode side of a series circuit of reference Zener diodes 8 and 9.
The anode side of this reference Zener diode 8°9 series circuit is grounded.
また、制御トランジスタ3のコレクタ・ベース間に抵抗
10.11の直列回路が接続されており、抵抗10と1
1の分圧点aはNPN形のトランジスタ12のベースに
接続される。Further, a series circuit of resistors 10 and 11 is connected between the collector and base of the control transistor 3, and the resistors 10 and 1 are connected in series.
The voltage dividing point a of 1 is connected to the base of an NPN type transistor 12.
このトランジスタ22はエミッタが制御トランジスタ3
のコレクタに接続されるとともに、コレクタが抵抗13
.14を直列に介して接地される。The emitter of this transistor 22 is the control transistor 3.
is connected to the collector of the resistor 13, and the collector is connected to the resistor 13.
.. 14 in series to ground.
また、抵抗13と14との分圧点すがNPN形のスイッ
チングトランジスタ15のベースに接続されており、こ
のスイッチングトランジスタ15はコレクタが基準用ツ
ェナーダイオード8と9との中間点Cに接続されるとと
もに、エミッタが接地される。Further, the voltage dividing point between the resistors 13 and 14 is connected to the base of an NPN type switching transistor 15, and the collector of this switching transistor 15 is connected to the midpoint C between the reference Zener diodes 8 and 9. At the same time, the emitter is grounded.
次に、このように構成された電源回路の動作にってい説
明する。Next, the operation of the power supply circuit configured as described above will be explained.
この電源回路においては、脈流回路に挿入された制御ト
ランジスタ3を介して、電力が負荷7に供給される。In this power supply circuit, power is supplied to the load 7 via the control transistor 3 inserted in the pulsating current circuit.
一方、抵抗10.11およびトランジスタ12は、制御
トランジスタ3のコレクタ・エミッタ間電圧を、制御ト
ランジスタ3のコレクタ・ベース間電圧により検出する
もので、コレクタ・エミッタ間電圧が大きくなった時、
トランジスタ12がオンする。On the other hand, the resistor 10.11 and the transistor 12 detect the voltage between the collector and emitter of the control transistor 3 based on the voltage between the collector and base of the control transistor 3, and when the voltage between the collector and emitter becomes large,
Transistor 12 turns on.
そして、このトランジスタ12がオンすると抵抗13と
14との分圧点すの電位が上昇するためスイッチングト
ランジスタ15がオンするもので、このスイッチングト
ランジスタ15がオンすると、基準用ツェナーダイオー
ド9が短絡されてベース電位が下り、逆バイアス状態と
なることにより制御トランジスタ3がオフする。When this transistor 12 is turned on, the potential at the voltage dividing point between the resistors 13 and 14 increases, so the switching transistor 15 is turned on. When this switching transistor 15 is turned on, the reference Zener diode 9 is short-circuited. The control transistor 3 is turned off by lowering the base potential and entering a reverse bias state.
したがって、この電源回路における制御トランジスタ3
のコレクタへの入力電圧波形、出力端子5の出力電圧波
形、および制御トランジスタ3を流れる電流波形を、そ
れぞれ第3図Aの実線、破線および同図Bの実線に示す
が、この場合は波形立上り側の区間イでは、従来と同様
に制御トランジスタ3が完全にオンして入力側の電源ト
ランス1などの内部インピーダンスなどによってコレク
タ・エミッタ間電圧が小さく押えられる。Therefore, the control transistor 3 in this power supply circuit
The input voltage waveform to the collector, the output voltage waveform at the output terminal 5, and the current waveform flowing through the control transistor 3 are shown by the solid line and broken line in Figure 3A, and the solid line in Figure 3B, respectively.In this case, the waveform rise In the section A on the side, the control transistor 3 is completely turned on as in the conventional case, and the collector-emitter voltage is kept low by the internal impedance of the power transformer 1 on the input side.
一方、従来コレクタ電流が緩慢に流れてコレクタ・エミ
ッタ間電圧も大きくなる区間口では、この電源回路にお
いては、制御トランジスタ3がオフし、電流が零となる
。On the other hand, in the conventional power supply circuit, at the beginning of a section where the collector current flows slowly and the collector-emitter voltage increases, the control transistor 3 is turned off and the current becomes zero.
したがって、このような電源回路によれば、効率のよい
部分だけ制御トランジスタ3を動作させて、他は制御ト
ランジスタ3をオフ状態としているので、この制御トラ
ンジスタ3の熱損失が少なく、制御トランジスタ3の放
熱板を小さくし得る。Therefore, according to such a power supply circuit, the control transistor 3 is operated only in the efficient part, and the control transistor 3 is turned off in the other parts, so that the heat loss of the control transistor 3 is small and the control transistor 3 is operated. The heat sink can be made smaller.
なお、上記実施例では、制御トランジスタ3のコレクタ
・エミッタ間電圧を、コレクタ・ベース間電圧により検
出するものであるが、コレクタ・エミッタ間電圧を直接
検出する場合には、第4図の他の実施例に示す回路図と
なる。In the above embodiment, the voltage between the collector and emitter of the control transistor 3 is detected by the voltage between the collector and base, but in the case of directly detecting the voltage between the collector and emitter, the other method shown in FIG. This is a circuit diagram shown in an example.
すなわち、制御トランジスタ3のコレクタ・エミッタ間
に抵抗10’、 11’の直列回路を接続し、この抵抗
10’と11′との分圧点a′をトランジスタ12のベ
ースに接続するようにする。That is, a series circuit of resistors 10' and 11' is connected between the collector and emitter of the control transistor 3, and a voltage dividing point a' between the resistors 10' and 11' is connected to the base of the transistor 12.
なお、この他の実施例においては、制御トランジスタ3
のコレクタ・ベース間に抵抗16を接続して、この抵抗
16を介して基準用ツェナーダイオード8,9に電流を
流すようにする。Note that in other embodiments, the control transistor 3
A resistor 16 is connected between the collector and base of the resistor 16 so that current flows through the reference Zener diodes 8 and 9.
以上詳述したように、この考案によれば、制御トランジ
スタの熱損失が少なく、制御トランジスタの放熱板を小
さくし得る電源回路を提供できる。As described in detail above, according to this invention, it is possible to provide a power supply circuit in which the heat loss of the control transistor is small and the heat sink of the control transistor can be made small.
第1図AおよびBは従来の電源回路における制御トラン
ジスタの入出力電圧波形および制御トランジスタに流れ
る電流波形図、第2図はこの考案による電源回路の一実
施例を示す回路図、第3図AおよびBは上記一実施例の
電源回路における制御トランジスタの入出力電圧波形お
よび制御トランジスタに流れる電流波形図、第4図はこ
の考案の他の実施例を示す回路図である。
第5図は従来の電源回路の具体例である。
3・・・制御トランジスタ、8,9・・・基準用ツェナ
ーダイオード、10.11.10’、 11’・・・抵
抗、12・・・トランジスタ、15・・・スイッチング
トランジスタ。1A and 1B are diagrams of the input/output voltage waveforms of the control transistor and the current waveforms flowing through the control transistor in a conventional power supply circuit, FIG. 2 is a circuit diagram showing an embodiment of the power supply circuit according to this invention, and FIG. 3A and B are input/output voltage waveforms of the control transistor and current waveforms flowing through the control transistor in the power supply circuit of the above embodiment, and FIG. 4 is a circuit diagram showing another embodiment of the invention. FIG. 5 shows a specific example of a conventional power supply circuit. 3... Control transistor, 8, 9... Zener diode for reference, 10.11.10', 11'... Resistor, 12... Transistor, 15... Switching transistor.
Claims (1)
制御トランジスタのベースに接続された基準用ツェナー
ダイオードと、上記制御トランジスタのコレクタ・エミ
ッタ間電圧を検出する手段と、この検出手段により制御
されて上記ツェナーダイオードを短絡するスイッチング
トランジスタとを具備することを特徴とする電源回路。A control transistor inserted in series in the pulsating current circuit, a reference Zener diode connected to the base of the control transistor, means for detecting the collector-emitter voltage of the control transistor, and a circuit controlled by the detection means. A power supply circuit comprising a switching transistor that shorts the Zener diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10048177U JPS5914824Y2 (en) | 1977-07-27 | 1977-07-27 | power circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10048177U JPS5914824Y2 (en) | 1977-07-27 | 1977-07-27 | power circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5428310U JPS5428310U (en) | 1979-02-24 |
JPS5914824Y2 true JPS5914824Y2 (en) | 1984-05-01 |
Family
ID=29038217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10048177U Expired JPS5914824Y2 (en) | 1977-07-27 | 1977-07-27 | power circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5914824Y2 (en) |
-
1977
- 1977-07-27 JP JP10048177U patent/JPS5914824Y2/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5428310U (en) | 1979-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5914824Y2 (en) | power circuit | |
JPH0127426Y2 (en) | ||
CA2402464A1 (en) | Switching power supply | |
JPS6219404Y2 (en) | ||
JPH069588Y2 (en) | Switching regulator | |
KR820002238B1 (en) | Dc dc converter | |
JPS6319848Y2 (en) | ||
JPH039278Y2 (en) | ||
JPH019270Y2 (en) | ||
JPH0237276Y2 (en) | ||
JPS58166290U (en) | switching power supply circuit | |
JPS5975785U (en) | Switching regulator overcurrent protection circuit | |
JPS586012Y2 (en) | Constant voltage power supply circuit | |
JPH066680Y2 (en) | Charge control circuit | |
JP2514581Y2 (en) | Electronic dummy circuit of DC / DC converter | |
JPS585432Y2 (en) | DC-DC converter | |
JPH0811059Y2 (en) | Ringing choke converter power supply | |
JPH0435714Y2 (en) | ||
JPS6435406U (en) | ||
JPS59104215U (en) | constant current power supply | |
JPS6093492U (en) | Switching power supply control circuit | |
JPS5812602B2 (en) | switching regulator | |
JPS6351586U (en) | ||
JPH0847249A (en) | Rectifying/smoothing circuit | |
JPH01109240U (en) |