JPS59147528A - Schmitt circuit - Google Patents

Schmitt circuit

Info

Publication number
JPS59147528A
JPS59147528A JP58020676A JP2067683A JPS59147528A JP S59147528 A JPS59147528 A JP S59147528A JP 58020676 A JP58020676 A JP 58020676A JP 2067683 A JP2067683 A JP 2067683A JP S59147528 A JPS59147528 A JP S59147528A
Authority
JP
Japan
Prior art keywords
transistor
amplifier
schmitt
base
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58020676A
Other languages
Japanese (ja)
Inventor
Susumu Ishida
進 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58020676A priority Critical patent/JPS59147528A/en
Publication of JPS59147528A publication Critical patent/JPS59147528A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233Bistable circuits
    • H03K3/02337Bistables with hysteresis, e.g. Schmitt trigger

Abstract

PURPOSE:To obtain suitably a comparatively small Schmitt trigger level by deciding the Schmitt level from a forward voltage difference of a diode produced by a current ratio set between semiconductor devices. CONSTITUTION:Transistors (TRs) 3, 4 form a differential amplifier, to which loads TRs 1, 2 are connected. Further, the base potential of the TRs 3, 4 is decided by a cathode potential of diodes 12, 13. Since the anodes of the diodes 12, 13 are connected in common and connected to a bias power supply 25 having a prescribed potential V2, the cathode potential of the diodes 12, 13 depends on the current flowing to each diode. The Schmitt level is decided by the forward voltage difference of the diodes 12, 13 produced by the current ratio set between the semiconductor device.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は被処理入力信号を矩形波に変換する波形整形回
路やチャタリング防止などに用いられる2 /・ − シュミット回路に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a waveform shaping circuit that converts an input signal to be processed into a rectangular wave and a 2/.-Schmitt circuit used for chattering prevention.

従来例の構成とその問題点 シュミット回路は、入力信号のレベルに応じて2つの断
続的な状態を有し、上記断続に変化するレベル点は、シ
ュミットレベルと呼ばれている。
Conventional configuration and its problems A Schmitt circuit has two intermittent states depending on the level of an input signal, and the level point that changes intermittently is called a Schmitt level.

上記シュミット回路には、種々の形式が実用化されてい
るが、シュミットレベルは抵抗比で設定されるものが多
くみられる。ところで、シュミット回路を半導体集積回
路化した場合、」二記シュミットレベルは、抵抗比のバ
ラツキや温度特性等に影響されるという不都合が存在す
る。
Various types of Schmitt circuits have been put into practical use, but in many cases the Schmitt level is set by a resistance ratio. By the way, when a Schmitt circuit is implemented as a semiconductor integrated circuit, there is a disadvantage that the Schmitt level (2) is affected by variations in resistance ratio, temperature characteristics, and the like.

発明の目的 本発明は上記の不都合を刊除するためになされたもので
あって、その回路構成は簡便であり、かつシュミットレ
ベルが精度よく得られるシュミット回路を提供する目的
を有する。
OBJECTS OF THE INVENTION The present invention has been made in order to eliminate the above-mentioned disadvantages, and has an object to provide a Schmitt circuit which has a simple circuit configuration and can obtain a Schmidt level with high accuracy.

発明の構成 本発明は、被処理入力信号と、前記被処理入力信号が一
方のベースに与えられるエミッタ共通接続形態の増幅器
と、前記増幅器のベースに各別に接続されダイオード動
作を有する複数の半導体装置と、前記増幅器のベースと
前ljL半導体装置に順方向バイアスを供給する直流電
圧源と、前記増幅器のベースと前記半導体装置との接続
経路間に配設されてあって前記複数の半導体装置間に所
定の電流比を与えかつ前記増幅器の動作に応動して前記
半導体装置に流れる電流を制御させる電流源回路と、出
力信号を取り出す導出手段と、信号出力端子とから成る
シュミツ]・回路であって、そのシュミットレベルは、
前記半導体装置間に設定された電流比によって生じるダ
イオードの順方向電圧差で決定される。
Structure of the Invention The present invention provides an input signal to be processed, an amplifier with a common emitter connection type in which the input signal to be processed is applied to one base, and a plurality of semiconductor devices each connected to the base of the amplifier and having diode operation. a DC voltage source that supplies a forward bias to the base of the amplifier and the previous ljL semiconductor device; and a DC voltage source that is disposed between the connection path between the base of the amplifier and the semiconductor device, and that A Schmidts circuit consisting of a current source circuit that provides a predetermined current ratio and controls the current flowing through the semiconductor device in response to the operation of the amplifier, derivation means for extracting an output signal, and a signal output terminal. , whose Schmidt level is
It is determined by the forward voltage difference of the diode caused by the current ratio set between the semiconductor devices.

実施例の説明 第1図は本発明の一実施例を示す。第1図において、ト
ランジスタ3,4は差動増幅器を形成し、この差動増幅
器には負荷トランジスタ1,2が接続される。さらにト
ランジスタ3,4のベース電位は、ダイオード12.1
3のカソードの電位で決定される。ダイオード12.1
3のアノードは共通接続され、所定電位v2のバイアス
電源26に接続されているため、ダイオード12.13
のカソードの電位は、それぞれのダイオードに流れる電
流によって決定される。
DESCRIPTION OF THE EMBODIMENT FIG. 1 shows an embodiment of the present invention. In FIG. 1, transistors 3 and 4 form a differential amplifier to which load transistors 1 and 2 are connected. Furthermore, the base potential of transistors 3 and 4 is connected to the diode 12.1.
It is determined by the potential of the cathode in step 3. Diode 12.1
The anodes of diodes 12 and 13 are commonly connected and connected to the bias power supply 26 at a predetermined potential v2.
The potential of the cathode of is determined by the current flowing through each diode.

トランジスタ6、了お」二びトランジスタ9,10.1
1はそれぞれカレン)ミラー回路を構成する。
Transistor 6, 2 and transistor 9, 10.1
1 constitute a Karen mirror circuit.

なお、本実施例においてトランジスタ9のエミッタ電流
を11.トランジスタ10のエミッタ電流を12.トラ
ンジスタ11のエミッタ電流お」:ヒ導通状態のトラン
ジスタ6.7のコレクタ電流ヲI ダイオード12を流
れる電流を工。とする。
In this embodiment, the emitter current of transistor 9 is set to 11. The emitter current of transistor 10 is 12. Emitter current of transistor 11: Collector current of transistor 6.7 in conduction state: Current flowing through diode 12. shall be.

T さらに上記電流の I、、I2.I。の電流比を工、:
I2:l3=2Io=4工。:3工。・・・・・・(1
)とし以下第1図、第2図を用いて詳細に説明する。
T and the above current I,, I2. I. The current ratio of:
I2:l3=2Io=4techniques. :3 construction.・・・・・・(1
) will be described in detail below using FIGS. 1 and 2.

第2図においてaは、信号入力端子27を介してトラン
ジスタ30ベースに入力される入力信号vIN波形、b
はトランジスタ4のベースに生じる■4波形、Cは信号
出力端子28即ちトランジスタ8のコレクタ電位を示す
■   波形であり、UT 横軸は時間、縦軸は電位を示す。
In FIG. 2, a represents the input signal vIN waveform input to the base of the transistor 30 via the signal input terminal 27, and b
is the 4 waveform generated at the base of the transistor 4, and C is the 2 waveform which shows the collector potential of the signal output terminal 28, that is, the transistor 8. The horizontal axis shows time and the vertical axis shows the potential.

ダイオード12.13のアノード・カソード間57・ 
・・ 間電圧をそれぞれ■12.v13とすると、ド12,1
3のカソードの電位の差、即ち前記差動増l]器のトラ
ンジスタ3とトランジスタ4のベース電位差は、工、と
工。の比のみに依存する。
Between the anode and cathode of diode 12.13 57.
・・・Respectively the voltage between ■12. v13, do 12,1
The difference in potential between the cathodes of transistors 3 and 4, that is, the difference in potential between the bases of transistors 3 and 4 of the differential amplifier is . depends only on the ratio of

第2図において、時間t。では、入カ信号■工Nのトラ
ンジスタ3の直流電位v3は 61・  ・ であり、このとき、トランジスタ3はカットオフしてい
る状態を考える。トランジスタ3がカットオフすれば、
トランジスタ5もカットオフし、トランジスタ6.7お
よび11には、それぞれ電流工、が流れる。したがって
、ダイオード12を流れる電流I4は、1式より I4 ”I2  ”3       ・旧・・(6)=
I。
In FIG. 2, time t. Now, let us consider that the DC potential v3 of the transistor 3 of the input signal N is 61. . . . At this time, the transistor 3 is cut off. If transistor 3 is cut off,
Transistor 5 is also cut off, and current flows through transistors 6, 7 and 11, respectively. Therefore, the current I4 flowing through the diode 12 is given by equation 1: I4 ``I2 ''3 Old... (6) =
I.

この時、ダイオード13を流れる電流はI 、 =2 
I。
At this time, the current flowing through the diode 13 is I, =2
I.

であるから、4式、すなわち、ダイオード12とダイオ
ード13との順方向電圧差ΔVは、= −I n 2 
(○   甲・・・(ア)7式より、トランジスタ4の
ベース電位v4は、トくなる。
Therefore, the forward voltage difference ΔV between the diode 12 and the diode 13 is expressed by equation 4: = −I n 2
(○ A... From formula 7 (A), the base potential v4 of the transistor 4 becomes .

この時、l−ランジスタ8は、導通状態でありトランジ
スタ8が飽和しないように、抵抗22の値R22を選ぶ
と、信号出力端子28の電位VOUTはI3×R22と
なる。
At this time, if the value R22 of the resistor 22 is selected so that the L-transistor 8 is conductive and the transistor 8 is not saturated, the potential VOUT of the signal output terminal 28 becomes I3×R22.

この時、トランジスタ3のベース電位は、トランジスタ
4のベース電位v4と等しくなり、tつの直後に、トラ
ンジスタ3は導通し、トランジスタ4はカットオフする
。l・ランジスタ3が導通すれば、トランジスタ5も導
通し、これより、トランジスタ6.7および8は、カッ
トオフする(、シだがってダイオード12を流れる電流
工。は、I=I=4I    ・・・・・・(8)4 
 2   0 となる。この時、ダイオード13を流れる電流は■1−
21oであるから4式より、前記dVは、=   βn
2)O・・・・・・(9)け低くなる。この時、トラン
ジスタ8もカットオフし、信号出力端子の電位vOUT
は零ボルトとなる0 以下、時間t2.t3.t4・・・・・・においても、
トランジスタ3とトランジスタ4の導通状態が切換り第
2図(C)に示すような出力波形を得ることができる。
At this time, the base potential of the transistor 3 becomes equal to the base potential v4 of the transistor 4, and immediately after t, the transistor 3 becomes conductive and the transistor 4 is cut off. When the transistor 3 is conductive, the transistor 5 is also conductive, and the transistors 6, 7 and 8 are cut off.・・・・・・(8)4
It becomes 20. At this time, the current flowing through the diode 13 is ■1-
21o, so from equation 4, the above dV is = βn
2) O...(9) becomes lower. At this time, the transistor 8 is also cut off, and the potential of the signal output terminal vOUT
is zero volts or less, time t2. t3. Also at t4...
The conduction state of transistor 3 and transistor 4 is switched, and an output waveform as shown in FIG. 2(C) can be obtained.

本実施例においては、I、:I2:I。=2I0:4工
。:3I0としたが、この電流比を任意に設定すること
により、所望のシュミットレベルが、任意に選択できる
。即ち、本発明のシュミット回路によれば、11.I2
.I3の相対比がとれていれば、シュミットレベルは、
4式のみによって決定される。
In this example, I, :I2:I. = 2I0: 4 engineering. :3I0, but by arbitrarily setting this current ratio, a desired Schmidt level can be arbitrarily selected. That is, according to the Schmitt circuit of the present invention, 11. I2
.. If the relative ratio of I3 is taken, the Schmidt level is
It is determined only by Equation 4.

さらに本発明においては、シュミットレベルヲ定める半
導体装置のダイオード12および13はそれぞれ単数に
限定されるものではなく、任意の数に配設することは極
めて容易である。この場合のシュミットレベルは、上述
の電流比に選ばれた設定レベルに、前記半導体装置のダ
イオードの数量分乗算されることは、当業者にとっては
自明のことである。
Further, in the present invention, the number of diodes 12 and 13 in the semiconductor device that determines the Schmidt level is not limited to a single number, and it is extremely easy to arrange any number of diodes 12 and 13. It is obvious to those skilled in the art that the Schmitt level in this case is multiplied by the set level selected for the above-mentioned current ratio by the number of diodes in the semiconductor device.

発明の効果 以上に述べたように、本発明のシュミット回路、T とりわけ、そのシュミットレベルは、−(常温において
約26mv)の比較的小さな基準レベルをベースに、上
述した電流源回路に設定された電流比が乗算されて定す
るところから、比較的小さなシュミットレベルを得るの
に特に好適である。
Effects of the Invention As mentioned above, the Schmitt circuit of the present invention, especially its Schmitt level, is set in the above-mentioned current source circuit based on a relatively small reference level of - (approximately 26 mV at room temperature). Since the current ratio is multiplied and determined, it is particularly suitable for obtaining a relatively small Schmidt level.

さらに本発明のシュミット回路を半導体集積回路化する
ならば、上述の電流源回路、ダイオード動作を有する半
導体装置およびエミッタ共通接続形態の差動増幅器は精
度よく構成でき、本発明の101′ 効果はさらに助長されることと彦る。
Furthermore, if the Schmitt circuit of the present invention is implemented as a semiconductor integrated circuit, the above-mentioned current source circuit, semiconductor device having diode operation, and differential amplifier with a common emitter connection type can be constructed with high precision, and the 101' effect of the present invention is further enhanced. I feel encouraged.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、本発明の実施例におけるシュミット回路の回
路図、第2図(aハ(b) 、 CC)は、それぞれ同
シュミット回路の入力信号波形(VIN)l 差動増巾
器のバイアス波形(v4)、および出力信号波形(■0
UT)を示す図である。 1〜11・・・・・・トランジスタ、12〜13・・・
・・・ダイオード、14〜22・・・・・・抵抗、23
・・・・・・定電流源回路、24〜26・・・・・・バ
イアス用電源、26・・・・・・容量、27・・・・・
・信号入力端子、28・・・・・・信号出力端子、29
・・・・・・電源端子。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 1.  l2I3 @ 2 区
Fig. 1 is a circuit diagram of a Schmitt circuit according to an embodiment of the present invention, and Fig. 2 (a, c, (b), CC) shows the input signal waveform (VIN) of the Schmitt circuit, the bias of the differential amplifier, respectively. Waveform (v4), and output signal waveform (■0
FIG. 1-11...transistor, 12-13...
... Diode, 14-22 ... Resistor, 23
... Constant current source circuit, 24-26 ... Bias power supply, 26 ... Capacity, 27 ...
・Signal input terminal, 28...Signal output terminal, 29
・・・・・・Power terminal. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 1. l2I3 @ 2 Ward

Claims (1)

【特許請求の範囲】[Claims] 被処理入力信号と、前記被処理入力信号が一方のベース
に与えられるエミッタ共通接続形態の増幅器と、前記増
幅器のベースに各別に接続されダイオード動作を有する
複数の半導体装置と、前記増幅器のベースと前記半導体
装置に順方向バイアスを供給する直流電圧源と、前記増
幅器のベースと前記半導体装置との接続経路間に配設さ
れてあって前記複数の半導体装置間に所定の電流比を与
えかつ前記増幅器の動作に応動して前記半導体装置に流
れる電流を制御させる電流源回路と、出力信号を取り出
す導出手段と、信号出力端子とから成るシュミット回路
an input signal to be processed; an amplifier with a common emitter connection type to which the input signal to be processed is applied to one base; a plurality of semiconductor devices each connected to the base of the amplifier and having diode operation; and a base of the amplifier. A direct current voltage source that supplies a forward bias to the semiconductor device and a connection path between the base of the amplifier and the semiconductor device, the DC voltage source providing a predetermined current ratio between the plurality of semiconductor devices, and the A Schmitt circuit comprising a current source circuit that controls the current flowing through the semiconductor device in response to the operation of an amplifier, deriving means for extracting an output signal, and a signal output terminal.
JP58020676A 1983-02-10 1983-02-10 Schmitt circuit Pending JPS59147528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58020676A JPS59147528A (en) 1983-02-10 1983-02-10 Schmitt circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58020676A JPS59147528A (en) 1983-02-10 1983-02-10 Schmitt circuit

Publications (1)

Publication Number Publication Date
JPS59147528A true JPS59147528A (en) 1984-08-23

Family

ID=12033787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58020676A Pending JPS59147528A (en) 1983-02-10 1983-02-10 Schmitt circuit

Country Status (1)

Country Link
JP (1) JPS59147528A (en)

Similar Documents

Publication Publication Date Title
JP3204774B2 (en) Circuit for turning on and off a power transistor
KR940006365B1 (en) Current mirror circuit
JPH0473806B2 (en)
JPH0546571B2 (en)
JPS59147528A (en) Schmitt circuit
JP2776709B2 (en) Current switching circuit
JP2900373B2 (en) Operational amplifier
US4260955A (en) Current amplifier with regenerative latch switch
JPH0210677Y2 (en)
JP2725290B2 (en) Power amplifier circuit
JPH0537289Y2 (en)
JPH0513064Y2 (en)
JP2542708Y2 (en) Voltage stabilizer
JPS62296213A (en) Constant voltage circuit
JPH0381325B2 (en)
JPH03162122A (en) Switch circuit
JPH0577084B2 (en)
JPS5835612A (en) Stabilized power supply circuit
JPS5884318A (en) Constant voltage circuit
JPH0677783A (en) Hysteresis amplifier
JPS6318413B2 (en)
JPH0527987B2 (en)
JPH0377687B2 (en)
JPS6130805A (en) Current mirror circuit
JPS6398209A (en) High impedance circuit