JPS59141832A - Multiplexer - Google Patents
MultiplexerInfo
- Publication number
- JPS59141832A JPS59141832A JP1642183A JP1642183A JPS59141832A JP S59141832 A JPS59141832 A JP S59141832A JP 1642183 A JP1642183 A JP 1642183A JP 1642183 A JP1642183 A JP 1642183A JP S59141832 A JPS59141832 A JP S59141832A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- terminal
- transistors
- switch
- diodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/68—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors specially adapted for switching ac currents or voltages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号またはデジタル信号を双方向にオ
ンオフすることのできるマルチプレクサ−に関するもの
である。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a multiplexer capable of bidirectionally turning on and off analog or digital signals.
従来例の構成とその問題点
従来のマルチプレクサ−は、ＭＯＳ）ランジスタで構成
されており、そのため、入力信号として高電圧の信号が
入力されると、ＭＯ８Ｉ−ランジスタのドレイン−ゲー
ト間に電界集中が生じて素子が破壊されてしまい、高耐
圧特性を有せず、小信号しか扱えないという欠点があっ
た。Conventional configuration and its problems Conventional multiplexers are composed of MOS transistors, so when a high voltage signal is input as an input signal, an electric field is concentrated between the drain and gate of the MO8I transistor. This has disadvantages in that it does not have high breakdown voltage characteristics and can only handle small signals.
これに対して本出願人は、ダイオードとバイポーラトラ
ンジスタを用いることにより、高電圧の信号をも十分扱
うことのできる高電力用のマルチプレクサーを提案して
いる。In response, the present applicant has proposed a high-power multiplexer that can sufficiently handle high-voltage signals by using diodes and bipolar transistors.
第１図はこのような本出願人が提案しているマルチプレ
クサ−を示す回路構成図である。第１図において、１〜
４はダイオード、５，６はダイオード１，３に接続され
るｎｐｎ ｔ−ランジスタ、７゜８はダイオード２，４
に接続されるｐｎｐ トランジスタ、９〜１２は各１−
ランジスタロ〜８のベースに接続される抵抗、１３は抵
抗９，１０が接続されるスイッチ、１４はスイッチ１３
に接続されるベース電源、１５は入力端子、１６は出力
端子、１７は負荷である。FIG. 1 is a circuit configuration diagram showing such a multiplexer proposed by the present applicant. In Figure 1, 1~
4 is a diode, 5 and 6 are npn t-transistors connected to diodes 1 and 3, and 7°8 is a diode 2 and 4.
pnp transistors connected to , 9 to 12 are each 1-
A resistor is connected to the base of transistor 8, 13 is a switch to which resistors 9 and 10 are connected, and 14 is a switch 13.
15 is an input terminal, 16 is an output terminal, and 17 is a load.
このような構成においては、入力端子１５にアナログ信
号が入力されており、スイッチ１３をオンオフすること
により、各トランジスタ５〜８のベース電流の供給を制
御し、アナログ信号が出力端子１６へ伝送されるのをオ
ンオフ制御するものであって、ダイオード１〜４とバイ
ポーラトランジスタ５〜８で構成されるだめ、高電圧の
信号をも素子の損傷無しに扱える。In such a configuration, an analog signal is input to the input terminal 15, and by turning on and off the switch 13, the supply of base current to each transistor 5 to 8 is controlled, and the analog signal is transmitted to the output terminal 16. Since it is composed of diodes 1 to 4 and bipolar transistors 5 to 8, it can handle high voltage signals without damaging the elements.
ところで、第１図に示す回路において、各ダイオード１
〜４は各トランジスタ５〜８のコレクタに接続され、コ
レクタ接合に順方向電圧が印加されることを阻止してお
り、これによってスイッチ１３をオフした時の各トラン
ジスタ５〜８のう・ノチアップを防止し、安定な遮断特
性を維持し、スイッチング機能の確立を図っている。By the way, in the circuit shown in FIG.
-4 is connected to the collector of each transistor 5-8, and prevents a forward voltage from being applied to the collector junction, thereby preventing the top-up of each transistor 5-8 when the switch 13 is turned off. prevention, maintain stable cut-off characteristics, and establish switching function.
しかしながら、入力端子１５に微小信号、例えばシリコ
ンダイオードのカットオフ電圧０．ＴＶ−〇、Ｉ Ｖ程
度以下の信号をスイッチングする場合には、各トランジ
スタ５〜８はベース電源１４からベース電流が供給され
ているだめこの微小信号を通過させることができ問題は
ないが、各ダイオード１〜４には順方向のノくイアスミ
圧が印加されていないため、オン抵抗が増加し出力信号
が減衰し、いわゆるクロスオーバー歪を生じる。さらに
数ｍＶ程度の信号では遮断領域に入りスイッチング機能
を失う欠点がある。However, the input terminal 15 receives a minute signal, for example, a silicon diode cutoff voltage of 0. TV-〇, IV When switching a signal of about V or less, each transistor 5 to 8 is supplied with a base current from the base power supply 14, so this minute signal can pass through without any problem. Since no forward bias voltage is applied to the diodes 1 to 4, the on-resistance increases and the output signal is attenuated, resulting in so-called crossover distortion. Furthermore, there is a drawback that a signal of about several mV enters a cutoff region and loses its switching function.
発明の目的
本発明は以上の欠点を解決するためになされだもので、
オンオフ可能信号レベルを２００ｖの高信号から数μＶ
のローレベル信号迄拡大し、高電力で広ダイナミックな
寸ルチブレクサーを提供することを目的とするものであ
る。Purpose of the Invention The present invention has been made to solve the above-mentioned drawbacks.
The signal level that can be turned on and off is from a high signal of 200V to several μV.
The purpose of this invention is to provide a high-power, wide-dynamic dimensional multiplexer that can extend up to the low level signal of
発明の構成
上記目的を達成するために本発明は、２個のトランジス
タと２個のダイオードからなる電子スイッチを２組用い
、特定のダイオードに帰還用抵抗とバイパス用容量を接
続するものである。Structure of the Invention In order to achieve the above object, the present invention uses two sets of electronic switches each consisting of two transistors and two diodes, and connects a feedback resistor and a bypass capacitor to a specific diode.
実施例の説明
以下に本発明の実施例を図面を用いて説明す本第２図は
本発明のマルチプレクサ−の一実施例を示す回路構成図
である。第２図において、１〜１７は第１図と同様の構
成を示し、ダイオード１゜３はｎｐｎ トランジスタ５
，６のコレクタにそれぞれ接続されており、ダイオード
２，４はＩ）ｎｐ）ランジスタフ、８のコレクタにそれ
ぞれ接続さ゛れており、トランジスタ６．６のベースは
それぞれ抵抗９，１ｏを介してスイッチ１３の一端に接
続され、トランジスタ７．８のベースはそれぞれ抵抗１
１．１２を介してベース電源１４の負端子である共通端
子に接続され、ベース電源１４の正端子はスイッチ１３
の他端に接続され、ダイオード２０カソードとダイオー
ド３のデノードは共通接続されて入力端子１５となり、
ダイオード１のアノードとダイオード４のカソードは共
通接続されて出力端子１６となり、出力端子１６には負
荷１７が接続されている。さらに、ダイオード１のアノ
ード、カソード間にはバイパス用容量１８が並列接続さ
れており、出力端子１６とベース電源１４の負端子（共
通端子）の間には帰還用抵抗１９が接続されている。DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 2 is a circuit diagram showing an embodiment of a multiplexer of the present invention. In FIG. 2, 1 to 17 indicate the same configuration as in FIG. 1, and the diode 1.3 is an npn transistor 5.
. The bases of transistors 7 and 8 are each connected to one end of a resistor 1
1.12 is connected to the common terminal which is the negative terminal of the base power supply 14, and the positive terminal of the base power supply 14 is connected to the switch 13.
connected to the other end, and the cathode of diode 20 and the denode of diode 3 are commonly connected to form input terminal 15;
The anode of the diode 1 and the cathode of the diode 4 are commonly connected to form an output terminal 16, and a load 17 is connected to the output terminal 16. Further, a bypass capacitor 18 is connected in parallel between the anode and cathode of the diode 1, and a feedback resistor 19 is connected between the output terminal 16 and the negative terminal (common terminal) of the base power supply 14.
本実施例において、スイッチ１３をオンすると、トラン
ジスタ５のベースに電圧が印加され、トランジスタ５０
ベース・エミッータ電流の一部は、トランジスタ６、子
、８のコレクタ電流となって、トランジスタ７、ダイオ
ード２，３、トランジスタ６．８、ダイオード４を経て
帰還抵抗１９に流入する。すなわち、この電流の供給に
より、各ダイオ・−ド２，３，４ヘバイアス電流が流れ
、そのカットオフ電圧を打ち消すことができる。その最
適印加電圧値は、ベース電源１４の電圧ＶＢ、ベース抵
抗９〜１２の値ＲＢ、帰還用抵抗１９の値現の設定によ
り決定することができ、各ダイオード１〜４の逆方向の
障壁電位を打ち消して、微小電圧信号に対してダイオー
ド２．３．４の順方向抵抗を数十Ω以下に減少させるこ
とができる。In this embodiment, when the switch 13 is turned on, a voltage is applied to the base of the transistor 5, and the transistor 50
A portion of the base-emitter current becomes the collector current of transistor 6, child 8, and flows into feedback resistor 19 via transistor 7, diodes 2 and 3, transistor 6.8, and diode 4. That is, by supplying this current, a bias current flows to each diode node 2, 3, and 4, and its cutoff voltage can be canceled. The optimum applied voltage value can be determined by the current settings of the voltage VB of the base power supply 14, the value RB of the base resistors 9 to 12, and the value of the feedback resistor 19, and the reverse barrier potential of each diode 1 to 4 can be canceled out, and the forward resistance of the diode 2.3.4 can be reduced to several tens of ohms or less with respect to minute voltage signals.
ところで、ダイオード１０両端には、ダイオード２，３
．４のバイアス電圧の総和が印加されてくる。このため
、ダイオード１のみは、順方向のバイアス電圧が印加さ
れず、微小信号電圧に対して順方向抵抗を数十Ω、に低
く下げることができない。したがって、ダイオード１に
対してのみ並列にバイパス用容量１８（容量値Ｃｏ）を
接続し、微小信号がダイオード１の高抵抗を通過せずに
低い容量性インピーダンスを通過するようにしである。By the way, diodes 2 and 3 are connected to both ends of the diode 10.
．． A total of four bias voltages is applied. Therefore, no forward bias voltage is applied to the diode 1 alone, and the forward resistance cannot be lowered to several tens of ohms with respect to a minute signal voltage. Therefore, a bypass capacitor 18 (capacitance value Co) is connected in parallel only to the diode 1 so that a minute signal does not pass through the high resistance of the diode 1 but through the low capacitive impedance.
このような回路によれば、トランジスタ６の」レクタ接
合部の順方向直流バイアス電圧は阻止された状態で、Ａ
Ｃ信号成分に対してのみ低いインピーダンスをもたせ、
全体としてスイッチのオン抵抗が低い値になるようにで
きる１゜
なお、上記実施例の他に、帰還用抵抗１９を入力端子１
５とベース電源１４の負端子間に接続するとともに、ダ
イオード３に並列にバイパス用容量１８を接続すること
も可能である。また、ベース電源１４の正端子を共通端
子とした場合も、ダイオード２または４にバイパス用容
量１８を並列接続することにより、微小信号を通過させ
ることができる。According to such a circuit, the forward DC bias voltage of the collector junction of the transistor 6 is blocked, and the A
Provides low impedance only for the C signal component,
It is possible to reduce the on-resistance of the switch as a whole.In addition to the above embodiment, the feedback resistor 19 can be connected to the input terminal 1.
5 and the negative terminal of the base power supply 14, and it is also possible to connect a bypass capacitor 18 in parallel to the diode 3. Further, even when the positive terminal of the base power supply 14 is used as a common terminal, by connecting the bypass capacitor 18 in parallel to the diode 2 or 4, a minute signal can be passed.
したがって、入力端子１６に入力される小信号から大信
号までの広範囲の信号をスイッチ１３のオンオフによっ
て各トランジスタ５〜８のベース電流供給を制御して、
出力端子１６に伝送されるのを切替えることができる。Therefore, the base current supply of each transistor 5 to 8 is controlled by turning on and off the switch 13 for a wide range of signals from small signals to large signals input to the input terminal 16.
It is possible to switch what is transmitted to the output terminal 16.
発明の詳細Details of the invention
Claims (1)
続された第１のｎｐｎ ）ランジスタのエミッタと、コ
レクタに第２のダイオードのアノードが接続 ３され
た第１のｐｎｐ ）ランジスタのエミッタとを接続し、
コレクタに第３のダイオードのカソードが接続された第
２のｎｐｎ ）ランジスタのエミッタと、コレクタに第
４のダイオードのアノードが接続された第２のｐｎｐ）
ランジスタのエミッタとを接続し、前記第１及び第２の
ｎｐｎ ）う、ンジスタのベースを抵抗を介してスイッ
チ手段に接続し、前記第１及び第２のＩ）ｎｐ）ランジ
スタのベースを抵抗及びベース電源を介して前記スイッ
チ手段に接続し、前記第１のダイオードのアノード及び
前記第４のダイオードのカソードの共通接続点を第１の
端子とし１、前記第２のダイオードのカソード及び前記
第３のダイオードの共通接続点を第２の端子とし、前記
第２の端子と前記電源との間に帰還用抵抗を接続し、前
記第２または第３のダイオードに並列にバイパス用容量
を接続してなるマルチプレクサ−０に））第２の端子が
、出力用端子である特許請求の範囲第１項記載のマルチ
プレクサ−０(1) A first NPN whose collector is connected to the cathode of the first diode.) A first PNP whose collector is connected to the anode of the second diode.) The emitter of the transistor is connected to the collector. ,
a second npn whose collector is connected to the cathode of a third diode) a second pnp whose collector is connected to the emitter of the transistor and an anode of a fourth diode)
The bases of the first and second np) transistors are connected to the switch means via a resistor, and the bases of the first and second np) transistors are connected to the resistor and the bases of the first and second np) transistors. A common connection point between the anode of the first diode and the cathode of the fourth diode is connected to the switch means via a base power supply, and the common connection point of the anode of the first diode and the cathode of the fourth diode is used as a first terminal. A common connection point of the diodes is a second terminal, a feedback resistor is connected between the second terminal and the power supply, and a bypass capacitor is connected in parallel to the second or third diode. The multiplexer 0 according to claim 1, wherein the second terminal is an output terminal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642183A JPS59141832A (en) | 1983-02-02 | 1983-02-02 | Multiplexer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1642183A JPS59141832A (en) | 1983-02-02 | 1983-02-02 | Multiplexer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59141832A true JPS59141832A (en) | 1984-08-14 |
Family
ID=11915768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1642183A Pending JPS59141832A (en) | 1983-02-02 | 1983-02-02 | Multiplexer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59141832A (en) |
-
1983
- 1983-02-02 JP JP1642183A patent/JPS59141832A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4015212A (en) | Amplifier with FET having gate leakage current limitation | |
| US4053796A (en) | Rectifying circuit | |
| JPS644375B2 (en) | ||
| US4158178A (en) | Anti-latch circuit for amplifier stage including bipolar and field-effect transistors | |
| US4463319A (en) | Operational amplifier circuit | |
| JPH0766643A (en) | Voltage - current converter | |
| JPH0514582Y2 (en) | ||
| JPS6327460Y2 (en) | ||
| US4945263A (en) | TTL to ECL/CML translator circuit with differential output | |
| EP0091119B1 (en) | Monolithic semiconductor integrated a.c. switch circuit | |
| US4403200A (en) | Output stage for operational amplifier | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| JPS59141832A (en) | Multiplexer | |
| US4467226A (en) | Darlington complementary circuit for preventing zero crossover distortion | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| US4185212A (en) | Level shifting circuit | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| JPH0542850B2 (en) | ||
| JP2674518B2 (en) | Switching circuit | |
| JP2687160B2 (en) | Switch circuit | |
| JP2797694B2 (en) | Electronic switch circuit | |
| KR20010017641A (en) | A low-voltage balun circuit | |
| JP3558868B2 (en) | Amplifier circuit | |
| JP2589577Y2 (en) | Switch circuit | |
| JPH0139014Y2 (en) |