JPS5914021A - Rectified power supply circuit - Google Patents

Rectified power supply circuit

Info

Publication number
JPS5914021A
JPS5914021A JP57123201A JP12320182A JPS5914021A JP S5914021 A JPS5914021 A JP S5914021A JP 57123201 A JP57123201 A JP 57123201A JP 12320182 A JP12320182 A JP 12320182A JP S5914021 A JPS5914021 A JP S5914021A
Authority
JP
Japan
Prior art keywords
circuit
current
power supply
capacitor
switching element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57123201A
Other languages
Japanese (ja)
Inventor
Futoshi Okamoto
太志 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP57123201A priority Critical patent/JPS5914021A/en
Publication of JPS5914021A publication Critical patent/JPS5914021A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/42Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208Arrangements for improving power factor of AC input
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Circuit Arrangements For Discharge Lamps (AREA)

Abstract

PURPOSE:To improve an input power-factor and to reduce switching loss by discharging electromagnetic energy accumulated in inductance when a switching element is turned on to a smoothing capacitor when the switching element is turned off. CONSTITUTION:Current IQ1 flowing into a transistor (TR) Q1 is chopped by the chopper operation of the TR Q1 and flows into a capacitor C0 as charging current through the secondary winding of a transformer T1. Consequently, current ID1 flowing into a diode D1 is reduced and the peak current of the current ID1 can be suppressed. Since current ID is synthesized current of the current ID1 and IQ1 and input current IS is removed of its high frequency component by a filter circuit 7, the input power-factor is increased. In addition, the charging current to the capacitor C0 is the synthesized current of the current ID1 and IQ1, so that chopper current IQ1 can be set to lower than the ordinary level and the switching loss of the TR Q1 can be reduced.

Description

【発明の詳細な説明】 本発明は放電灯点灯回路に用いる整流電源回路に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a rectifier power supply circuit used in a discharge lamp lighting circuit.

第1図に従来例の基本回路を示す。mけ商用電源、(2
)は4個のタイオードからなる全波整流用の整流回路で
、商用電源(1)を直流に整流するものである。Coは
整流回路(2)の出力端に並列に接続された平滑用のコ
ンデンサであり、(3)は負荷回路である。第1図(a
)に示す回路の定常状態においては、第1図(b)に示
すように商用電源+1)よりパルス状の入力電流Isが
流れ込む。尚、Vsは商用電源の電源電圧である。ここ
で、この回路の電源力率は入力電圧が歪んでいないもの
とすると次式で表わされる。
FIG. 1 shows a basic circuit of a conventional example. Commercial power supply, (2
) is a full-wave rectifier circuit consisting of four diodes, which rectifies the commercial power supply (1) into direct current. Co is a smoothing capacitor connected in parallel to the output end of the rectifier circuit (2), and (3) is a load circuit. Figure 1 (a
) In the steady state of the circuit shown in FIG. 1(b), a pulsed input current Is flows from the commercial power supply +1) as shown in FIG. 1(b). Note that Vs is the power supply voltage of the commercial power supply. Here, the power supply power factor of this circuit is expressed by the following equation, assuming that the input voltage is not distorted.

ただし、11は入力電流I8を級数展開した時の基本波
形成分である。Inは入力電流Isを級数展開した時の
n次高調波成分、ダは入力電流Isを級数展開した時の
基本波成分I、と入力電源の入力電圧(商用電源f4)
の電源電圧)Vsの基本波成分との位相差である。
However, 11 is the fundamental waveform component when the input current I8 is expanded into a series. In is the n-th harmonic component when the input current Is is expanded into a series, and Da is the fundamental wave component I when the input current Is is expanded into a series, and the input voltage of the input power supply (commercial power supply f4)
This is the phase difference with the fundamental wave component of the power supply voltage (Vs).

つまシ、第1図(a)に示す回路の電源力率p、fは基
本成分の電流、電圧の位相差にはあまり影響さ決まる狭
素で決定されるものであり、パルス状の電流が流れ、]
′Jヂンサインプット型の電源回路では電源力率p、f
が悪く、入力電流Isの実効値が大きくなるなどの欠点
があった。
The power factors p and f of the circuit shown in Figure 1(a) are determined in a narrow manner, with little influence on the phase difference between the basic components of current and voltage. flow,]
'In the input type power supply circuit, the power supply power factor p, f
This has disadvantages such as a poor input current Is and an increase in the effective value of the input current Is.

第2図は他の従来例を示し、商用電源fliと整流回路
(2)との間には高周波阻止用のフィルター回路(7)
が挿入され、整流回路(2)の出力端にはスイ・ソチン
ジ回路(8)とインタフタシスたるチョークLoを介し
て平滑用〕ンデ′:JすCoを接続している。(3)は
負荷回路である。スイッチング回路(8)は整流回路(
2)の出力をチョッパーするスイッチンジ素子たるトラ
ンジスタQrsおよびトランジスタQ1をオンオフ制御
する例えば無安定マルチパイプし一夕等から構成される
制御回路(6)から成っている。Vccは制御回路(6
)駆動用の低電圧電源である。タイオードDAはトラン
ジスタQ1がオフした時チョークL0の電磁エネルf−
の放出をバイパスするためのものである。第2図の回路
において、トランジスタQ+を商用電源+1)の同波数
より高い周波数でオンオフ制御することにより、トラ:
7ジスタQ1の電流断続動作とチョークLoのイ、7タ
クタシスによるエネルギー蓄積効果を利用して力率を改
善し、第1図(b)に示すようなパルス状の入力電流X
Sを防止するものである。しかし、トランジスタQ1は
チョークLoを介して平滑用コンデンサcoに流れる電
流を断続するため、トランジスタQ1の遮断電流が大き
くなりスイッチング損失が大きくなる。また商用電源f
ilに高目波電流を阻止するためのフィルター回路(7
)が大きくなるなどの欠点がある。
Figure 2 shows another conventional example, in which a high frequency blocking filter circuit (7) is connected between the commercial power supply fli and the rectifier circuit (2).
is inserted, and the output terminal of the rectifier circuit (2) is connected to a smoothing circuit (8) and a smoothing circuit (JSCo) via a choke Lo serving as an interface. (3) is a load circuit. The switching circuit (8) is a rectifier circuit (
It consists of a transistor Qrs, which is a switching element that chops the output of 2), and a control circuit (6), for example, an astable multi-pipe circuit, which controls on/off the transistor Q1. Vcc is the control circuit (6
) is a low voltage power supply for driving. The diode DA absorbs the electromagnetic energy f- of the choke L0 when the transistor Q1 is turned off.
This is to bypass the release of In the circuit shown in Figure 2, by controlling the transistor Q+ on and off at a frequency higher than the same wave number of the commercial power supply +1),
The power factor is improved by utilizing the energy storage effect of the current intermittent operation of the 7-channel transistor Q1 and the 7-tactasis of the choke Lo, and the pulse-shaped input current X as shown in Figure 1 (b) is
This is to prevent S. However, since the transistor Q1 intermittents the current flowing to the smoothing capacitor co via the choke Lo, the cutoff current of the transistor Q1 increases and switching loss increases. Also, commercial power supply f
A filter circuit (7
) has the disadvantage of becoming large.

第8図は更に他の従来例を示すものであシ、商用電源(
1)に、フィルター回路(7)、整流回路(2)、チョ
ークLo及びタイオード病を介して平滑用のコシヂン’
jcoを接続したものである。スイッチング回路(8)
は第2図の場合と同じに構成され、トランジスタQ1は
チョークL0の一端と整流回路(2)の負出力端との間
に接続している。第2図の前従来例と同様に、トランジ
スタQ、を制御回路(6)にて商用電源[1)の同波数
より高い同波数でオシオフ制御することにより、トラン
ジスタQIの電流断続動作と、チョークLoのインタフ
タンスによるエネル甲−蓄積効果を利用して力率を改善
し、第1図(b)に示すようなパルス状の電流を防止す
るものである。しかし、トランジスタQ+けチョークL
oを介してトランジスタQ1に流れる電流を断続するだ
め、トランジスタQ+の遮断電流が大きくなり、第2図
の場合と同様にスイッチング損失が大きくなる。また、
商用電源(1)に高周波電流を阻止するだめのフィルタ
ー回路(7)が大きくなるという問題がある。
Figure 8 shows yet another conventional example, in which the commercial power supply (
1), a filter circuit (7), a rectifier circuit (2), a smoothing coefficient via a choke Lo and a diode
jco is connected. Switching circuit (8)
is constructed in the same manner as in FIG. 2, and the transistor Q1 is connected between one end of the choke L0 and the negative output end of the rectifier circuit (2). As in the previous conventional example shown in FIG. This is to improve the power factor by utilizing the energy accumulation effect due to the Lo interface, and to prevent pulsed currents as shown in FIG. 1(b). However, transistor Q + choke L
If the current flowing to the transistor Q1 through the transistor Q1 is interrupted, the cutoff current of the transistor Q+ becomes large, and the switching loss becomes large as in the case of FIG. Also,
There is a problem in that the filter circuit (7) for blocking high frequency current in the commercial power supply (1) becomes large.

本発明は上述の点に鑑みて提供したものであって、電源
力率を向上させ、回路への入力電流を低減させる整流電
源回路を提供することを目的とするものである。
The present invention has been provided in view of the above-mentioned points, and an object of the present invention is to provide a rectifying power supply circuit that improves the power factor of the power supply and reduces the input current to the circuit.

以下本発明の一実施例を図面によシ詳述する。An embodiment of the present invention will be described in detail below with reference to the drawings.

商用電源f1+にフィルター回路(7)、整流回路(2
)およびタイオードD、を介して平滑用のコンデンサC
8が接続されている。(3)は負荷回路である。整流回
路(2)の出力端にトラシスT1の1次巻線と、従来例
と同様に構成されたスイッチンジ回路(8)のスイッチ
ンタ素子たるトランジスタQ1との直列回路が接続され
ている。トラシスT、02次巻線はタイオードD2を介
して]ンダンサCOの正極側に接続しである。第5図は
動作波形図を示すものであシ、第5図(a) ld商用
電源(1)の電源電圧波形で、タイオードD。
A filter circuit (7) and a rectifier circuit (2) are connected to the commercial power supply f1+.
) and the smoothing capacitor C via the diode D.
8 are connected. (3) is a load circuit. A series circuit of the primary winding of the trasys T1 and a transistor Q1, which is a switching element of a switching circuit (8) configured similarly to the conventional example, is connected to the output end of the rectifier circuit (2). The trassis T, 0 secondary winding is connected to the positive side of the transducer CO via the diode D2. FIG. 5 shows an operating waveform diagram. FIG. 5(a) shows the power supply voltage waveform of the ld commercial power supply (1) and the diode D.

に流れる電流10.は第1図(b)と同様に第5図(b
)に示すように流れる。第5図(f)はトランジスタQ
1のオンオフ動作を示し、トランジスタQ1に流れる電
流はトランジスタQ1のチョッパー動作によってチョッ
パーされた電流IQ、として第5図(c)に示すように
流れる。この電流IQ+はトランスT1の2次巻線を介
してコンデンサcoに充電電流として流れる。このよう
に電流IQ、がトランスT、によりコンデンサC8の充
電電流として流れるため、タイオードD、に流れる電流
To、を小さくすることができ、電流IDlのピーク電
流を抑えることができる。つまり、電流ID、と電流I
Q1のトランスT、を介した2次巻線に流れる電流との
合成電流が平滑用コンデンサC8の充電電流となシ、平
滑するだめの充電電流はほぼ一定となるためである。電
流IDはタイオードD。
Current flowing in 10. is shown in Fig. 5(b) in the same way as Fig. 1(b).
) flows as shown. Figure 5(f) shows the transistor Q
The current flowing through the transistor Q1 is chopped by the chopper operation of the transistor Q1 and flows as a current IQ as shown in FIG. 5(c). This current IQ+ flows as a charging current to the capacitor co via the secondary winding of the transformer T1. In this way, since the current IQ flows through the transformer T as a charging current for the capacitor C8, the current To flowing through the diode D can be reduced, and the peak current of the current IDl can be suppressed. In other words, the current ID and the current I
This is because the combined current with the current flowing to the secondary winding of Q1 via the transformer T is the charging current of the smoothing capacitor C8, and the charging current required for smoothing is approximately constant. Current ID is diode D.

に流れる電流ID、と、トランジスタQ、に流れる電流
IQ+との合成となり第5図(d)に示すような波形と
なる。従って入力電流I8はフィルター回路(7)によ
って高目波を除去した第5図(e)に示すような電流と
なる。入力電流Isは上記のようにパルス状の電流でな
くなるので入力力率が高くなり、しかも]ンヂンサC6
への充電電流は第4図に示す如く、チョッパーされてい
ない電流ID、とチョッパー電流IQ、の合成した電流
となるために、チョッパ−電流IQ、は第2図および第
8図に示す従来例より小さく設定できるので、トランジ
スタQ1のスイッチ:7ジ損失を低減でき、またチョッ
パー電流IQIが小さいのでフィルター回路(7)を小
さくできるものである。尚、タイオードD1けトランジ
スタQ1がオンオフ動作した時、コンデンサcoの充電
電圧によるトランジスタQ1へのラッシュ電流防止と、
トランジスタQ1がオフした時、トランスT1のイ?、
、タクタンスによる電磁エネル甲−の放出をコンデンサ
C8に一方向に行なうようにするために接続したもので
ある。
The current ID flowing through the transistor Q and the current IQ+ flowing through the transistor Q are combined to form a waveform as shown in FIG. 5(d). Therefore, the input current I8 becomes a current as shown in FIG. 5(e), with high eye waves removed by the filter circuit (7). Since the input current Is is no longer a pulsed current as described above, the input power factor becomes high, and moreover,
As shown in FIG. 4, the charging current to the battery becomes a composite current of the non-chopped current ID and the chopper current IQ. Therefore, the chopper current IQ is different from the conventional example shown in FIGS. Since it can be set smaller, the switching loss of the transistor Q1 can be reduced, and since the chopper current IQI is small, the filter circuit (7) can be made smaller. Furthermore, when diode D1 and transistor Q1 turn on and off, rush current to transistor Q1 is prevented by the charging voltage of capacitor co,
When transistor Q1 turns off, transformer T1's i? ,
, is connected to the capacitor C8 so that the electromagnetic energy A is released in one direction due to the tactance.

第6図は第4図の他の動作例を示すものであシ、第5図
ではトランジスタQ1のオンオフ動作を商用電源(1)
の全期同行なっていたものを、電源電圧の低い期間つま
多電源電圧VBのt!0り0ス点近傍だけトラ、7ジス
タQ+をオンオフ動作させるようにしたものである。従
って、タイオードD1に流れる電流ID+は第6図(b
)に示すように第5図(b)と同様に流れる。トランジ
スタQIは第6図(f)に示すように電源電圧Vsの低
い期間のにオンオフ動作し、これに従いトランジスタQ
1に流れる電流■Q1は電源電圧Vsの低い期間のみの
チョッパー動作によってチョッパーされた電流IQ1が
第6図(c)に示すように流れる。この電流IQ、はト
ランスT、により2次巻線を介して平滑用コンデンサC
8に充電電流として流れる。電流IDけID、とIQ、
との合成電流となυ第6図(d)に示すようになり、更
に入力電流isはフィルター回路(7)により高間波分
を除去した第6図(e)に示すような波形となる。尚、
第6図においては、電流In、が流れないタイオードD
、がオフしている期間にトランジスタQ1をオシオつ動
作せしめている。トランジスタQ、に流れる電流IQ、
がトランスT、によりコンデ−JすCoの充電電流とし
て流れるため、チョッパーされない電流In、は小さく
することができ、平滑するだめの充電電流はほぼ一定と
なるため、電流IoHのピーク電流を抑えることができ
る。第5図の動作と同様に、入力電流Isはパルス状の
電流でなくなるので、入力力率が高くなり、しかもチョ
ッパー電流IQ+は第2図および第8図の従来例より小
さく設定できる。従って、トランジスタQ1のスイツチ
ンジ損失を低減でき、またチョッパー電流IQ、が小さ
いのでフィルター回路(7)を小さくできる。更に、第
5図に示すように商用電源(1)の全周期にわたってト
ランジスタQ1をオンオフ動作する場合に比べて、第6
図の場合は、トランジスタQ1に流れる電流IQ、がよ
り小さくなるので、トラ、7ジスタQ1のスイッチ:/
り損失をより低減でき、フィルター回路(7)もより小
さくすることができる。
FIG. 6 shows another example of the operation shown in FIG. 4. In FIG. 5, the on/off operation of the transistor Q1 is
During the period when the power supply voltage is low, the power supply voltage VB t! The transistor Q+ is turned on and off only near the zero point. Therefore, the current ID+ flowing through the diode D1 is
), the flow is similar to that shown in FIG. 5(b). As shown in FIG. 6(f), the transistor QI turns on and off during the period when the power supply voltage Vs is low, and accordingly the transistor Q
The current IQ1 flowing through the current IQ1 is chopped by the chopper operation only during the period when the power supply voltage Vs is low, and the current IQ1 flows as shown in FIG. 6(c). This current IQ is passed through the smoothing capacitor C by the transformer T through the secondary winding.
8 as a charging current. Current ID, ID, and IQ,
The combined current is υ as shown in Figure 6(d), and the input current is has a waveform as shown in Figure 6(e) with high wave components removed by the filter circuit (7). . still,
In Fig. 6, the diode D through which the current In does not flow is
, is turned off, the transistor Q1 is operated at high speed. Current IQ flowing through transistor Q,
flows through the transformer T as a charging current for the capacitor JCo, so the non-chopped current In can be made small, and the smoothed charging current remains almost constant, so the peak current of the current IoH can be suppressed. I can do it. Similar to the operation shown in FIG. 5, the input current Is is no longer a pulsed current, so the input power factor becomes high, and the chopper current IQ+ can be set smaller than in the conventional examples shown in FIGS. 2 and 8. Therefore, the switching loss of the transistor Q1 can be reduced, and since the chopper current IQ is small, the filter circuit (7) can be made smaller. Furthermore, compared to the case where the transistor Q1 is turned on and off over the entire cycle of the commercial power supply (1) as shown in FIG.
In the case of the figure, the current IQ flowing through the transistor Q1 becomes smaller, so the switch of the transistor Q1: /
Therefore, the loss can be further reduced, and the filter circuit (7) can also be made smaller.

第7図および第8図は第6図の動作においてトランスT
Iの巻数比を変えた場合の動作波形を示す。トランスT
、の1次巻線の巻線数をnl、2次巻線の巻線数をn2
とした場合、第7図は シーlの場1 合を示し、第8図け5〉■の場合を示す。第71 図と第8図の(a)〜(e)は第6図の(a) ” (
e)と夫々対応している。第8図に示すように、電源電
圧Vsが低い期間において、トラシスT1で昇圧してコ
ンデンサC8に充電するだめ、タイオードD1に流れる
電流lD1のピーク値を下げ、まだ商用電源flからの
入力電流Isの休止期間を小さくすることができ、より
高力率となる。つまり、電源電圧V8が低い期間に予ヨ
ッJヘー回路のトランス1゛1で昇圧することによって
、電流IQ1の導通期間を大きくできるので、電流■D
lを小さく、ピーク値を下げることができるものである
Figures 7 and 8 show the transformer T in the operation of Figure 6.
The operating waveforms are shown when the turns ratio of I is changed. transformer T
, the number of turns of the primary winding is nl, the number of turns of the secondary winding is n2
In this case, Fig. 7 shows the case of the seal 1, and Fig. 8 shows the case of 5〉■. Figures 71 and 8 (a) to (e) are similar to Figure 6 (a) ” (
e) respectively. As shown in FIG. 8, during a period when the power supply voltage Vs is low, the peak value of the current ID1 flowing through the diode D1 is lowered to increase the voltage in the trasis T1 and charge the capacitor C8, and the input current Is from the commercial power supply fl is still lowered. It is possible to shorten the downtime of the power supply, resulting in a higher power factor. In other words, the conduction period of current IQ1 can be increased by boosting the voltage with the transformer 1'1 of the pre-load circuit during the period when the power supply voltage V8 is low, so that the current D
It is possible to reduce l and lower the peak value.

第9図は他の実施例を示し、前記トランスT、の代わり
にインタフタシスたるチョークL1を用いたものであシ
、このチョークL、とトランジスタQlとの直列回路を
整流回路(2)の出力端に並列に接続している。チョー
クL1とトランジスタQ、の接続部よシタイオードD2
を平滑用コンダンサCoの正極側に接続している。この
回路において第5図及び第6図と同様の動作を行なうこ
とにより、同程度の効果を得ることができるものである
FIG. 9 shows another embodiment in which a choke L1 serving as an intertasis is used in place of the transformer T, and a series circuit of the choke L and a transistor Ql is connected to the output terminal of the rectifier circuit (2). are connected in parallel. Connection between choke L1 and transistor Q, and diode D2
is connected to the positive electrode side of the smoothing capacitor Co. By performing the same operation as in FIGS. 5 and 6 in this circuit, similar effects can be obtained.

第10図は本発明の具体的実施例を示し、第4図に示す
負荷回路(3)として、直流電圧を高周波電圧VHFに
変換するインバータ回路(9)と、発振トラシスOTの
出力巻線に接続された安定素子ZCと、蛍光灯のような
放電灯(10)とで構成したものである。
FIG. 10 shows a specific embodiment of the present invention, and the load circuit (3) shown in FIG. It is composed of a connected stabilizing element ZC and a discharge lamp (10) such as a fluorescent lamp.

完全平滑されたコニ、1デシサCoの直流電圧を、2個
のトランジスタ’rr I ’rr 2を用いたトラン
ジスタ式イシバータ回路(9)により低周波リップルを
含まない高周波電圧VHFに変換し、この高周波電圧V
HFによって放電灯(10)を点灯しているものである
。放電灯(10)は低同波リップルを含まない高目波電
圧VHFによる点灯のため、効率の向上、放電灯(10
)の安定点灯が得られ、しかも本発明によシ入力高力率
が得られる。尚、制御回路(6)の低間波電源VCCと
して、インバータ回路(9)の発振トランスOTの巻線
から得ている。
A completely smoothed DC voltage of 1 decisa Co is converted into a high frequency voltage VHF containing no low frequency ripple by a transistor isciverter circuit (9) using two transistors 'rr I 'rr2, and this high frequency Voltage V
A discharge lamp (10) is lit using HF. The discharge lamp (10) is lit with a high eye wave voltage VHF that does not include low in-wave ripples, improving efficiency and increasing the efficiency of the discharge lamp (10).
) stable lighting can be obtained, and moreover, a high input power factor can be obtained by the present invention. Note that the low frequency power supply VCC of the control circuit (6) is obtained from the winding of the oscillation transformer OT of the inverter circuit (9).

ところで、第1図に示す回路では、コンダンサCoの電
圧は、電源電圧Vsのほぼピーク値の直流電圧となるが
、第2図に示す回路ではトランジスタQ+1 チョーク
L。およびタイオードDAが減圧形チョッパーを構成し
ているため、コンダンサC6の電圧は第1図の場合より
小さくなる。第3図に示す回路においては、チョークL
。、トランジスタQ1およびタイオードD1が増圧形チ
ョッパーを構成しているために、コンデンサCoの電圧
は第1図の場合より大きくなる。したがって、第2図お
よび第8図を第1図と同じ電源電圧Vs、負荷回路(3
)を設定するならば、第2図に示す回路において負荷は
過少となシ、第8図に示す回路においては過大となる。
By the way, in the circuit shown in FIG. 1, the voltage of the capacitor Co becomes a DC voltage approximately at the peak value of the power supply voltage Vs, but in the circuit shown in FIG. Since the diode DA and the diode DA constitute a pressure reducing chopper, the voltage of the capacitor C6 is smaller than that in the case of FIG. In the circuit shown in Figure 3, the choke L
. , transistor Q1, and diode D1 constitute a boosting type chopper, so the voltage across capacitor Co becomes larger than in the case of FIG. Therefore, FIGS. 2 and 8 have the same power supply voltage Vs and load circuit (3
), the load will be too small in the circuit shown in FIG. 2, and too large in the circuit shown in FIG.

したがって、第1図と同じ負荷電力に設定するには、電
源電圧Vsか負荷回路(3)を調整する必要がある。第
4図に示す回路において特に第6図に示すような動作を
させた場合には、コンダンサCoの電圧は第1図とほぼ
同じ(電源電圧VSのほぼピーク値の直流電圧となる)
であるので、第1図に示した電源電圧v8と負荷回路(
3)をそのまま適用でき、電源電圧Vsや負荷回路(3
)を調整する必要がない。
Therefore, in order to set the load power to be the same as that shown in FIG. 1, it is necessary to adjust the power supply voltage Vs or the load circuit (3). In the circuit shown in Fig. 4, especially when the operation shown in Fig. 6 is performed, the voltage of the capacitor Co is almost the same as that in Fig. 1 (the DC voltage is almost the peak value of the power supply voltage VS).
Therefore, the power supply voltage v8 and the load circuit (
3) can be applied as is, and the power supply voltage Vs and load circuit (3) can be applied as is.
) does not need to be adjusted.

第11図は他の実施例を示し、整流回路+2) +2γ
を2組設けたものである。一方の整流回路(2)′は平
滑用コンデ′JすCoに直接接続し、他方の整流回路(
2)は商用電源+1)よシフイルター回路(7)を介し
て設け、整流回路(2)の出力端よりトランスT1、タ
イオードD、を介してコンデンサC0に接続している。
Figure 11 shows another embodiment, in which the rectifier circuit +2) +2γ
Two sets are provided. One rectifier circuit (2)' is directly connected to the smoothing capacitor 'JSCo', and the other rectifier circuit (2)'
2) is provided through a shift filter circuit (7) from the commercial power supply +1), and is connected from the output end of the rectifier circuit (2) to a capacitor C0 through a transformer T1 and a diode D.

トランスT、ノ1次巻線はスイツチンク回路(8)のト
ランジスタQ1を直列に接続しである。この回路におい
ては、整流回路(2)′からの低周波電流と、他方の整
流回路(2)およびトランスT1を介したチョッパーさ
れた高同波電流との合成電流がコンデンサC8に供給さ
れる。従って、低目波電流とチョッパーされた電流(高
同波電流)を分離できるので、フィルター回路(7)が
第4図に示す場合よりも小さくできるものである。つま
り、整流回路(2γに高同波電流が流れなくなるので、
整流回路(2Yの損失を小さくでき、また他方の整流回
路(2)にはトランスT1の1次巻線とトラシジスタQ
1に流れる電流だけであるので、もともと損失が小さい
からである。また第12図に示すように、フィルター回
路(7)の代わりにトランスT、を用いても良い。
The primary winding of the transformer T is connected in series with the transistor Q1 of the switching circuit (8). In this circuit, a combined current of the low frequency current from the rectifier circuit (2)' and the chopped high frequency current passed through the other rectifier circuit (2) and the transformer T1 is supplied to the capacitor C8. Therefore, since the low frequency current and the chopped current (high frequency current) can be separated, the filter circuit (7) can be made smaller than the case shown in FIG. 4. In other words, since high frequency current no longer flows in the rectifier circuit (2γ),
The loss of the rectifier circuit (2Y can be reduced, and the other rectifier circuit (2) includes the primary winding of the transformer T1 and the transformer Q.
This is because the loss is originally small since only the current flows through the circuit 1. Furthermore, as shown in FIG. 12, a transformer T may be used instead of the filter circuit (7).

本発明は上述のように、商用電源を直流に整流する整流
回路の出力端に平滑用のコンデンサを接続し、該コンデ
ンサの両端に負荷回路を接続し、商用電源より高い同波
数でオンオフ動作を行なうスイッチシタ素子と、このス
イッチシタ素子のオシオフ動作により電磁エネル甲−を
蓄積および放出するインダクタンスとの直列回路を前記
整流回路の出力端に並列に接続し、スイッチング素子の
オン時において前記インダクタンスに蓄積された電磁エ
ネル甲−をスイッチング素子のオフ時に前記コンデンサ
に放出せしめてコンデンサに充電電流を供給せしめるよ
うにしたものであるから、整流回路からのコンデンサへ
の充電電流と、スイッチ−Jり素子によりチョッパーさ
れた電流によるスイッチング素子のオフ時にインダクタ
ンスの電磁エネルf−の放出で生じる充電電流との合成
電流とが平滑用コンデンサに充電されるため、入力電流
は従来のようにパルス状の電流でなくなり入力力率が高
くなり、しかも、スイッチシタ素子に流れる電流はコン
デ′Jtjへ充電される全電流とは異なシ、整流回路に
並列に接続されたイ′Jタクタシスに蓄積せしめる電磁
エネル甲−分だけであるから少ない電流であるため、ス
イッチ′Jり素子のスイッチ、7り損失を低減できる効
果を奏する。
As described above, the present invention connects a smoothing capacitor to the output end of a rectifier circuit that rectifies commercial power into direct current, connects a load circuit to both ends of the capacitor, and performs on/off operation at the same wave number higher than that of the commercial power. A series circuit consisting of a switching element that performs switching and an inductance that stores and releases electromagnetic energy by the oscillation of the switching element is connected in parallel to the output terminal of the rectifying circuit, and when the switching element is turned on, a series circuit is connected in parallel to the output terminal of the rectifying circuit. Since the accumulated electromagnetic energy is released to the capacitor when the switching element is turned off and a charging current is supplied to the capacitor, the charging current to the capacitor from the rectifier circuit and the switching element are When the switching element is turned off by the choppered current, the smoothing capacitor is charged with a composite current of the charging current generated by the release of the electromagnetic energy f- of the inductance, so the input current is a pulsed current as in the conventional case. In addition, the current flowing through the switch element is different from the total current charging the capacitor, and the electromagnetic energy stored in the tactasis connected in parallel to the rectifier circuit is Since the current is small because it is only 100%, it has the effect of reducing the switching loss of the switching element.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a) (b)は従来例の基本回路図、波形図、
第2図は他の従来例の回路図、第8図は更に他の従来例
の回路図、第4図は本発明の実施例の具体回路図、第5
図(a)〜(f)は同上の動作波形図、第6図(a)〜
(f)は同上の動作波形図、第7図(a)〜(e)は同
上のトランスの巻数比を旦3=1とした場合の動作1 波形図、°第8図(a)〜(e)はトランスの巻数比を
Ll1 〉■とした場合の動作波形図、第9図は同上の他の実施
例の具体回路図、第10図は同上の具体的実施例を示す
具体回路図、第11図および第12図は整流回路を2組
用いた場合の具体回路図である。 (1)は商用電源、(2)は整流回路、(3)は負荷回
路、(7)はフィルター回路、VSけ電源電圧、coは
平滑用コンデンサ、T、はトランス、D、はタイオード
、Llはチョークを示す。 代理人 弁理士  石 1)長 化 71図 (0) (’Q’) 手続補正書(方式) 昭和57年11月 1日 昭和57年特許願第128201号 2、発 明の名称 整流電源回路 3、補正をする者 事件との関係      特許出願人 性  所  大阪府門真市大字門真1048番地名 称
 (583)松下電工株式会社 代表者小 林  郁 4、代理人 郵便番号 530 ・−一! 7 5、補正命令の日付 別紙の通り 訂     正     書 願書番号  特願昭57−128201号1、本願明細
書第17頁第3行目の「第5図(a)〜(f)」を「第
5図」と訂正する。 2、 同上第17頁第4行の全文を削除して下記の文を
挿入する。 「は同上の動作波形図、第7図は同上」3、同上第17
頁第6行目の[第8図(al〜(e)j全「第8図」と
訂正する。 代理人 弁理士  石 1)長 七 (1)
Figures 1(a) and 1(b) show the basic circuit diagram and waveform diagram of the conventional example.
FIG. 2 is a circuit diagram of another conventional example, FIG. 8 is a circuit diagram of still another conventional example, FIG. 4 is a specific circuit diagram of an embodiment of the present invention, and FIG. 5 is a circuit diagram of another conventional example.
Figures (a) to (f) are operation waveform diagrams of the same as above, and Figures 6 (a) to
(f) is an operational waveform diagram of the same as above, and Figures 7(a) to (e) are waveform diagrams of operation 1 when the turns ratio of the transformer shown above is set to 3=1. e) is an operating waveform diagram when the turns ratio of the transformer is Ll1〉■, FIG. 9 is a specific circuit diagram of another embodiment same as above, FIG. 10 is a specific circuit diagram showing a specific embodiment same as above, FIG. 11 and FIG. 12 are specific circuit diagrams when two sets of rectifier circuits are used. (1) is commercial power supply, (2) is rectifier circuit, (3) is load circuit, (7) is filter circuit, VS supply voltage, co is smoothing capacitor, T is transformer, D is diode, Ll indicates chalk. Agent Patent Attorney Ishi 1) Long Figure 71 (0) ('Q') Procedural Amendment (Method) November 1, 1980 Patent Application No. 128201 2, Name of Invention Rectifier Power Supply Circuit 3 , Relationship with the case of the person making the amendment Patent applicant Location 1048 Oaza Kadoma, Kadoma City, Osaka Name (583) Matsushita Electric Works Co., Ltd. Representative Iku Kobayashi 4 Agent postal code 530 ・-1! 7 5. Correction as shown in the date attached to the amendment order Application number: Japanese Patent Application No. 1982-128201 1, “Figures 5 (a) to (f)” in line 3 of page 17 of the specification of the present application Figure 5” is corrected. 2. Delete the entire text of page 17, line 4, and insert the following sentence. "Is the same as above operation waveform diagram, Figure 7 is same as above" 3, same as above No. 17
Page 6th line [Figure 8 (al~(e)j) is all corrected to ``Figure 8.'' Agent Patent Attorney Ishi 1) Cho 7 (1)

Claims (1)

【特許請求の範囲】 (1)商用電源を直流に整流する整流回路の出力端に平
滑用のコンデンサを接続し、該コンデンサの両端に負荷
回路を接続し、商用電源より高い同波数でオンオフ動作
を行なうスイッチシタ素子と、このスイッチング素子の
オンオフ動作により電磁エネル千−を蓄積および放出す
るインタフタンスとの直列回路を前記整流回路の出力端
に並列に接続し、スイッチング素子のオン時において前
記インタフタシスに蓄積された電磁エネル千−をスイッ
チシタ素子のオフ時に前記コンデンサに放出せしめてコ
ンデンサに充電電流を供給せしめて成る整流電源回路。 (2)商用電源の電源電圧の低い期間のみ前記スイッチ
ング素子をオンオフ動作せしめたことを特徴とする特許
請求の範囲第1項記載の整流電源回路。 (8)前記整流回路の出力端に並列に、スイッチシタ素
子とトランスの1次巻線との直列回路を接続し、トラン
スの2次巻線をタイオードを介して平滑用コンデニアす
の正極側に接続し、該トランスの1次巻線の巻線数01
と2次巻線の巻線数n2との比を −”>1としたこと
を特徴とする特許請求の1 範囲第1項又は第2項記載の整流電源回路。 (4)整流回路の出力端と平滑用コンデンサとの間にタ
イオードを接続し、整流回路とタイオードとの接続部と
整流回路の出力端の他端との間にスイッチシタ素子とイ
:/タクタンスを接続し・該タイオードのオフ期間に前
記スイ・シチンジ素子をオンオフ動作せしめたことを特
徴とする特許請求の範囲第1項又は第2項記載の整流電
源回路。 (5)部用電源に整流回路と平滑用のコンデンサ七を介
して負荷回路を接続し、該商用電源にフィルター回路を
介して他の整流回路を並列に接続し、他の整流回路の出
力端にスイッチシタ素子とインタフタンスとの直列回路
を接続し、インタクタンスの一端を前記平滑用コンデン
サの正極側に接続し、スイッチンタ素子を商用電源より
高い同波数でオンオフ動作を行ない、スイッチンク素子
のオン時に蓄積されたインタフタシスの電磁エネル千−
をスイッチンク素子のオフ時に平滑用コンデンサに放出
せしめるようにしたことを特徴とする特許請求の範囲第
1項記載の整流電源回路。
[Claims] (1) A smoothing capacitor is connected to the output end of a rectifier circuit that rectifies commercial power into direct current, and a load circuit is connected to both ends of the capacitor, and the on/off operation is performed at the same wave number higher than that of the commercial power. A series circuit consisting of a switching element that performs the above-mentioned switching and an interface that accumulates and releases electromagnetic energy by the on/off operation of this switching element is connected in parallel to the output terminal of the rectifier circuit, and when the switching element is turned on, the interface A rectifying power supply circuit comprising a rectifying power supply circuit configured to discharge electromagnetic energy accumulated in the capacitor to the capacitor when the switch element is turned off, thereby supplying a charging current to the capacitor. (2) The rectifying power supply circuit according to claim 1, wherein the switching element is operated on and off only during a period when the power supply voltage of the commercial power supply is low. (8) Connect a series circuit of the switch element and the primary winding of the transformer in parallel to the output end of the rectifier circuit, and connect the secondary winding of the transformer to the positive terminal side of the smoothing condenser through the diode. Connect, the number of turns of the primary winding of the transformer is 01
and the number of turns n2 of the secondary winding is −”>1. The rectifying power supply circuit according to claim 1 or 2 of the present invention. (4) Output of the rectifying circuit A diode is connected between the end and the smoothing capacitor, and a switch element and a tactance are connected between the connection between the rectifier circuit and the diode and the other end of the output end of the rectifier circuit. The rectifier power supply circuit according to claim 1 or 2, characterized in that the switching element is turned on and off during an off period. (5) A rectifier circuit and a smoothing capacitor 7 are provided in the power supply for the section. connect a load circuit through the commercial power supply, connect another rectifier circuit in parallel to the commercial power supply through a filter circuit, connect a series circuit of a switch element and an interface to the output end of the other rectifier circuit, One end of the inductance is connected to the positive electrode side of the smoothing capacitor, and the switching element is turned on and off at the same wave number higher than that of the commercial power supply.
2. The rectifying power supply circuit according to claim 1, wherein the rectifying power supply circuit is configured to discharge the energy to the smoothing capacitor when the switching element is turned off.
JP57123201A 1982-07-15 1982-07-15 Rectified power supply circuit Pending JPS5914021A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57123201A JPS5914021A (en) 1982-07-15 1982-07-15 Rectified power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57123201A JPS5914021A (en) 1982-07-15 1982-07-15 Rectified power supply circuit

Publications (1)

Publication Number Publication Date
JPS5914021A true JPS5914021A (en) 1984-01-24

Family

ID=14854693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57123201A Pending JPS5914021A (en) 1982-07-15 1982-07-15 Rectified power supply circuit

Country Status (1)

Country Link
JP (1) JPS5914021A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150697A (en) * 1985-12-23 1987-07-04 松下電工株式会社 Discharge lamp burner
EP0486875A2 (en) * 1990-11-22 1992-05-27 Hitachi, Ltd. Power supply controlled to supply load current formed as sine wave
US5479336A (en) * 1992-08-06 1995-12-26 Mitsubishi Denki Kabushiki Kaisha DC power-supply unit
JPH0865889A (en) * 1994-04-08 1996-03-08 Vlt Corp Power converter and its method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62150697A (en) * 1985-12-23 1987-07-04 松下電工株式会社 Discharge lamp burner
EP0486875A2 (en) * 1990-11-22 1992-05-27 Hitachi, Ltd. Power supply controlled to supply load current formed as sine wave
US5245522A (en) * 1990-11-22 1993-09-14 Hitachi, Ltd. Power supply controlled to supply load current formed as sine wave
US5479336A (en) * 1992-08-06 1995-12-26 Mitsubishi Denki Kabushiki Kaisha DC power-supply unit
JPH0865889A (en) * 1994-04-08 1996-03-08 Vlt Corp Power converter and its method

Similar Documents

Publication Publication Date Title
JPS59167999A (en) Device for firing discharge lamp
JP2000003798A (en) Discharge lamp lighting device and lighting system
JPS5914021A (en) Rectified power supply circuit
JP2000060147A (en) Power unit
JP3427142B2 (en) Power supply
JP2698614B2 (en) Discharge lamp lighting device
JPH04109870A (en) Rectifying and smoothing device
JP3394850B2 (en) Power supply
JPH0487564A (en) Rectification smoothing device
JP2001068290A (en) Discharge lamp lighting device
JP3235295B2 (en) Power supply
JPH0487567A (en) Inverter device
KR890006157Y1 (en) Circuit arrangements for operating discharge lamps
JP2690418B2 (en) Power supply
JPH066979A (en) Power supply, discharge lamp lighting unit, and lighting fixture
JPH0487568A (en) Inverter device
JPS6146181A (en) Power source
JPH10127048A (en) Power conversion device
JPH0213264A (en) High frequency power source equipment
JP2000270556A (en) Power unit
JPH06325887A (en) Discharge lamp lighting device
JPH06141549A (en) Power supply
JPH04222468A (en) Inverter device
JPH09298884A (en) Power supply
JP2002345261A (en) Power supply unit