JPS59127468A - Printer - Google Patents

Printer

Info

Publication number
JPS59127468A
JPS59127468A JP58002293A JP229383A JPS59127468A JP S59127468 A JPS59127468 A JP S59127468A JP 58002293 A JP58002293 A JP 58002293A JP 229383 A JP229383 A JP 229383A JP S59127468 A JPS59127468 A JP S59127468A
Authority
JP
Japan
Prior art keywords
pixel data
signal
line
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58002293A
Other languages
Japanese (ja)
Inventor
Tadashi Yoshida
正 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58002293A priority Critical patent/JPS59127468A/en
Publication of JPS59127468A publication Critical patent/JPS59127468A/en
Priority to US06/846,332 priority patent/US4689694A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • G06K15/02Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
    • G06K15/12Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
    • G06K15/1238Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point
    • G06K15/1242Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line
    • G06K15/1247Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers simultaneously exposing more than one point on one main scanning line using an array of light sources, e.g. a linear array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/19Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
    • H04N1/191Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
    • H04N1/192Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
    • H04N1/193Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
    • H04N1/1931Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/40Picture signal circuits
    • H04N1/40025Circuits exciting or modulating particular heads for reproducing continuous tone value scales
    • H04N1/40031Circuits exciting or modulating particular heads for reproducing continuous tone value scales for a plurality of reproducing elements simultaneously

Abstract

PURPOSE:To form a half-tone picture through simple circuit constitution by modulating the luminance of a light emitting element and giving respective picture elements gradations. CONSTITUTION:When a base line CS is activated by a decoder and a switching element S is switched, switching elements SA and SB on a data line side are turned on corresponding to 2-bit picture element data DMSB and DLSB. Then, the values of current limiting resistances RA and RB are predetermined so that the current IFA flowing through the resistance RA is smaller than the current IFB flowing through the resistance RB, imposing quad luminance modulation upon an LED. Therefore, the density of each dot on a photosensitive body is modulated by said brightness modulation. Then, the luminance modulation having 2<n> gradations is made possible by (n) switching elements and (n) current limiting resistances.

Description

【発明の詳細な説明】 技術分野 /を発明は、LED (発光ダイオード)等の発光素子
を駆動することにより、所望の画像を印字するプリンタ
に関し、特に各発光素子を輝度変調して各画素の濃淡を
形成するようにしたものである。
Detailed Description of the Invention The present invention relates to a printer that prints a desired image by driving light emitting elements such as LEDs (light emitting diodes), and in particular to a printer that prints a desired image by driving light emitting elements such as LEDs (light emitting diodes). It is designed to form shading.

従来技術 最近、ファクシミリ受信用装置として或いはコンピュー
タ出力装置として好適な、例えばLED−等の発光素子
を多数並べて印刷(画像記録)を行うLEDプリンタか
注目されている。通常、この種のLEDプリンタでは2
値のディジタル両像信号に応じて各しEOをON(点灯
)あるいはOFF (消灼)することにより感光体に画
像を形成している。したがって、従来装置で写真等のハ
ーフトーン画像を形成する場合には、一般にディザ法と
よはれる濃淡表現法を用いて画像の濃淡を表現していた
。そのため、回路が複雑となるばかりでなく、ディザ法
は所定のエリア(領域)のドツト数により濃淡を表現す
るため、解像度か低下するという欠点があった。
BACKGROUND OF THE INVENTION Recently, LED printers, which are suitable as facsimile receiving devices or computer output devices, have been attracting attention, and are capable of printing (image recording) by arranging a large number of light emitting elements such as LEDs. Usually, this kind of LED printer has 2
An image is formed on the photoreceptor by turning on (lighting up) or turning off (burning off) the EO in accordance with the digital image signals of the values. Therefore, when forming a halftone image such as a photograph using a conventional apparatus, a gradation expression method called a dithering method is generally used to express the gradation of the image. Therefore, not only does the circuit become complicated, but the dither method expresses shading by the number of dots in a predetermined area (region), which has the disadvantage of lowering the resolution.

目自り 本発明は、上述の点に鑑みて、I@素を形成するnピン
トの画像信号に対しn個のスイッチング素子とn個の電
流制限抵抗とにより発光素子の輝度を変調し、各画素の
濃淡を形成し、もってティザ法等の従来の濃淡表現法を
用いずに簡単な回路構成でハーフトーン画像が得られる
ようにしたフ0リンクを提供することを目的とする。
In view of the above-mentioned points, the present invention modulates the brightness of a light-emitting element by using n switching elements and n current-limiting resistors for n-focus image signals forming an I@ element, and each It is an object of the present invention to provide a link that forms shading of pixels and thereby allows a halftone image to be obtained with a simple circuit configuration without using a conventional shading expression method such as a teaser method.

実施例 以下1図面を参照して本発明の詳細な説明する。Example The present invention will be described in detail below with reference to one drawing.

第1図は本発明を適用したLEDプリンタの構成の一例
を示し、ここで、1はLEDプリンタヘッドであり、画
像の1走査線を構成するドントに対応する多数のLED
を一直線上に並べ1通常は、この多数のl、EDをいく
つかのブロックに分割し、それぞれのブロックの同位置
のLEDに共通線を結び、ダイナミック駆動方式により
LEDアレイの点灯を行う。例えば、4096個のLE
D Ll−1〜L84−84を一列に並べ、64個ずつ
の各ブロックLl−1−Ll−84。
FIG. 1 shows an example of the configuration of an LED printer to which the present invention is applied, where 1 is an LED printer head, and a large number of LEDs corresponding to donts constituting one scanning line of an image.
Normally, this large number of LEDs is divided into several blocks, a common line is connected to the LEDs at the same position in each block, and the LED array is illuminated by a dynamic driving method. For example, 4096 LEs
D Ll-1 to L84-84 are arranged in a line, each having 64 blocks Ll-1 to Ll-84.

L2−1蹄し2−64.・・・L64−1〜(,84−
84に分割する。このLEDのカンード側を各ブロック
毎にスイッチング素子(トランジスタ)Sl−5l14
を通して接地し、各ブロックの同順位位置のLEDの7
メード側をそれぞれ共通線で接続する。
L2-1 hoof 2-64. ...L64-1~(,84-
Divide into 84 parts. A switching element (transistor) Sl-5l14 is connected to the cand side of this LED for each block.
7 of the LEDs in tied positions in each block.
Connect each maid side with a common line.

そのそれぞれ同順位位置の各LEDを、電流制限抵抗R
A (RA l〜RA84の代表)とスイッチング素子
(トランジスタ) 5A(SAI−3A134の代表)
および電流制限抵抗Re (RBI−ReO2の代表)
とスイ・ンチング素子(トランジスタ) 5B(SBI
−8B84の代表)とにより輝度変調を行う、2ピント
のティジタル画像信号に応じてスイッチング素子SA或
いはSBをON(導通)させ、電SVから電流制御抵抗
RA或いはRBを介して各ブロックのLEDに電流を流
す。その際、スイッチング素子51〜S64により選択
されたブロックのLEDだけが画素データ(ディジタル
画像44号)に応して点灯する。
Each LED in the same rank is connected to a current limiting resistor R
A (representative of RA1 to RA84) and switching element (transistor) 5A (representative of SAI-3A134)
and current limiting resistor Re (representative of RBI-ReO2)
and switching element (transistor) 5B (SBI
The switching element SA or SB is turned on (conducted) in response to the 2-focus digital image signal, which performs brightness modulation using the -8B84 (representative of 8B84). Pass current. At this time, only the LEDs of the blocks selected by the switching elements 51 to S64 are lit in accordance with the pixel data (digital image No. 44).

2および3は1画素当り2ビツトの1走査線分のシリア
ルな連続ディジタル画素データが入力される入力端子で
あり、端子2からは画素データDH5Rが、端子3から
は画素データDLSBが入力する。4は画素データ転送
りロックCIJの入力端子、5は!走査線のシリアルな
画素データの有効区間を表わす区間信号V IDEO−
ENABLEの入力端子である。6および7はそれぞれ
バッフ7メモリとして動作する64ビ・ントシリアルイ
ンパラレルアウトの64クロックシフトレジスタであり
、2ピツトの画素データのうち、人力端子3がら入力す
る画素データDLSBを順次64ビツトずつ交互に入力
し、−力がスイッチング素子SAI −!3Ae4に画
素データDLSBを出力している時には、他方は64ビ
ツトの画素データDLSBを入力する。8および8も同
様にそれぞれバッファメモリとして動作する64ビット
シリアルパラレルアウトのθ4クロックシフトレジスタ
であり、画素データDMSBを順次交互に入力し、スイ
ッチング素子SBI〜5iBft4に出力する。 10
は出力制御部であり、シフトレジスタ6および7と、8
および8の出力制御を行うと同時に、LED Lll〜
Lf14−84の各ブロック毎に共通なスイッチング素
子S1〜S84を順次Stから884までスイッチング
する制御も行う。
2 and 3 are input terminals to which serial continuous digital pixel data of 2 bits per pixel for one scanning line is input; pixel data DH5R is input from terminal 2, and pixel data DLSB is input from terminal 3. 4 is the input terminal of pixel data transfer lock CIJ, and 5 is! An interval signal VIDEO- representing a valid interval of serial pixel data of a scanning line
This is the ENABLE input terminal. 6 and 7 are 64-bit serial-in-parallel-out 64-clock shift registers that each operate as a buffer 7 memory, and of the 2-pit pixel data, the pixel data DLSB input from the human input terminal 3 is sequentially and alternately 64 bits at a time. -force is input to switching element SAI -! When pixel data DLSB is output to 3Ae4, the other inputs 64-bit pixel data DLSB. Similarly, 8 and 8 are 64-bit serial/parallel-out θ4 clock shift registers each operating as a buffer memory, and sequentially and alternately input pixel data DMSB and output them to switching elements SBI to 5iBft4. 10
is an output control section, which includes shift registers 6 and 7, and 8.
and 8 output control, and at the same time, LED Lll~
Control is also performed to sequentially switch common switching elements S1 to S84 from St to 884 for each block of Lf14-84.

11は64進カウンタであり、lブロックの画素データ
がシフトレジスタ8〜8がら出方される毎に、出力制御
部10から発信されるカウントクロック信号to−5−
1を”o”から’[13”までカウントする。12は8
4進カウンタ11の2進数のカウント値をデコードする
6ライン人力64ビット出カのデコーダであり、カウン
タ11のカランh (+&に応じてスイッチング素子s
1からS84まてを順にスイッチングする。
Reference numeral 11 denotes a 64-decimal counter, which receives a count clock signal to-5- transmitted from the output control unit 10 every time l block of pixel data is output from the shift registers 8 to 8.
Count 1 from "o" to '[13]. 12 is 8
This is a 6-line manual 64-bit output decoder that decodes the binary count value of the quaternary counter 11.
1 to S84 are switched in order.

次に、M 1図示のLEDプリンタの動作例を第2図(
a)〜(i)のタイミングチャートを参照して更に詳細
に説明する。なお、第2図(a)〜(i)の各48号に
付記した0内の番号は第1図の入力端子および4?”r
号線の番号に相当する。まず、最初のタイミングTAに
おいて、端子5がら入力する区間信号Q!DEO−EN
ABLE(第2図(a)参照)の立上りに応し、端イ4
から入力するブロックCLK (第2図(b)参116
)の立下りに同期して、端子2および3からのシリアル
画素データDMSBおよびDLSBが64ビツトずつ第
1グループのシフトレジスタ6および8に供給される。
Next, an example of the operation of the LED printer shown in M1 is shown in FIG.
This will be explained in more detail with reference to the timing charts a) to (i). Note that the numbers in 0 appended to each number 48 in FIGS. 2(a) to (i) correspond to the input terminals in FIG. 1 and 4? ”r
Corresponds to the line number. First, at the first timing TA, the interval signal Q! input from the terminal 5! DEO-EN
In response to the rise of ABLE (see Figure 2 (a)), the edge A4
Block CLK input from (see Figure 2 (b) 116
), serial pixel data DMSB and DLSB from terminals 2 and 3 are supplied to shift registers 6 and 8 of the first group in 64-bit units.

すなわち、出力制御部1oにより画素データ転送りロッ
クCLKは第2図(d)示すクロ、りC’LK−Aのよ
うに変えられて、信号線1o−1を通じてシフトレジス
タ6および8に供給され、画素データDMSBおよびD
LSBはそのクロックcLK−Aの各立下りに同期して
シフトレジスタ6および8に格納される。
That is, the pixel data transfer lock CLK is changed by the output control unit 1o as shown in FIG. 2(d), and is supplied to the shift registers 6 and 8 through the signal line 1o-1. , pixel data DMSB and D
The LSB is stored in shift registers 6 and 8 in synchronization with each falling edge of clock cLK-A.

次のタイミングTHにおいて、画素データDLSBおよ
びDMSBがそれぞれ第2グループのシフトレジスタ7
および9に84ビツトずつ格納される。すなわち、この
タイミングTBで画素データDAT^を入力するシフト
レジスタはBおよび8から、7および8に切り換えられ
る。また、タイミングTBから10間では出力制御部1
0から信号線10−3を通じてアウトプットイネーブル
信号0ENABLE−A (第2図(f)参照)がシフ
トレジスタ6および8に供給され、それによりそれぞれ
のシフトレジスタに格納された84ビツト画素データD
LSBおよびDMSBをスイッチング素子’3Al −
5A64およびSBI −3B114に送出して、画素
データDLSBおよびDMSBに応じてその各スイッチ
ング素子をスイッチング動作させる。一方、タイミング
TBから10間では、上述のように次のシリアル画素デ
ータのそれぞれ64ビツト分がシフトレジスタ7および
8に格納されるが、このとき、出力制御部lOにより画
素データ転送りロックCLKは第2図(e)に示すクロ
ックCLK−8のように変えろれて、シフトレジスタ7
および9に供給される。
At the next timing TH, the pixel data DLSB and DMSB are transferred to the shift register 7 of the second group.
and 9 are stored in 84 bits each. That is, at this timing TB, the shift registers to which the pixel data DAT^ are input are switched from B and 8 to 7 and 8. Also, during the period from timing TB to 10, the output control unit 1
An output enable signal 0ENABLE-A (see FIG. 2(f)) is supplied from 0 to the shift registers 6 and 8 through the signal line 10-3, whereby the 84-bit pixel data D stored in each shift register is
LSB and DMSB are connected to switching element '3Al-
5A64 and SBI-3B 114 to cause their respective switching elements to perform switching operations according to the pixel data DLSB and DMSB. On the other hand, between timing TB and 10, 64 bits of the next serial pixel data are stored in shift registers 7 and 8 as described above, but at this time, the pixel data transfer lock CLK is set by the output control unit IO. By changing the clock CLK-8 shown in FIG. 2(e), the shift register 7
and 9.

その際、64進カウンタ11には出力制御部1oからの
カウント信号10−5−1と出力イネーブル信号10−
8−1とが供給される。カウントクロック信号10−5
−1は第2図(g)のアウトプットイネーブル信号0E
NABLE−Bに相当し、この信号の立上りで84進カ
ウンタ18はカウントする。出力イネーブル信号IQ−
8−lハfx’s 2図(1)ノ出力許可M 号V I
DEOEM−8ニ相当し、この信号か1°’  (Hレ
ベル)でない時にはデコーダ12は出力を行わない。信
号0ENABLE−BはタイミングTCで初めて立上る
ので、タイミングTBからTCにおいては、64進カウ
ンタ11の内容は“0“であり、また信号VIDEOE
N−8はタイミングTBで立上ってl″になるので、デ
コーダ12によりデコードされたスイッチング素子Sl
のみがそのとlow(導通)状態になる。よって、この
タイミングTBからTCでは、最初の84ビツトの画素
データに対応して第1のブロックのLED Ll−1〜
1,1−84が点灯される。
At that time, the 64-decimal counter 11 receives the count signal 10-5-1 from the output control unit 1o and the output enable signal 10-
8-1 is supplied. Count clock signal 10-5
-1 is the output enable signal 0E in Figure 2 (g)
This corresponds to NABLE-B, and the 84-decimal counter 18 counts at the rising edge of this signal. Output enable signal IQ-
8-l fx's 2 Figure (1) Output permission M No. VI
This corresponds to DEOEM-8D, and the decoder 12 does not output unless this signal is 1°' (H level). Since the signal 0ENABLE-B rises for the first time at timing TC, the content of the 64-decimal counter 11 is "0" from timing TB to TC, and the signal VIDEOE
Since N-8 rises to l'' at timing TB, the switching element Sl decoded by the decoder 12
Only then becomes a low (conducting) state. Therefore, from timing TB to TC, LEDs Ll-1 to Ll-1 of the first block correspond to the first 84 bits of pixel data.
1, 1-84 are lit.

次のタイミングTGからTOにおいては、次の画素デー
タDATA(DMSB !’3 ヨヒDLSB) (7
)129 ヒ’ y h 目カら192 ビット目の6
4ビツトが、画人データ転送りロックCLK−Aにより
シフトレジスタ6および8に格納される。同時に、シフ
トレジスタ7および8に格納された64ピントの画素デ
ータが、スイ・ンチング素子SAI −9Aθ4iヨび
SBI 〜5seaニ出カされ、第2のブロックのLE
D L2−1〜L2−84を点灯させる。このとき、信
号線10−5を通してシフトレジスタ7および9に加え
られるアウトプントイネーブル信号0ENABLE−B
は出力許可を指示するl°゛となる。また、84進カウ
ンタ11はカウントクロック信号10−5−1の立上り
によりそのカウント値が°゛1”となり、デコーダ12
にょリヌインチング素子S2が選択されてON (導通
)となる。
From the next timing TG to TO, the next pixel data DATA (DMSB!'3 Yohi DLSB) (7
)129 hi' y h 192nd bit 6
Four bits are stored in shift registers 6 and 8 by image data transfer lock CLK-A. At the same time, the 64-pint pixel data stored in shift registers 7 and 8 is output to switching elements SAI -9Aθ4i and SBI ~5sea, and is output to LE of the second block.
D Turn on L2-1 to L2-84. At this time, output enable signal 0ENABLE-B is applied to shift registers 7 and 9 through signal line 10-5.
becomes l°゛, which indicates output permission. Further, the count value of the 84-decimal counter 11 becomes ゛1'' due to the rise of the count clock signal 10-5-1, and the decoder 12
The inching element S2 is selected and turned ON (conducting).

以上のような動作をタイミングTEになるまで順次繰り
返し、1走査線の画素データ4086ビツトを64ビツ
トずつ順にスイッチング素子SAI −SAθ4および
SBI〜5B64に出力する。次いで、タイミングTE
−TFにおいて、シフトレジスタ7および8に格納した
最後の64ビツトの画素データを出力して、■走査線の
印刷を終了する。
The above-described operations are sequentially repeated until timing TE, and 4086 bits of pixel data of one scanning line are sequentially output to switching elements SAI-SAθ4 and SBI-5B64 in units of 64 bits. Then timing TE
- At TF, the last 64 bits of pixel data stored in shift registers 7 and 8 are output, and printing of the scanning line is completed.

第3図(a)および(b)は第1図示の本発明LEDプ
リンタのLEDアレイに対する輝度変調の原理を示す。
FIGS. 3(a) and 3(b) show the principle of brightness modulation for the LED array of the LED printer of the present invention shown in FIG.

ここで、SはLEDアレイの各ブロックに共通なスイッ
チング素子であり、第1図示のスイッチング素子5t−
364に相当する。いま、第1図示のデコーダ12によ
りベース線C8がアクティブになって、スイッチング素
子Sがスイッチングされているものとする。このとき、
2ヒントの画素データDMSBおよびDLSBに対応し
てデータライン側のスイッチング素子SAおよびSBが
ON(導通)され・る。画素データのDMSBおよびD
LSBのアクティブ状態を゛1パすると、LEDに流れ
る電流IFの電流値は第3図(b)に示すようになり、
電流制限抵抗RAおよびReを流れる電流IFAおよび
IFBをあらかしめIFA <IFBとなるように電流
制限抵抗RAおよびRBを決めれば、LEDに対して4
値の輝度変調か行われることとなる。従って、このよう
な輝度変調により感光体上の1 ドツトの濃淡を変調で
きる。
Here, S is a switching element common to each block of the LED array, and the switching element 5t-
It corresponds to 364. It is now assumed that the base line C8 is activated by the decoder 12 shown in the first diagram, and the switching element S is switched. At this time,
Switching elements SA and SB on the data line side are turned on (conducted) in response to two hints of pixel data DMSB and DLSB. DMSB and D of pixel data
When the active state of LSB is cleared, the current value of the current IF flowing through the LED becomes as shown in Fig. 3(b),
If the currents IFA and IFB flowing through the current limiting resistors RA and Re are determined so that IFA <IFB, then 4
Brightness modulation of the value will be performed. Therefore, by such brightness modulation, the density of one dot on the photoreceptor can be modulated.

なお、本例ではl li]Ii素当り2ビツトのディジ
タル画素信号について説明したが、3ビツト以上のディ
ジタル画素(iR号の場合も同様に、ディジタル画素(
1’i号に応じたH度変調を行うことができる。
Note that in this example, a digital pixel signal of 2 bits per lli]Ii element was explained, but in the case of a digital pixel signal of 3 bits or more (iR), the digital pixel signal (
It is possible to perform H-degree modulation according to the 1'i signal.

すなわち、nピッI・のディジタル信号の場合には、n
(Nのスイッチンク朱子とn個の電流制限抵抗により 
2″階調の輝度変調を行うことができる。また、発光素
子どしてLEDの他にELi子等を用いてもよい。
That is, in the case of a digital signal with n pips, n
(With N switching capacitors and n current limiting resistors,
It is possible to perform brightness modulation of 2'' gradation.In addition to LEDs, an ELi element or the like may be used as the light emitting element.

以上説明したように、本発明によれば、1両歯を形成す
るnビットの画像信号に対し、n個のスイッチング素子
とn個の電流制限抵抗とにより、発光素子の輝度を変調
した各画素の濃淡を形成するようにしたので、簡潔な構
成で高解像度のバー21・−ン画像が得られる。
As explained above, according to the present invention, each pixel modulates the brightness of a light emitting element using n switching elements and n current limiting resistors for an n-bit image signal forming one tooth. Since the bar 21 is formed in shading, a high-resolution bar 21 image can be obtained with a simple configuration.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用したLEDプリンタの構成例を示
十ブロック線図、第2図(a)〜い)はそれぞれ第1図
示の各部の信号波形例を示すタイミングチャート、第3
図(a)および(b)は第1図示のLEDプリンタの輝
度変調の原理を示す回路図と、出力特性の表面である。 I・・・ しEDプリンタヘンド、 2・・・画素データDMSBの入力端子、3・・・画素
データDLSBの入力端子、4・・・画素データ転送り
ロングCLKの入力端子。 5−[%、:間4r 号VIDEO−ENABLE(7
)入力端子、6.7・・・画素データDLSBを格納す
るシフトレジスタ(パンツアメモリ)、 8.9・・・画素データDMSBを格納するシフトレジ
スタ(パンツアメモリ)、 10・・・出力制御部、 11・・・64進カウンタ。 12・・・デコーダ。 し11〜し84−1(4・・・しED (発光タイオー
ド)、S、Sl〜S64・・・スイッチング素子(トラ
ンジスタ)。 SA、SAI〜5A84・・・スイッチング素子(トラ
ンジスタフ、 RA、 RAI〜RAθ4・・・電流制限抵抗、F! 
B 、 R,B I〜l’?BI34・・・電流制限抵
抗、1F 、 IFA 、 IFB・・・電流、TA−
TF・・・タイミング。 CLK−A 、C;LK−8・・・クロンク、VIDE
OEN’−A、 VIDEOEN−8・・・出力許可信
号、0ENABLE−A、0ENABLE−8・・・ア
ウトプッI・イネーブル信号。 10−1〜10−6・・・イ言号線、 IQ−5−1・・・カウントクロック他事、to−e−
t・・・出力イネーブル信号。 特 許 出 願 人   キャノン株式会社−友 手続補正書(方幻 昭和sr年  4月 28日 特許庁長官 若 杉 和 夫  殿 1、事件の表示 特願昭3t−2293号 2、発明の名称 プリンタ 3、補正をする者 事件との関係      特許出願人 (100)キャノン株式会社 l)明細書簡6頁第ダ〜り行目の「第2図(a)〜(1
)」を「第一図」に訂正する。 2)同第6頁第6行目の[第、2図(a)〜(i)」を
[第2図における(a]〜(1)」に訂正する。 3)同第6頁第1O行目の「第2図(3月を「第2図に
おける(a)」に訂正する。 ダ)同第6頁第1/〜/コ行目の「第2図(b)」を「
第2図における(b)」に訂正する。 り)同第6頁第76行目の「第一図(d)」を「第一図
における(d)」に訂正する。 6)同第7頁第7行目の「第一図(f)」を「第2図に
おける(f)」に訂正する。 7)同第7頁第20行目の「第2図(e)」を「第2図
における(e)」に訂正する。 g)同第ざ貴簡6行目の「第一図(g)」を「第一図に
おける(g)」に訂正する。 デ)同第ざ貴簡9行目の「第2図θ月を「第、2図にお
ける(1)」に訂正する。 10)同第1/頁第1g〜/9行目の「第一図(a)〜
(1)はそれぞれ」P「第一図はJに訂正する。
FIG. 1 is a block diagram showing an example of the configuration of an LED printer to which the present invention is applied, FIGS.
Figures (a) and (b) are circuit diagrams showing the principle of brightness modulation of the LED printer shown in the first figure, and surfaces of output characteristics. I... ED printer hand, 2... Input terminal for pixel data DMSB, 3... Input terminal for pixel data DLSB, 4... Input terminal for pixel data transfer long CLK. 5-[%,: between 4r No. VIDEO-ENABLE (7
) input terminal, 6.7... Shift register (Panza memory) that stores pixel data DLSB, 8.9... Shift register (Panza memory) that stores pixel data DMSB, 10... Output control 11...64-decimal counter. 12...Decoder. 11 to 84-1 (4... ED (light emitting diode), S, Sl to S64... switching element (transistor). SA, SAI to 5A84... switching element (transistor off, RA, RAI) ~RAθ4...Current limiting resistance, F!
B, R, B I~l'? BI34...Current limiting resistance, 1F, IFA, IFB...Current, TA-
TF...timing. CLK-A, C; LK-8...Cronk, VIDE
OEN'-A, VIDEOEN-8...Output enable signal, 0ENABLE-A, 0ENABLE-8...Output I enable signal. 10-1 to 10-6...I word line, IQ-5-1...Count clock other things, to-e-
t...Output enable signal. Patent applicant: Canon Co., Ltd. - Friend procedural amendment (Hogen Showa SR, April 28, 1999, Director General of the Patent Office, Kazuo Wakasugi, 1, Indication of the case, Patent Application No. 3T-2293, 2, Name of the invention, Printer 3) , Relationship with the case of the person making the amendment Patent applicant (100) Canon Co., Ltd. l) "Figure 2 (a) to (1)
)" should be corrected to "Figure 1." 2) Correct "[Figure 2 (a) to (i)]" in line 6 of page 6 of the same page to "(a] to (1) in Figure 2)". 3) Page 6 of the same page, line 1O Correct "Figure 2 (March)" in the line "Figure 2 (March)" to "(a) in Figure 2".
(b) in Figure 2. ri) "(d) in Figure 1" on page 6, line 76 of the same page is corrected to "(d) in Figure 1." 6) Correct "(f) in Figure 1" on the 7th line of page 7 to "(f) in Figure 2". 7) Correct ``Figure 2 (e)'' on page 7, line 20 to ``(e) in Figure 2''. g) Correct "(g) in Figure 1" in line 6 of the same letter to "(g) in Figure 1." D) In line 9 of the same letter, correct ``θ month in Figure 2'' to ``(1) in Figure 2.'' 10) "Figure 1 (a) ~" in the same page 1/page 1g~/9th line
(1) are respectively corrected to "P" and "Figure 1 to J.

Claims (1)

【特許請求の範囲】[Claims] 発光素子により各1画素を形成するプリンタにおいて、
前記各1画素をnビットのディジタル信号で形成し、H
it記−画素を形成する前記各発光素子に対してn個の
スイッチング素子とn個の電流制限抵抗とにより輝度を
変調して各画素の濃淡を形成したことを特徴とするプリ
ンタ。
In a printer where each pixel is formed by a light emitting element,
Each pixel is formed by an n-bit digital signal, and H
- A printer characterized in that the brightness of each of the light emitting elements forming a pixel is modulated by n switching elements and n current limiting resistors to form shading of each pixel.
JP58002293A 1983-01-12 1983-01-12 Printer Pending JPS59127468A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP58002293A JPS59127468A (en) 1983-01-12 1983-01-12 Printer
US06/846,332 US4689694A (en) 1983-01-12 1986-03-31 Image recording apparatus utilizing linearly arranged recording elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58002293A JPS59127468A (en) 1983-01-12 1983-01-12 Printer

Publications (1)

Publication Number Publication Date
JPS59127468A true JPS59127468A (en) 1984-07-23

Family

ID=11525319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58002293A Pending JPS59127468A (en) 1983-01-12 1983-01-12 Printer

Country Status (1)

Country Link
JP (1) JPS59127468A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813664A1 (en) * 1987-04-22 1988-11-10 Hitachi Ltd CONTROL CIRCUIT FOR A FIELD OF LIGHT-EMITTING ELEMENTS

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3813664A1 (en) * 1987-04-22 1988-11-10 Hitachi Ltd CONTROL CIRCUIT FOR A FIELD OF LIGHT-EMITTING ELEMENTS
US4967192A (en) * 1987-04-22 1990-10-30 Hitachi, Ltd. Light-emitting element array driver circuit
US5138310A (en) * 1987-04-22 1992-08-11 Hitachi, Ltd. Light-emitting element array driver circuit

Similar Documents

Publication Publication Date Title
US4884080A (en) Color image printing apparatus
GB2165984A (en) Liquid crystal display device
US4954889A (en) Color masking circuit and color video printer using the same
JPS59127468A (en) Printer
US5189407A (en) Multi-color display system
JPS59127467A (en) Printer
JPH01176572A (en) Intermediate tone expression system in optical printer
JP2002052754A (en) Optical printer
KR940003639B1 (en) Area gradation control apparatus and method of thermal sensitive recording apparatus by thermal transfer method
US5629731A (en) Thermal printing apparatus having a thermal print head and line buffer
JPH0764096B2 (en) Recording device
JPS606471A (en) Printer head driving apparatus
JP2738418B2 (en) Image forming device
JP3183094B2 (en) Gradation recording control device in optical printer
KR960010405B1 (en) Multideck color video printer
JPH04363264A (en) Optical printer
JPH05177872A (en) Gradation control method in dot image output device
JPS59127466A (en) Printer
US5126758A (en) Optical printer
JPS63319167A (en) Method and apparatus for driving light emitting element array
JPS60198963A (en) Multi-gradation printer
JPH07232455A (en) Image forming device
JPS63185271A (en) Led array device
JPH06234238A (en) Led array drive circuit
JPH0557957A (en) Printing head and its driving method