JPS5912561Y2 - unit length pulse converter - Google Patents

unit length pulse converter

Info

Publication number
JPS5912561Y2
JPS5912561Y2 JP15381177U JP15381177U JPS5912561Y2 JP S5912561 Y2 JPS5912561 Y2 JP S5912561Y2 JP 15381177 U JP15381177 U JP 15381177U JP 15381177 U JP15381177 U JP 15381177U JP S5912561 Y2 JPS5912561 Y2 JP S5912561Y2
Authority
JP
Japan
Prior art keywords
output
pulse
addend
rotary encoder
unit length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15381177U
Other languages
Japanese (ja)
Other versions
JPS5479150U (en
Inventor
喜行 三村
Original Assignee
日本ライナ−株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ライナ−株式会社 filed Critical 日本ライナ−株式会社
Priority to JP15381177U priority Critical patent/JPS5912561Y2/en
Publication of JPS5479150U publication Critical patent/JPS5479150U/ja
Application granted granted Critical
Publication of JPS5912561Y2 publication Critical patent/JPS5912561Y2/en
Expired legal-status Critical Current

Links

Description

【考案の詳細な説明】 本考案は単位長パルス変換器に係わり、更に詳しくはロ
ータリエンコーダのテ゛イジタル出力パルス列を、1パ
ルス当り10m若しくはlmm等の単位長の重みを有す
るパルス列に変換し得る単位長パルス変換器に関する。
[Detailed Description of the Invention] The present invention relates to a unit length pulse converter, and more specifically, a unit length pulse converter capable of converting a digital output pulse train of a rotary encoder into a pulse train having a unit length weight of 10 m or 1 mm per pulse. Regarding pulse converters.

周知の通リロータリエンコーダとは第4図に簡略例示す
る如く、移動体等の被測定体aの変位を回転ドラムbの
回転に変換して検出し、その回転を入力軸Cを介して回
転スリット板dに伝え、この回転スリット板dの回転に
よって回転スリット板dと固定スリット板eより生ずる
モアレ縞の明暗を、両スリット板d,eをはさんでセッ
トされている発光素子fと受光素子gにより光電変換し
、増幅器hによって増幅後、パルス化回路iをドライブ
してデイジタル出力パルス列Pを発生させるものである
The well-known rotary encoder, as shown in a simplified example in FIG. The light is transmitted to the slit plate d, and the brightness of the moiré fringes generated by the rotating slit plate d and fixed slit plate e due to the rotation of the rotating slit plate d is received by the light emitting element f set between both slit plates d and e. After photoelectric conversion is performed by element g and amplified by amplifier h, a pulse generator i is driven to generate a digital output pulse train P.

即ち被測定体aの変位量をデイジタル量に変換して検出
する装置である。
That is, it is a device that converts the amount of displacement of the object to be measured a into a digital amount and detects it.

この場合、被測定体aの変位量とロータリエンコーダよ
り発生するデイジタルパルス列の関係は、被測定体aの
変位量を回転ドラムbによって回転角に変換する為、1
パルス当りの被測定体aの変位量が帯小数値となる。
In this case, the relationship between the displacement amount of the measured object a and the digital pulse train generated by the rotary encoder is 1 because the displacement amount of the measured object a is converted into a rotation angle by the rotating drum b.
The amount of displacement of the measured object a per pulse becomes a band decimal value.

即ち1パルス当りの変位量がlcmの如き整数値となら
ず、整数部分と小数部分の和の値となる。
That is, the amount of displacement per pulse does not take an integer value such as lcm, but becomes the sum of the integer part and the decimal part.

又、当初は1パルス当りの変位量が整数値となるように
全体を設定し得たとしても、その後、回転ドラムbが摩
耗等して半径が変化する為、究極の所、常時1パルス当
りの変位量を整数値に保つ事は困難である。
Furthermore, even if the entire system can be initially set so that the amount of displacement per pulse is an integer value, the radius of the rotating drum b will change due to wear etc., so in the end, the amount of displacement per pulse will always be It is difficult to maintain the amount of displacement at an integer value.

従って、ロータリエンコーダにデイジタルカウンタを関
連させ、被測定体aの変位量をロータリエンコーダのテ
゛イジタル出力パルス数をカウントすることによって計
測する場合や、又はロータリエンコーダに制御カウンタ
を関連させ、帯状体や板状体の移送制御や、工作機械分
野に於けるワークの搬送ないしは位置決制御する場冶に
、上記のようにカウンタにカウントされるデイジタルパ
ルス列が、1パルス当り帯小数の値をもつものであるか
ら、即ち半端値であるから、変位1の計測や制御量の設
定が容易でなく、又その補狂も極めて手数のかかる作業
になる等の不具合を有している。
Therefore, when a digital counter is associated with a rotary encoder and the amount of displacement of the object to be measured a is measured by counting the number of digital output pulses of the rotary encoder, or when a control counter is associated with a rotary encoder and the amount of displacement of the object to be measured a is measured by counting the number of digital output pulses of the rotary encoder, The digital pulse train counted by the counter as described above has a value of a fractional decimal number per pulse in the field of controlling the transfer of shaped bodies and controlling the conveyance or positioning of workpieces in the field of machine tools. Therefore, since it is an odd value, it is not easy to measure the displacement 1 or set the control amount, and the correction thereof is also a very labor-intensive task.

本考案は述上の点に鑑み威されたもので、その目的とす
る所は、被計測体若しくは被制御体の変位量をロータリ
エンコーダによってデイジタル量に変換して検出する場
合に於て、上記ロータリエンコーダの、1パルス当り帯
小数値の特性を有するデイジタル出力パルス列を、1パ
ルス当りlcmの如き整数値、即ち単位長の重みを有す
るパルス列に変換し得るようにするにあり、又それによ
り被計測体の変位量の把握や被制御体の制御量の設定を
簡易化すると共に、その補正も容易とするにある。
The present invention has been developed in view of the above-mentioned points, and its purpose is to detect the displacement of a measured or controlled object by converting it into a digital quantity using a rotary encoder. It is possible to convert a digital output pulse train of a rotary encoder having a characteristic of a band decimal value per pulse into a pulse train having an integer value such as lcm per pulse, that is, a weight of unit length, and thereby The object of the present invention is to simplify the grasping of the displacement amount of the measuring object and the setting of the controlled amount of the controlled object, and also to facilitate the correction thereof.

次に、上記目的を達或する為の本考案の基本的思想を第
1図に従い説明すると、1はロータリエンコーダ、2は
上記ロータリエンコーダ1の出力及びスタートストップ
フリツプフロツプFF1の出力を入力とするパルスゲー
ト、3は上記パルスゲート2の出力を入力とすると共に
試測・計測フリツプフロツプFF2の計測側Mの出力を
入力とする計測ゲート、4は上記計測ゲート3の出力を
入力とすると共に、2進全加算器5側よりの和数出力S
Oをデータ人力とし、且つ初期リセットフリップフロツ
フ゜FF3のリセット側Rの出力を入力とする並列人力
一並列出力シフトレジスタ、5は上記シフトレジスタ4
のシフト出力である被加数Bを入力とすると共に、加数
設定器6に設定された設定加数Kを2進化変換器7によ
って2進化した加数Aを入力とする2進全加算器、8は
上記全加算器5の設定桁上げ数Yの重みをもった桁上げ
出力CO・・・・・・即ち単位長パルスP1を入力とす
ると共に、計測ゲート3の出力を入力とする単位長パル
スゲート、9は単位長パルスの検出端、10は単位長パ
ルスゲート8の出力を入力とする論理和ゲート、11は
論理和ゲーNOの出力を入力とすると共に、前述初期リ
セットフリツプフロツプFF3のリセット側R出力を入
力とする10進カウンタで゛ある。
Next, the basic idea of the present invention for achieving the above object will be explained with reference to FIG. 1. 1 is a rotary encoder, 2 is an input for the output of the rotary encoder 1 and the output of the start-stop flip-flop FF1. A pulse gate 3 inputs the output of the pulse gate 2, and a measurement gate inputs the output of the measurement side M of the test/measurement flip-flop FF2; 4 inputs the output of the measurement gate 3, and , sum output S from the binary full adder 5 side
5 is a parallel output shift register in which O is the data input and the output of the reset side R of the initial reset flip-flop FF3 is input; 5 is the shift register 4 mentioned above;
A binary full adder which receives as input the summand B which is the shift output of , and also receives as input the addend A obtained by binary coding the set addend K set in the addend setter 6 by the binary converter 7. , 8 is a carry output CO with a weight of the set carry number Y of the full adder 5... In other words, a unit that receives the unit length pulse P1 as an input and also receives the output of the measurement gate 3 as an input. A long pulse gate, 9 is a unit length pulse detection terminal, 10 is an OR gate that receives the output of the unit length pulse gate 8, and 11 receives the output of the OR gate NO as an input, as well as the above-mentioned initial reset flip-flop. This is a decimal counter that receives the reset side R output of FF3 as an input.

このようにした場合、ロータリエンコーダ1の出力パル
スPがパルスゲート2、計測ゲート3を介してシフトレ
ジスタ4にクロック入力されると、シフトレジスタ4に
記憶されていた和数SOが全加算器5に被加算Bとして
入力されると共に、加数設定器6にセットされた設定加
数Kが2進化変換器7による2進化を径て、加数Aとし
て全加算器5に加数入力され、全加算器5によって演算
され、演算処理によって被加算Bと加数Aの和が、設定
桁上げ数であるYの値より大であれば、桁上げ出力CO
が生じ、余りは和数SOとしてシフトレジスタ4にデー
タ入力されて記憶され、以後クロツクパルス各にこれを
反復するものであるが、ここで重要な事は、首記した目
的を達或する為に本考案に於ては、上記全加算器5の設
定桁上げ数Yの重みをもつ桁上げ出力COを生ずる為の
上記設定桁上げ数Yと、上記加算設定器6にセットする
設定加数Kの相互の関係を、 の関係式を満すように設定する。
In this case, when the output pulse P of the rotary encoder 1 is clocked into the shift register 4 via the pulse gate 2 and the measurement gate 3, the sum number SO stored in the shift register 4 is changed to the full adder 5. At the same time, the set addend K set in the addend setter 6 is inputted as the addend B to the full adder 5 as the addend A after being binarized by the binary converter 7. It is calculated by the full adder 5, and if the sum of the augend B and the addend A is larger than the value of Y, which is the set carry number, the carry output CO
is generated, and the remainder is input into the shift register 4 as data and stored as sum number SO, and this is repeated for each clock pulse thereafter.What is important here is that in order to achieve the purpose mentioned above, In the present invention, the set carry number Y to generate the carry output CO having the weight of the set carry number Y of the full adder 5, and the set addend K set in the addition setter 6. The mutual relationship between is set to satisfy the relational expression.

但しXは被計測体の単位長(例えばlcm)の変位量に
対応するロータリエンコーダ1から発信されるパルスP
の数である。
However, X is the pulse P transmitted from the rotary encoder 1 corresponding to the displacement of the measured object in unit length (for example, lcm).
is the number of

即ちロータリエンコーダ1がら発信された被計測体単位
長あたりのパルスPの数である。
That is, it is the number of pulses P transmitted from the rotary encoder 1 per unit length of the object to be measured.

従ってクロツクパルス各に、全加算器5に加わる設定加
数Kはロータリエンコーダ1のパルスPの列の1パルス
当りの加数を意味する。
The set addend K applied to the full adder 5 for each clock pulse therefore means the addend per pulse of the train of pulses P of the rotary encoder 1.

このようにした場合、全加算器5より発信される桁上げ
出力COを、1パルス当りlcrnの如き単位長の重み
を有するパルスP1の列とする事ができる。
In this case, the carry output CO sent from the full adder 5 can be made into a train of pulses P1 having a unit length weight such as lcrn per pulse.

即ち被計測体若しくは被制御体の変位量をロータリエン
コーダ1によってデイジタル量に変換して検出する場合
に於て、上記ロータリエンコーダ1の1パルス当り帯小
数値の特性を有するテ゛イジタル出力パルスPの列を、
1パルス当りlcmの如き整数値、即ち単位長の重みを
有するパルスP1の列に変換できる。
That is, in the case where the displacement amount of the object to be measured or the object to be controlled is converted into a digital amount and detected by the rotary encoder 1, a sequence of digital output pulses P having a characteristic of a band decimal value per pulse of the rotary encoder 1 is used. of,
It can be converted into a train of pulses P1 having a weight of integer value such as lcm per pulse, ie unit length.

この点を明確にすべく、1つの具体数値を上げると共に
、それを基にした第2図の動作展開図を示しながら、1
つの具体的動作を説明する。
In order to clarify this point, we will raise one specific value and show the operation development diagram in Figure 2 based on it.
We will explain two specific operations.

今、X=1.28パルス、Y=1024であるとする。Now assume that X=1.28 pulses and Y=1024.

即ち被計測体が50m変位した時、ロータリエンコーダ
1から出力されたパルスPの数が6400で゛あったと
する。
That is, assume that when the object to be measured is displaced by 50 m, the number of pulses P output from the rotary encoder 1 is 6400.

すると被計測体のlcm(単位長)の変位量に対応する
ロータリエンコーダ1の発信パルス数Xは、 である。
Then, the number of pulses X transmitted by the rotary encoder 1 corresponding to the displacement amount of lcm (unit length) of the object to be measured is as follows.

従って全加算器5の特性に応じて決定された桁上げ出力
COを生ずる桁上げ数Yが1024であるから、上述■
式を用いて となる。
Therefore, since the carry number Y that produces the carry output CO determined according to the characteristics of the full adder 5 is 1024, the above
Using Eq.

即ち加数設定器6に設定加数K=800が設定される。That is, the set addend K=800 is set in the addend setter 6.

このような設定の下に、被計測体の変位を計測すべく、
スタート・ストップフリツプフロツプFFI.試測・計
測フリツプフロツプFF2を動作させてパルスゲート2
及び計測ゲート3を開き、且つ初期リセットフリツプフ
ロツプFF3によりシフトレジスタ4を初期状態にする
Under these settings, in order to measure the displacement of the object to be measured,
Start/stop flip-flop FFI. Trial measurement/measurement Operate flip-flop FF2 and pulse gate 2
Then, the measurement gate 3 is opened, and the shift register 4 is brought to an initial state by the initial reset flip-flop FF3.

被計測体の変位に応じて、ロータリエンコーダ1よりデ
イジタルパルス列が出力されるが、今、最初のパルスP
がパルスゲート2、計測ゲート3を径で、シフトレジス
タ4に入力されたとする。
A digital pulse train is output from the rotary encoder 1 according to the displacement of the object to be measured, but now the first pulse P
Suppose that is input to the shift register 4 with the pulse gate 2 and measurement gate 3 as diameters.

シフトレジスタ4の記憶は0であるから、上記クロツク
入力により全加算器5側へシフト゜される被加数BはO
である。
Since the memory of the shift register 4 is 0, the summand B shifted to the full adder 5 by the above clock input is O.
It is.

従って加数Aの800のみ全加算器5に入力される。Therefore, only the addend A of 800 is input to the full adder 5.

直ちに演算されて、和数SO、即ち800がシフトスジ
スタ4にデータ入力される。
The sum number SO, ie, 800, is immediately calculated and inputted into the shift register 4.

この時点に於ては桁上げ数1024を越えないので、桁
上げ出力COは生じない。
At this point, the number of carries does not exceed 1024, so no carry output CO is generated.

次いで、次位のパルスPがシフトレジスタ4に入力され
ると、そのクロツク入力によりシフトレジスタ4に於で
記憶されていた和数SOの800が被加数Bとして全加
算器5に加わり、同時に加数Aの800が全加算器5に
入力される。
Next, when the next pulse P is input to the shift register 4, the sum number SO 800 stored in the shift register 4 is added to the full adder 5 as the summand B by the clock input, and at the same time Addend A of 800 is input to full adder 5.

直ちに演算され、その値が1600であるから、桁上げ
数1024を越えている為に、桁上げ出力COが全加算
器5より出力されると共に、余りSOの576がシフト
レジスタ4にデータ入力される。
Since it is calculated immediately and the value is 1600, which exceeds the carry number 1024, the carry output CO is output from the full adder 5, and the remainder SO, 576, is input to the shift register 4. Ru.

その動作を第2図示の如く反復して、今ロータリエンコ
ーダ1の出力パルスPの128パルス分がシフトレジス
タ4に入ったとすると、全加算器5には128 X 8
00 = 102400の数値が入力され、10240
0の値は1024 X 100+Oだから、1024の
、桁上げ出力COが100回出力されたことになる。
If this operation is repeated as shown in the second figure, and now 128 pulses of the output pulses P of the rotary encoder 1 have entered the shift register 4, the full adder 5 has 128 x 8 pulses.
The numerical value of 00 = 102400 is input, 10240
Since the value of 0 is 1024 x 100+O, this means that 1024 carry outputs CO have been output 100 times.

即にロータリエンコーダ1から発信されたパルスPの1
28パルス分が、桁上げ出力COである単位長パルスP
1の100パルス分に変換され、それが単位長パルスゲ
ート8、論理和ゲート10を介して10進カウンタ11
により計測されたことになる。
1 of the pulses P immediately transmitted from the rotary encoder 1
Unit length pulse P whose 28 pulses are carry output CO
It is converted into 100 pulses of 1, which is passed through a unit length pulse gate 8 and an OR gate 10 to a decimal counter 11.
This means that it was measured by

上記ロータリエンコーダ1から発信されたパルスPは、
被計測体のlcmの変位量に対して、変位量1cm=1
.28パルスの関係にあるから、その128パルス分は
変位量100 cmに相当する。
The pulse P transmitted from the rotary encoder 1 is
For the displacement amount of lcm of the measured object, displacement amount 1 cm = 1
.. Since there is a relationship of 28 pulses, the 128 pulses correspond to a displacement of 100 cm.

他方、上述したように10進力ウンタ11に計測された
単位長パルスP1は100であるから、 P1は1パルス当りlcmの重みを有している。
On the other hand, since the unit length pulse P1 measured by the decimal force counter 11 is 100 as described above, P1 has a weight of lcm per pulse.

即ち整数値のみの、単位長パルスである。That is, it is a unit length pulse with only integer values.

上記のロータリエンコーダ1から発信されたパルスPは
、1cm=1.28パルスの関係にあり、1パルス当り
の変位量は、 P=0.781cmとなり、整数部分と小数部分の和、
即ち帯小数値となり、被計測体の変位量の把握や、被制
御体の制御量の設定を行うに際し、極めて煩雑な作業を
要し、又その補正も容易ではなかったが、本考案の場合
、ロータリエンコーダ1のパルスPの列を、1パルス当
りlcmの如き単位長の重みをもつパルスP1の列に変
換でき、そのP1パルスの積算値は、直接被計測体の変
位量を示しているから、被計測体の変位量の把握及び被
制御体の制御量の設定並びに補正が極めて容易となる。
The pulse P transmitted from the rotary encoder 1 has a relationship of 1 cm = 1.28 pulses, and the displacement amount per pulse is P = 0.781 cm, which is the sum of the integer part and the decimal part,
In other words, it becomes a mixed decimal value, which requires extremely complicated work when grasping the amount of displacement of the object to be measured or setting the amount of control of the object to be controlled, and it is not easy to correct it, but in the case of the present invention. , the train of pulses P of the rotary encoder 1 can be converted into a train of pulses P1 having a weight of unit length such as lcm per pulse, and the integrated value of the P1 pulses directly indicates the amount of displacement of the object to be measured. Therefore, it becomes extremely easy to grasp the amount of displacement of the object to be measured and to set and correct the amount of control of the object to be controlled.

上記の例の場合、10進カウンタ11のパルスP1の計
数値が100000パルスであれば、被計測体はlkm
変位した事を直読できる。
In the above example, if the count value of pulse P1 of decimal counter 11 is 100,000 pulses, the measured object is lkm
You can directly read the displacement.

換算表の使用等の煩雑作業が全くない。There is no need for complicated work such as using a conversion table.

而して、必要ならば第1図に関連図示する如く、パルス
ゲート2の出力を入力とすると共に試測・計測フリツプ
フロツプFF2の試測側Tの出力を入力とする試測ゲー
ト12を設け、且つその試測ゲート12の出力を論理和
ゲー}10の入力とするようにしておけば、必要に応じ
て上記のXを求める事ができる。
If necessary, as shown in FIG. 1, a test gate 12 is provided which receives the output of the pulse gate 2 and receives the output of the test side T of the test/measurement flip-flop FF2. If the output of the test gate 12 is input to the OR game 10, the above-mentioned X can be determined as necessary.

即ち試測・計測フリツプフロツプFF2の動作を反転さ
せて、計測ゲート3を閉,試測ゲート12を開とし、被
計測体の変位量に対応するロータリエンコーダ1の出力
パルス数を10進カウンタ11にて読む。
That is, the operation of the test/measuring flip-flop FF2 is reversed, the measurement gate 3 is closed, the test measurement gate 12 is opened, and the number of output pulses of the rotary encoder 1 corresponding to the amount of displacement of the object to be measured is stored in the decimal counter 11. Read it.

それにより被計測体の単位長(例えばlcm)の変位量
に対応するロータリエンコーダ1のパルス数Xを求める
Thereby, the number of pulses X of the rotary encoder 1 corresponding to the amount of displacement of the measured object in unit length (for example, lcm) is determined.

このXの算出により上述■式を満足する加数設定器6に
セットする設定加数Kを求め、その数値を加数設定器6
にセットするようにする。
By calculating this X, the set addend K to be set in the addend setter 6 that satisfies the above formula
Set it to .

このような作業を媒介させれば、計測状況,制御状況に
応じて本考案を最適に即応させることができる。
By mediating such work, the present invention can be optimally adapted to the measurement situation and control situation.

又、上記のように試測・計測フリツプフロツプFF2の
動作を反転させて、計測ゲート3を閉,試測ゲート12
を開とし、被計測体の予め定めた一定変位量当りのロー
タリエンコーダ1の出力パルス数を10進カウンタにて
カウントし、その計数値を、上記の予め定めた一定変位
量を記憶させておいた演算器に送り、演算処理によりX
を自動算出させると共に、加数設定器6にセットする為
の加数Kをも自動的に算出させ、次いでその加数Kを自
動的に加数設定器6にシフトさせるようにすれば、上述
した本考案の用い方と同様に、計測状況、制御状況に応
じて本考案を最適に即応させることができる。
Also, as described above, the operation of the test/measurement flip-flop FF2 is reversed, the measurement gate 3 is closed, and the test measurement gate 12 is closed.
open, count the number of output pulses of the rotary encoder 1 per predetermined constant displacement amount of the object to be measured with a decimal counter, and store the counted value as the above predetermined constant displacement amount. X
If you automatically calculate the addend K to be set in the addend setter 6, and then automatically shift the addend K to the addend setter 6, the above-mentioned result can be achieved. Similar to the method of using the present invention described above, the present invention can be optimally adapted to the measurement situation and control situation.

以上詳述した如く本考案によれば、被計測体の変位量又
は被制御体の制御変位量をロータリエンコーダによって
デイジタル量に変換して検出する場合に於て、上記ロー
タリエンコーダのパルスの特性が、1パルス当り帯小数
値の変位量を示していても、1パルス当りlcmの如き
整数値、即ち単位長の重みを有するパルス列に変換でき
るので、被計測体の変位量のデイジタル的な把握や、被
制御体のデイジタル制御量の設定を簡易化することがで
き、又その補正も容易となる利点をもたらすものである
As detailed above, according to the present invention, when the displacement amount of a measured object or the controlled displacement amount of a controlled object is converted into a digital amount by a rotary encoder and detected, the characteristics of the pulses of the rotary encoder are , even if the amount of displacement per pulse is expressed as a decimal value, it can be converted to an integer value such as lcm per pulse, that is, a pulse train with a weight of unit length, so it is possible to digitally grasp the amount of displacement of the object to be measured. , it is possible to simplify the setting of the digital control amount of the controlled object, and it also brings about the advantage that the correction thereof is also easy.

次に第1図に於て示した基本的思想の具体例を第3図に
開示する。
Next, a specific example of the basic idea shown in FIG. 1 is disclosed in FIG.

本例は、パルスゲート2としてNAND回路、計測ゲー
ト3としてAND回路、シフトレジスタ4としてD−F
FXIOより成る10ビット並列人力一並列出力シフト
レジスタを用いてある。
In this example, the pulse gate 2 is a NAND circuit, the measurement gate 3 is an AND circuit, and the shift register 4 is a D-F
A 10-bit parallel human-powered one-parallel output shift register consisting of FXIO is used.

上記10ビット並列人カー並列出力シフトレジスタはイ
ンバータIを介してAND回路、即ち計測ゲート3に接
続されており、記号Tはロータリエンコーダ1のパルス
Pが入るクロツク人力Rは初期リセットフリツフ゜フロ
ツフ゜FF3のリセット出力が入るリセット入力、Dは
全加算器5の和数出力SOを入力させるデータ入力、そ
してQは全加算器5への被加数Bとなるシフト出力を示
している。
The above-mentioned 10-bit parallel output shift register is connected to an AND circuit, that is, a measurement gate 3, via an inverter I, and symbol T is a clock into which the pulse P of the rotary encoder 1 is input.R is an initial reset flip-flop. A reset input receives the reset output of the FF3, D represents a data input into which the sum output SO of the full adder 5 is input, and Q represents a shift output that becomes the summand B to the full adder 5.

次いで全加算器5として4ビット2進全加算器を3個並
列に構威し、不必要な加数人力,被加数入力を閉じて全
体として10ビット純2進並列加算器として構威したも
のを採用してあり、記号Bは被』口数入力、Aは加数人
力、SOは和数出力を示し、最下位の桁上げ出力CO4
は次位の桁上げ人力C1となり、最上位の桁上げ出力C
O4が単位長パルスP1となる。
Next, three 4-bit binary full adders were constructed in parallel as full adder 5, and the unnecessary manpower and addend input were closed to create a 10-bit pure binary parallel adder as a whole. The symbol B is the digit input, A is the addend input, SO is the sum output, and the lowest carry output is CO4.
becomes the next carry power C1, and the highest carry output C
O4 becomes the unit length pulse P1.

加数設定器6としては本例の場合、BCDコードテ゛イ
ジタルスイッチを用いて、そこに設定された設定加数K
はBCD一純2進変換器にて示された2進化変換器7に
より2進化されて、上記の加数人力Aとなる。
In this example, a BCD code digital switch is used as the addend setter 6, and the set addend K set there is used.
is converted into a binary code by a binary conversion converter 7 represented by a BCD pure binary converter, and becomes the above-mentioned addend power A.

さて単位長パルスゲート8としてはNAND回路を用い
、インバータIを介して単位長パルス検出端9が接続さ
れる。
Now, a NAND circuit is used as the unit length pulse gate 8, and a unit length pulse detection terminal 9 is connected through the inverter I.

論理和ゲート10としてはNOR回路を用い、その論理
和ゲート10の出力である単位長パルスP1をカウント
する10進カウンタ11に於けるTAはカウント入力、
Rはリセット人力、A,B,C,Dはカウント出力(B
CDコード)を示し、カウント入力の立下がりで、カウ
ント数が出力される。
A NOR circuit is used as the OR gate 10, and TA in the decimal counter 11 that counts the unit length pulse P1 which is the output of the OR gate 10 is a count input;
R is manual reset, A, B, C, D are count outputs (B
CD code), and the count number is output at the falling edge of the count input.

上記のBCDコードはBCD−7セグメント変換器13
の人力となり、7セグメント発光ダイオード14を駆動
し、カウント数を数字表示する。
The above BCD code is BCD-7 segment converter 13
With human power, the 7-segment light emitting diode 14 is driven and the count is displayed numerically.

尚スタート・ストップフリツプフロツプFFI,試測・
計測フリツプフロツフFF2、初期リセットフリツプフ
ロツプFF3はNANDゲート2個を用い、各ゲートの
出力を入力に正帰還させた通常のR−Sフリツプフロツ
プを用いた例を示してある。
In addition, start/stop flip-flop FFI, test measurement,
The measurement flip-flop FF2 and the initial reset flip-flop FF3 use two NAND gates, and an example is shown in which a normal R-S flip-flop is used in which the output of each gate is positively fed back to the input.

そしてパルスゲートの出力を入力とする試測ゲート12
をAND回路にて関連図示してある。
And a test measurement gate 12 which inputs the output of the pulse gate.
The related figures are shown using an AND circuit.

その出力は論理和ゲー} 10の入力となる。The output becomes the input for the OR game}10.

【図面の簡単な説明】[Brief explanation of drawings]

添附図面、第1図は本考案に或る単位長パルス変換器を
示すブロック線図、第2図はロータリエンコーダ1のテ
゛イジタルパルスを単位長パルスに変換する一つの動作
例を説明する為の動作展開図、第3図は第1図に於で示
した単位長パルス変換器の一つの具体例を示す論理回路
図、第4図はロータリエンコーダのデイジタル出力パル
ス列のパルス特性を説明する為の一例図である。
In the accompanying drawings, FIG. 1 is a block diagram showing a certain unit length pulse converter according to the present invention, and FIG. 2 is an operation example for explaining an example of the operation of converting digital pulses of the rotary encoder 1 into unit length pulses. 3 is a logic circuit diagram showing a specific example of the unit length pulse converter shown in FIG. 1, and FIG. 4 is an example for explaining the pulse characteristics of the digital output pulse train of a rotary encoder. It is a diagram.

Claims (1)

【実用新案登録請求の範囲】 被計測体の変位量又は被制御体の制御変位量をロータリ
エンコーダ1によってデイジタル量に変換して検出する
場合に於て、ロータリエンコーダ1のデ゛イジタル出力
パルスPを入力すると共に全加算器5の和数出力SO,
及び初期リセットフリツフ゜フロツプFF3のリセット
出力を入力とするシフトレジスタ4を備え、上記のシフ
トレジスタ4のシフト出力を被加数人力Bとし、且つ加
数設定器6にセットしたる設定加数Kを2進変換器7に
より2進化した加数Aを入力とする全加算器5を備え、
全加算器5の設定桁上げ数Yの重みをもつ桁上げ出力0
0を生ずる為の上記設定桁上げ数Yと上記加数設定器6
にセットする設定加数Kの相互関係を、 但し、X=被計測体の単位長の変位量に対応するロータ
リエンコーダ1から発信されるパルスPの数。 の関係式を満すように定めることによって1パルス当り
帯小数値の特性を有するロータリエンコーダ1のテ゛イ
ジタル出力パルスPの列をシフトレジスタ4に入力する
事により、上記の全加算器5の桁上げ出力COを、1パ
ルス当り単位長の重みを有するパルスP1とする単位長
パルス変換器。
[Claims for Utility Model Registration] When detecting the amount of displacement of an object to be measured or the amount of controlled displacement of an object to be controlled by converting it into a digital amount by the rotary encoder 1, the digital output pulse P of the rotary encoder 1 and the sum output SO of the full adder 5,
and a shift register 4 which receives as input the reset output of the initial reset flip-flop FF3, and sets the shift output of the shift register 4 as the addend B, and sets the set addend in the addend setter 6. It is equipped with a full adder 5 which inputs an addend A obtained by binary converting K by a binary converter 7,
Carry output 0 with weight of set carry number Y of full adder 5
The above set carry number Y to generate 0 and the above addend setter 6
The correlation between the set addend K and the set addend K is as follows: where X = the number of pulses P emitted from the rotary encoder 1 corresponding to the displacement amount of the unit length of the object to be measured. By inputting the sequence of digital output pulses P of the rotary encoder 1, which has the characteristic of a band decimal value per pulse, to the shift register 4, the carry of the full adder 5 is A unit length pulse converter whose output CO is a pulse P1 having a unit length weight per pulse.
JP15381177U 1977-11-15 1977-11-15 unit length pulse converter Expired JPS5912561Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15381177U JPS5912561Y2 (en) 1977-11-15 1977-11-15 unit length pulse converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15381177U JPS5912561Y2 (en) 1977-11-15 1977-11-15 unit length pulse converter

Publications (2)

Publication Number Publication Date
JPS5479150U JPS5479150U (en) 1979-06-05
JPS5912561Y2 true JPS5912561Y2 (en) 1984-04-16

Family

ID=29141344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15381177U Expired JPS5912561Y2 (en) 1977-11-15 1977-11-15 unit length pulse converter

Country Status (1)

Country Link
JP (1) JPS5912561Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8441429B2 (en) 2008-10-14 2013-05-14 Sharp Kabushiki Kaisha Clock generation circuit, light source control circuit, and display device

Also Published As

Publication number Publication date
JPS5479150U (en) 1979-06-05

Similar Documents

Publication Publication Date Title
US3725656A (en) Computing system for use in price indicating balance
US3663806A (en) Apparatus for calculating and displaying dynamic coil parameters
JPS5912561Y2 (en) unit length pulse converter
CN100498234C (en) Sensor signal processor
US4011509A (en) Apparatus for relative power measurements in a power meter
US3855585A (en) System for generating a digital signal indicative of shaft position with automatic error correction
CA1142345A (en) Relatively moving photodiode sensed diffraction grating-type measuring device
US4214152A (en) Error correction in a remote meter reading device
DK143425B (en) PRICING ELECTRONIC WEIGHT
US5177770A (en) Linear scale measuring device
SU736095A1 (en) Device for squaring numbers
SU691862A1 (en) Apparatus for computing logarithmic functions
SU386727A1 (en) THE DEVICE FOR ADJUSTMENT OF THE GULP
SU1081437A2 (en) Device for measuring temperature
SU871096A1 (en) Averaging frequency meter
SU1425458A1 (en) Digital scales
SU941907A1 (en) Low frequency ratio digital meter
SU868616A1 (en) Device for digital measuring of pulse frequency deviation from given value
SU1290309A1 (en) Device for extracting square root
SU1101752A1 (en) Uhf power digital meter
SU805493A1 (en) Pulse-time tolerance linearizing converter
SU960887A1 (en) Protoelectric converter of variable speed displacement to digital code
SU1380808A1 (en) Apparatus for measuring the volume of logs
SU368468A1 (en) INFORMATIONAL-LOGICAL SYSTEM OF AUTOMATIC MEASUREMENT AND ACCOUNTING
SU480099A1 (en) Device for determining the information ability of the angle-code converter