JPS59112730A - Alternating current branching circuit - Google Patents

Alternating current branching circuit

Info

Publication number
JPS59112730A
JPS59112730A JP22205382A JP22205382A JPS59112730A JP S59112730 A JPS59112730 A JP S59112730A JP 22205382 A JP22205382 A JP 22205382A JP 22205382 A JP22205382 A JP 22205382A JP S59112730 A JPS59112730 A JP S59112730A
Authority
JP
Japan
Prior art keywords
circuit
input
amplifier
output
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22205382A
Other languages
Japanese (ja)
Inventor
Mitsunari Kano
加納 光成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP22205382A priority Critical patent/JPS59112730A/en
Publication of JPS59112730A publication Critical patent/JPS59112730A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/20Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To perform the stable AC branching of a two-wire circuit even when a large gain is provided by allowing a switch to connects an amplifier output in the direction of a circuit whose input is detected first and cuts off the output of an amplifier in the other direction. CONSTITUTION:When there is an input to a circuit M, a comparator CMP circuit 4a generates an output and a control circuit 6 registers its state in its internal memory and also turns on the switch SW5a to send out the output of an amplifier 2a to circuits S1 and S2. At this time, it is informed that a CMP circuit 4b also generates an output, but the circuit M is judged to be first, so an SW5b is not turned on to disconnect the path including an amplifier 2b; and there is no stray input to a hybrid circuit 1a, so that no oscillation occurs even when the gain of the amplifier 2a is large. The contents of the memory registered by the circuit 6 are reset when the input to the circuit M is ceased and input from a new circuit is held in readiness.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、交流分岐回路に関し、特に回線損失補償のた
めの利得を持たせることによって生ずる発振等の不安定
現象を抑制できる交流分岐回路に関するものである。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to an AC branch circuit, and particularly to an AC branch circuit that can suppress unstable phenomena such as oscillation caused by providing a gain for line loss compensation. It is.

〔従来技術〕[Prior art]

複数の回線を1つの回線に集線するため、交流分岐回路
が用いられるが、この交流分岐回路の種類には、トラン
ス自体を用いるもの、抵抗分割によるもの、および増幅
器によるものがある。これらのうち前2者はいずれも入
力から出力が受動素子を介して分岐されるので、エネル
ギは小さくなる一方であって、発振が起ることはない。
AC branch circuits are used to condense multiple lines into one line, and there are three types of AC branch circuits: those that use a transformer itself, those that use resistance division, and those that use amplifiers. In the first two of these, the output is branched from the input via the passive element, so the energy only decreases and oscillation does not occur.

これに対して増幅器を持ったものは、利得の決め方によ
って、2線式の場合にはハイブリッドからの廻り込みに
より発振が起る。このため、増幅器の利得を下げて使用
するか、あるいはハイブリッドの調・整を行って廻り込
みを少なくする等の方法がとられている。また、十分な
利得を持たせると、ハイブリッドの調整を行っても発振
が起き易くなるという欠点があり、2線式で回線損失を
大幅に補償することは困難である。         
  ド・第1図は、従来の2線式回線用の交流分岐回路
のブロック図であり、第2図は第1図に用いるノAイブ
リッド回路の構成図である。
On the other hand, in the case of a two-wire type, oscillation occurs due to input from the hybrid depending on how the gain is determined in a type with an amplifier. For this reason, methods have been taken such as lowering the gain of the amplifier or adjusting the hybrid to reduce the interference. Furthermore, if a sufficient gain is provided, oscillation is likely to occur even if the hybrid is adjusted, which makes it difficult to significantly compensate for line loss in a two-wire system.
1 is a block diagram of a conventional AC branch circuit for a two-wire line, and FIG. 2 is a block diagram of a hybrid circuit used in FIG. 1.

第1図においてN 1 a+ 1 b+ l cはハイ
ブリッド回路、2a、2bは増幅器、凸は加算回路T。
In FIG. 1, N 1 a+ 1 b+ l c is a hybrid circuit, 2a and 2b are amplifiers, and the convex portion is an adder circuit T.

ある。交流分岐回路の回線Mからの入力は、ハイブリッ
ド回路1aから増幅器2aで増幅されて、ハイブリッド
1 b r 1 cを通り回iS 1.82に出力され
る。一方、回MSIからの入力は、ハイブリッド回路1
bを通った後、加算回路3により回線S2の入力と加算
されて増幅器2bに入り、ここで増幅され、ハイブリッ
ド回路1aを通って回線Mに出力される。ここで、ハイ
ブリッド回路1aは、増幅器2bの出力を回線Mのみに
伝え、増幅器2aには伝えないようにすることが理想的
動1作であるが、実際には増幅器2&側への漏洩が生じ
てしまう。
be. The input from the line M of the AC branch circuit is amplified by the amplifier 2a from the hybrid circuit 1a, passes through the hybrid circuit 1 b r 1 c, and is output to the circuit iS 1.82. On the other hand, the input from the MSI is the hybrid circuit 1
After passing through b, the signal is added to the input of line S2 by addition circuit 3, enters amplifier 2b, is amplified here, and is output to line M through hybrid circuit 1a. Here, the ideal operation of the hybrid circuit 1a is to transmit the output of the amplifier 2b only to the line M and not to the amplifier 2a, but in reality, leakage to the amplifier 2& side occurs. I end up.

このため、従来は、第2図に示すように、ハイブリッド
回路のトランスの巻線比T、、T、、T8と終端される
抵抗R11R21R8,R4の関係を使1って、駆動電
圧EBND  が抵抗R0側のみに伝わり・、抵抗R8
側に現われる電圧ERCV  を抑圧しようとしている
。この場合、例えば、回線側インピーダンスに相当する
抵抗R1の値が変化すれば、直ちに均衡が破れ、廻り込
み電圧ERov が大きくなる。
For this reason, conventionally, as shown in Fig. 2, the driving voltage EBND is set by using the relationship between the turns ratio T, , T, , T8 of the transformer of the hybrid circuit and the terminated resistors R11R21R8, R4. Transmitted only to R0 side・Resistance R8
An attempt is made to suppress the voltage ERCV appearing on the side. In this case, for example, if the value of the resistor R1 corresponding to the line side impedance changes, the balance is immediately broken and the loop voltage ERov increases.

性曲線図である。第3図では横軸に回線側インピーダン
スの抵抗R工の値、第4図では横軸に信号の周波数をそ
れぞれとり、縦軸には、第3図、第4図とも廻り込み電
圧の割合EROV / E[111Dをとっている。
It is a sex curve diagram. In Fig. 3, the horizontal axis shows the value of the resistance R of the line side impedance, in Fig. 4, the horizontal axis shows the signal frequency, and the vertical axis shows the ratio of sneak voltage EROV in both Figs. /E[I am taking 111D.

第3図に示すRヨは、通常の回線インピーダンスであっ
て、最良の減衰を示すように設計されている。すなわち
、この値RHから大きくなっても、また小さくなっても
廻り込み電圧の減資は小さくなる。つまり、廻り込みが
大きくなる。また、このハイブリッド回路はトランスを
用いているため、周波数特性を持っており、第4図に示
すように、規定帯域(回線周波数帯域)では良好な特性
を示すが、低域、高域では減衰は小さくなり、廻り込1
みが大きくなる。このため、増幅器の利得、周波数特性
によっては、高周波発振、モータボーティング等の低域
発振が起り易い。従来、このような発振を防止する方法
としては、前述のように、増幅器の利得を小さくするこ
と、つまり交流分岐では回線損失の補償を行わせるよう
な利得は持たせないという消極的な解決策しかなかった
Ryo shown in FIG. 3 is a normal line impedance and is designed to provide the best attenuation. That is, even if the value RH increases or decreases from this value, the reduction in the loop voltage will be small. In other words, the rotation becomes larger. Also, since this hybrid circuit uses a transformer, it has frequency characteristics, and as shown in Figure 4, it shows good characteristics in the specified band (line frequency band), but attenuates in the low and high frequencies. becomes smaller and goes around 1
The pain gets bigger. Therefore, depending on the gain and frequency characteristics of the amplifier, low-frequency oscillations such as high frequency oscillation and motor boating are likely to occur. Conventionally, the method to prevent such oscillations has been to reduce the gain of the amplifier, as mentioned above, which is a passive solution in which the AC branch does not have any gain to compensate for line loss. There was only one.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、このような従来の欠点を解消するため
、十分に大きな利得を持たせても安定な2線式回線の交
流分岐が実現でき、通信可能な距離を延長するとともに
、システム構成上の制約を少なくした交流分岐回路を提
供することにある。
The purpose of the present invention is to eliminate such conventional drawbacks by realizing a stable AC branch of a two-wire line even with a sufficiently large gain, extending the communication distance, and improving the system configuration. An object of the present invention is to provide an AC branch circuit that reduces the above restrictions.

〔発明の概要〕[Summary of the invention]

本発明の交流分岐回路は、主たる回線への人出1カ兼用
端子および従たる2以上の回線への入出力兼用端子を備
えた交流分岐回路において、主たる回線からの入力有無
を検出する検出回路、従たる回線からの入力有無を検出
する検出回路、上記各入力のいずれが先に検出されたか
を判定する論理回路、上記判定の結果を記憶するメモリ
回路、および上記判定の結果により増幅出力を断続する
スイッチ回路を有することに特徴がある。
The AC branch circuit of the present invention is a detection circuit that detects the presence or absence of an input from the main line in an AC branch circuit equipped with a terminal for single output to the main line and terminals for input/output to two or more secondary lines. , a detection circuit that detects the presence or absence of input from the secondary line, a logic circuit that determines which of the above inputs is detected first, a memory circuit that stores the result of the above judgment, and an amplified output based on the result of the above judgment. It is characterized by having an intermittent switch circuit.

(発明の実施例) 第5図は本発明の実施例を示す交流分岐回路のプルツタ
図であり、第6図は第5図における動作タイミング・チ
ャートである。
(Embodiment of the Invention) FIG. 5 is a pull-out diagram of an AC branch circuit showing an embodiment of the invention, and FIG. 6 is an operation timing chart in FIG. 5.

本発明は、大きな利得を持たせることが困難な2線式交
流分岐に゛対し、半2重通信を条件として十分大きな利
得を持たせるものである。半2重通信の場合、本来双方
向である2線式通信回線を、時間的に方向の変わる片方
向通信として交互に使用する。この半2重通信を用いて
入力のあった回線を時間的にサンプリングし、増幅の一
方向を決定するのである。すなわち、本発明では、先に
入力があった回線を検知し、他の回線に向かう増幅を行
い、他の回線からの入力を禁止することにより、ハイブ
リッド回路からの廻り込み等を切断して1方向の増幅を
行う。
The present invention provides a two-wire AC branch, which is difficult to provide a large gain, with a sufficiently large gain on the condition of half-duplex communication. In the case of half-duplex communication, a two-wire communication line, which is originally bidirectional, is used alternately as one-way communication whose direction changes over time. Using this half-duplex communication, the input line is temporally sampled to determine one direction of amplification. In other words, the present invention detects the line where the input was first received, performs amplification toward other lines, and prohibits input from other lines, thereby cutting off input from the hybrid circuit. Performs direction amplification.

第5図に示すように、本発明の交流分岐回路は′、、第
1図に示す従来の交流分岐回路に加え、コンパレータ回
路4a+4bおよびスイッチ回路5a。
As shown in FIG. 5, the AC branch circuit of the present invention includes, in addition to the conventional AC branch circuit shown in FIG. 1, a comparator circuit 4a+4b and a switch circuit 5a.

5bを設ける。5b is provided.

先ず、回線Mに入力があった場合、第6図の矢印のよう
に、コンパレータ回路4aに出力が現われる。制御回路
6は、他の回線への入力の有無を調べ、最も早く入力の
あった回線を決定する。゛第6図では、コンパレータ回
路4bが回線S1.S2に共通に設けられているが、こ
れを別個に分離して設け、スイッチ5bも回線s1.s
2ごとに分離すれば、S/Nはさらによくなる。
First, when there is an input on the line M, an output appears on the comparator circuit 4a as indicated by the arrow in FIG. The control circuit 6 checks the presence or absence of input to other lines and determines the line that received the input earliest. 6, the comparator circuit 4b is connected to the line S1. Although it is provided in common with line s1.S2, it is provided separately and switch 5b also connects line s1. s
If the signals are separated every 2, the S/N will be even better.

第0図の時点上〇においては、回線Mに最も早く入力が
あったと判断されたので、制御回路6は内部のメモリ回
路(図示省略)に状態を登録するとともに、スイッチ5
aをオンし、増幅器2aの)出力を回線Sl、S2に送
出する。このとき、コンパレータ回路4bも出力ありと
通知するが、すでに回線Mが先着であると判断されてい
るので、。
At time point 0 in FIG. 0, it is determined that there is an input to the line M earliest, so the control circuit 6 registers the state in an internal memory circuit (not shown), and also registers the state in the switch 5.
A is turned on, and the output of amplifier 2a is sent to lines Sl and S2. At this time, the comparator circuit 4b also notifies that there is an output, but it has already been determined that the line M is the first one.

スイッチ5bがオンされることはない。すなわち、増幅
器2bを通る通路がスイッチ5bにより切断うされてい
るため、ハイブリッド回路1aへの廻り込み入力はなく
、増幅器2aの利得が大きくても、回路がループ状を形
成していないので、発振は起らない。ここで、制御回路
6で登録されたメモリ。
Switch 5b is never turned on. That is, since the path passing through the amplifier 2b is cut off by the switch 5b, there is no loop input to the hybrid circuit 1a, and even if the gain of the amplifier 2a is large, the circuit does not form a loop, so oscillation will not occur. doesn't happen. Here, the memory registered in the control circuit 6.

の内容は、回iMへの入力がなくなるとりセット。The contents are a set that eliminates the input to the iM.

され、新しい回線からの入力が待機される。and waits for input from the new line.

次に、筑6図の時点t2  またはt8  において回
線S1またはS2から入力があった場合には、コンパレ
ータ回路4bが出力ありを通知するので、他より先に入
力ありと判断されることにより内部のメモリ回路に状態
が登録され、同時にスイッチ5bがオンされる。コンパ
レータ回路4aは、ノAイブリッド回路1aの廻り込み
によって入力ありを通知するが、スイッチ5bがオンさ
れている間はスイッチ5aはオンされない。回線31.
また0はS2として登録された入力がなくなることによ
って、制御回路6のメモリ内容はリセットされ、・新し
い回線からの入力ありの通知を待つ。このように増幅器
2a+ 21)の出力は、スイッチ5 a +5bによ
って、いずれか一方のみが有効とされる−1ように制御
される。すなわち、本発明においては、全2重回線を利
用するが、同時に双方向の通信を行わないので、有害な
ハイブリッド回路の廻り込み電圧を切断することにより
、増幅器に十分な利得を持たせることができる。つまり
、時間を区切(つて片方向ずつ交互に増幅するので、廻
り込みはなくなり、利得を大きくしても発振は起らない
Next, when there is an input from the line S1 or S2 at time t2 or t8 in the Chikushi diagram, the comparator circuit 4b notifies that there is an output, so it is determined that there is an input before the others, so that the internal The state is registered in the memory circuit, and at the same time the switch 5b is turned on. The comparator circuit 4a notifies the existence of an input by the input of the hybrid circuit 1a, but the switch 5a is not turned on while the switch 5b is turned on. Line 31.
0: When the input registered as S2 disappears, the memory contents of the control circuit 6 are reset, and waits for notification of input from a new line. In this way, the outputs of the amplifiers 2a+21) are controlled by the switches 5a+5b so that only one of them is enabled (-1). That is, in the present invention, full-duplex lines are used, but since bidirectional communication is not performed at the same time, it is possible to provide sufficient gain to the amplifier by cutting off the harmful loop voltage of the hybrid circuit. can. In other words, since the signal is amplified alternately in one direction by dividing the time, there is no wraparound and no oscillation occurs even if the gain is increased.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、半2重通信に限
定して使用するので、十分に大きな利得を持たせても安
定に動作する2線式回線の交流分岐が実現できる。これ
により、外部からの回線と自局の出力を合わせて、別の
回線に送出する場合、通信可能な距離を延長させること
ができ、システム構成上の制約も少なくすることができ
る。
As described above, according to the present invention, since it is used only for half-duplex communication, it is possible to realize an AC branch of a two-wire line that operates stably even if it has a sufficiently large gain. As a result, when the output of an external line and the output of the own station are combined and sent to another line, the communicable distance can be extended, and restrictions on system configuration can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の交流分岐回路のブロック図、第2図は第
1図に用いられるハイブリッド回路の構成図、第3図、
第4図はハイブリッド回路の特性曲線図、第5図は本発
明の実施例を示す半2重通・信用交流分岐回路のブロッ
ク図、第6図は第5図による動作タイムチャートである
。 la、lb、lc:ハイブリッド回路、2a。 2b:増fp=w、3:加算器、4a、4b:+ンパレ
ータ回路、5a、5b:スイッチ、6;制御回1路。 特許出願人 株式会社 日立製作所 第   1   図 1c 第2図 ROV 第3図 第4図 □周波数
Fig. 1 is a block diagram of a conventional AC branch circuit, Fig. 2 is a configuration diagram of a hybrid circuit used in Fig. 1, Fig. 3,
FIG. 4 is a characteristic curve diagram of the hybrid circuit, FIG. 5 is a block diagram of a half-duplex communication/reliable AC branch circuit showing an embodiment of the present invention, and FIG. 6 is an operation time chart according to FIG. la, lb, lc: hybrid circuit, 2a. 2b: Amplifier fp=w, 3: Adder, 4a, 4b: +amparator circuit, 5a, 5b: Switch, 6: 1 control circuit. Patent applicant: Hitachi, Ltd. No. 1 Figure 1c Figure 2 ROV Figure 3 Figure 4 □ Frequency

Claims (1)

【特許請求の範囲】[Claims] 1、主たる回線への入出力兼用端子および従たる2以上
の回線への入出力兼用端子を備えた交流分岐回路におい
て、主たる回線からの入力有無を検出する手段、従たる
回線からの入力有無を検出する手段、上記各入力のいず
れが先に検出されたかを判定する手段、判定の結果を記
憶するメモリ、お・よび判定の結果により増幅出力をオ
ン・オフするスイッチを有することを特徴とする交流分
岐回路。
1. In an AC branch circuit equipped with an input/output terminal to the main line and an input/output terminal to two or more secondary lines, a means for detecting the presence or absence of input from the main line, and a means for detecting the presence or absence of input from the secondary line. It is characterized by having a means for detecting, a means for determining which of the above inputs is detected first, a memory for storing the result of the determination, and a switch for turning on/off the amplified output according to the result of the determination. AC branch circuit.
JP22205382A 1982-12-20 1982-12-20 Alternating current branching circuit Pending JPS59112730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22205382A JPS59112730A (en) 1982-12-20 1982-12-20 Alternating current branching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22205382A JPS59112730A (en) 1982-12-20 1982-12-20 Alternating current branching circuit

Publications (1)

Publication Number Publication Date
JPS59112730A true JPS59112730A (en) 1984-06-29

Family

ID=16776354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22205382A Pending JPS59112730A (en) 1982-12-20 1982-12-20 Alternating current branching circuit

Country Status (1)

Country Link
JP (1) JPS59112730A (en)

Similar Documents

Publication Publication Date Title
JPS59112730A (en) Alternating current branching circuit
JPH05315994A (en) Radio equipment to be shared by transmission and reception
JPS62501811A (en) Data bus pilot tone
JPH10256937A (en) Reception gain switching circuit for radio communication machine
JPH0537504A (en) Clock signal transmission system
JPS6222302B2 (en)
JP2644839B2 (en) Network controller
JPS63202137A (en) Power control circuit
JPS6372235A (en) Data source and sink
JPH0712188B2 (en) Network controller
JP2589738B2 (en) Modem
JPH0195609A (en) Full duplex modem
JPS6376529A (en) Power line carrier transmitter-receiver
JPS5950627A (en) Power line superposed communication device
JP2945679B2 (en) Line transfer circuit
JPH0364138A (en) Data transmission system for 2nd channel
JPS6276828A (en) Digital transmission communication system
JPS59104836A (en) Agc system by pilot signal
JPS6262626A (en) Transmission and reception circuit using electromagnetic induction
JPS63242032A (en) Simultaneous radio transmitter-receiver
JPH0846728A (en) Feeding control switch circuit for line terminator
JPH1032518A (en) Radio equipment
JPH0385924A (en) Demodulation system immune from interference wave in direct modulation system
JPS59219039A (en) Interface circuit in slave station of radiotelephony equipment
JPH07336260A (en) Power consumption reduction circuit