JPS59103415A - スイツチト・キヤパシタ - Google Patents
スイツチト・キヤパシタInfo
- Publication number
- JPS59103415A JPS59103415A JP21360882A JP21360882A JPS59103415A JP S59103415 A JPS59103415 A JP S59103415A JP 21360882 A JP21360882 A JP 21360882A JP 21360882 A JP21360882 A JP 21360882A JP S59103415 A JPS59103415 A JP S59103415A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switched capacitor
- switch
- switched
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はスイッチト・キャパシタ・フィルタ（Ｓｗｉｔ
ａｈｇｄ Ｃａｐａｃｉｔｏｒ Ｆｉｌｔｅｒ）におけ
るスイッチト・キャパシタの改良に関するものである。
ａｈｇｄ Ｃａｐａｃｉｔｏｒ Ｆｉｌｔｅｒ）におけ
るスイッチト・キャパシタの改良に関するものである。
従来技術と問題点
フィルタ回路としては、従来、線輪と容量を組合せたＬ
Ｃフィルタ、機械振動を利用したメカニカルフィルタ、
抵抗と容量と演算増幅器で構成したアクティブフィルタ
が知られている。これに対し、近年、集積回路化に適し
たスイッチト・キャパシタ・フィルタ（以下ＳＣＦとい
う）が提案され、既に実用の域に達している。
Ｃフィルタ、機械振動を利用したメカニカルフィルタ、
抵抗と容量と演算増幅器で構成したアクティブフィルタ
が知られている。これに対し、近年、集積回路化に適し
たスイッチト・キャパシタ・フィルタ（以下ＳＣＦとい
う）が提案され、既に実用の域に達している。
第１図は、従来のＳＣＦに使用するスイッチト・キャパ
シタの構成図であシ、Ａ、Ｂは端子、ＶＡＶＢは各々端
子Ａ、Ｅの電圧（ボルト）、ＳＣはスイッチト・キャパ
シタ、ＳＦ、Ｃはスイッチト・キャパシタＳＣの構成要
素でスイッチと容量である。スイッチＳＦが端子Ａ側に
接続されている場合は、容量Ｃ（ファラッド）の値を同
様にＣで表わすと、容量ＣにはＱＡ＝ｃ−Ｖ＊ｃクーロ
ン）なる電荷が蓄積される。またスイッチＳＦが端子Ｂ
側に接続されている場合には、容量ＣにはＱｉ＋＝Ｃ−
Ｆｉ＋（クーロン）なる電荷が蓄積される。スイッチＳ
ＦをＡ→Ｂ−Ａの如く１往復切替えると、容量Ｃを介し
てＡ、Ｂ両端子間をＱＡ−〇Ｂ（クーロン）なる電荷が
移動する。この移動した電荷をＡＱで表わし、毎秒当９
のスイッチＳＦの往復回数（以下クロック周波数と呼ぶ
）をｆ８とすると、毎秒当シ移動する総電荷量Ｑは、Ｑ
＝ΔＱ−ｆａ ＝ Ｃ（ＦＡ−ＦＢ） ×ｆｓ （クー
ロン）となる。電流（アンペア）は単位時間（毎秒）当
り移動した電荷量（クーロン）で定義されるので、平均
的にはＣ・（ＦＡ−ＦＢ）・ｆａ （アンペア）の電流
が流れたことになる。端子Ａ、Ｅ間の電位差は、ＶＡ−
ＶＢ（ボルト）であるので、スイッチト・キャパシタＳ
Ｃは第２図に示すように、等価抵抗Ｒｇ＝印加電圧／流
れる電流＝ （ｒＡ−ｔ’ｓ）／Ｃ・（ＶＡ−Ｖｎ）・
ｆｓ＝１／Ｃ−ｆｓ（オーム）と同様の作用を呈するこ
とになる。通常の抵抗との差異は、電圧ＶＡ、Ｖヨがス
イッチ、５Ｆによってサンプリングされる点にあるが、
取扱う信号周波数に対してクロック周波数ｆ８が十分高
ければ、サンプリングによる影響は無視できる。なお、
実用回路では用途に応じ幾つかの変形が考えられている
。
シタの構成図であシ、Ａ、Ｂは端子、ＶＡＶＢは各々端
子Ａ、Ｅの電圧（ボルト）、ＳＣはスイッチト・キャパ
シタ、ＳＦ、Ｃはスイッチト・キャパシタＳＣの構成要
素でスイッチと容量である。スイッチＳＦが端子Ａ側に
接続されている場合は、容量Ｃ（ファラッド）の値を同
様にＣで表わすと、容量ＣにはＱＡ＝ｃ−Ｖ＊ｃクーロ
ン）なる電荷が蓄積される。またスイッチＳＦが端子Ｂ
側に接続されている場合には、容量ＣにはＱｉ＋＝Ｃ−
Ｆｉ＋（クーロン）なる電荷が蓄積される。スイッチＳ
ＦをＡ→Ｂ−Ａの如く１往復切替えると、容量Ｃを介し
てＡ、Ｂ両端子間をＱＡ−〇Ｂ（クーロン）なる電荷が
移動する。この移動した電荷をＡＱで表わし、毎秒当９
のスイッチＳＦの往復回数（以下クロック周波数と呼ぶ
）をｆ８とすると、毎秒当シ移動する総電荷量Ｑは、Ｑ
＝ΔＱ−ｆａ ＝ Ｃ（ＦＡ−ＦＢ） ×ｆｓ （クー
ロン）となる。電流（アンペア）は単位時間（毎秒）当
り移動した電荷量（クーロン）で定義されるので、平均
的にはＣ・（ＦＡ−ＦＢ）・ｆａ （アンペア）の電流
が流れたことになる。端子Ａ、Ｅ間の電位差は、ＶＡ−
ＶＢ（ボルト）であるので、スイッチト・キャパシタＳ
Ｃは第２図に示すように、等価抵抗Ｒｇ＝印加電圧／流
れる電流＝ （ｒＡ−ｔ’ｓ）／Ｃ・（ＶＡ−Ｖｎ）・
ｆｓ＝１／Ｃ−ｆｓ（オーム）と同様の作用を呈するこ
とになる。通常の抵抗との差異は、電圧ＶＡ、Ｖヨがス
イッチ、５Ｆによってサンプリングされる点にあるが、
取扱う信号周波数に対してクロック周波数ｆ８が十分高
ければ、サンプリングによる影響は無視できる。なお、
実用回路では用途に応じ幾つかの変形が考えられている
。
第５図はスイッチト・キャパシタＳＣを用いた従来のス
イッチト・キャパシタ積分回路（以下ＳＣ積分回路とい
う）の構成説明図であシ、ＯＰＡは演算増幅器、Ｃ１は
積分容量、Ｖヨ’ｔｒｕｔはＳＣ積分回路の入力電圧及
び出力電圧である。 ＳＣ積分回路（３） の伝達関数Ｇ （ｚ）は公知のように ａ （１） ６ｕｔ／ｙｉ、 ＝１／、 ・Ｒａ ・
Ｃｆ＝１／８・（−）・’７ ＝ ”ｆａ （０ｆ／ｃ
） ・・・・・・（１１Ｃ−ｆ。
イッチト・キャパシタ積分回路（以下ＳＣ積分回路とい
う）の構成説明図であシ、ＯＰＡは演算増幅器、Ｃ１は
積分容量、Ｖヨ’ｔｒｕｔはＳＣ積分回路の入力電圧及
び出力電圧である。 ＳＣ積分回路（３） の伝達関数Ｇ （ｚ）は公知のように ａ （１） ６ｕｔ／ｙｉ、 ＝１／、 ・Ｒａ ・
Ｃｆ＝１／８・（−）・’７ ＝ ”ｆａ （０ｆ／ｃ
） ・・・・・・（１１Ｃ−ｆ。
となる。同、８は複素角周波数である。
ＳＣＦは、上述のよりなＳＣ積分回路とスイッチト・キ
ャパシタを組合わせて必要とする伝達関数を合成したも
のである。
ャパシタを組合わせて必要とする伝達関数を合成したも
のである。
第４図は従来のｓｅｐの構成説明図であシ、第５図に示
すような周知のＲＣ積分回路を用いた低域通過形フィル
タにおける前記ＲＣ積分回路をＳＣ積Ｒ工、Ｒ□２は反
転増幅回路用抵抗、ＩＮＦは反転増幅回路、 ＳＣ，〜
ＳＣ３はスイッチト・キャパシタ、ＩＮは入力端子、Ｏ
ＵＴは出力端子である。第５図において、（積分抵抗Ｒ
ｆ１．積分容量’ｆ’ ＋演算増幅器ＯＰＡ、）。
すような周知のＲＣ積分回路を用いた低域通過形フィル
タにおける前記ＲＣ積分回路をＳＣ積Ｒ工、Ｒ□２は反
転増幅回路用抵抗、ＩＮＦは反転増幅回路、 ＳＣ，〜
ＳＣ３はスイッチト・キャパシタ、ＩＮは入力端子、Ｏ
ＵＴは出力端子である。第５図において、（積分抵抗Ｒ
ｆ１．積分容量’ｆ’ ＋演算増幅器ＯＰＡ、）。
（積分抵抗Ｒ１２，積分容量Ｃ１２，演算増幅器ＯＰ４
） ＋（積分抵抗Ｒ１，積分容量（’７． 、演算増
幅器０ＰＡ１）は各々ＲＣ積分回路を構成し、演算増幅
器ＯＰＡ、及び（４） 抵抗ＲＨＲ１２は反転増幅器ＩＮＦを構成しておシ、第
４図のＳＣＦは、上記各積分回路を構成する積分抵抗Ｒ
ｆ、〜Ｒｆ、をスイッチト・キャパシタＳＣ□〜ＳＣ。
） ＋（積分抵抗Ｒ１，積分容量（’７． 、演算増
幅器０ＰＡ１）は各々ＲＣ積分回路を構成し、演算増幅
器ＯＰＡ、及び（４） 抵抗ＲＨＲ１２は反転増幅器ＩＮＦを構成しておシ、第
４図のＳＣＦは、上記各積分回路を構成する積分抵抗Ｒ
ｆ、〜Ｒｆ、をスイッチト・キャパシタＳＣ□〜ＳＣ。
に置き替えたものである。なお、極性の反転はスイッチ
の切替で実現できるので、反転増幅器ＩＮＦは省略され
ている。
の切替で実現できるので、反転増幅器ＩＮＦは省略され
ている。
伺、ＳＣＦの動作原理等については例えば日経マグロヒ
ル社発行の日経エレクトロニクス、 １９８０ 年１月
２１日号「スイッチト・キャパシタの構成法とそのモノ
リシックＩＣ化の問題点」や、ＣＱ出版社発行のトラン
ジスタ技術誌、 １９８０年９月号［スイッチト・キャ
パシタ・フィルタの評価実験］等に詳述されている。
ル社発行の日経エレクトロニクス、 １９８０ 年１月
２１日号「スイッチト・キャパシタの構成法とそのモノ
リシックＩＣ化の問題点」や、ＣＱ出版社発行のトラン
ジスタ技術誌、 １９８０年９月号［スイッチト・キャ
パシタ・フィルタの評価実験］等に詳述されている。
さて、ＳＣＦは以上のような構成を有し、特に集積回路
化に適するという利点がおるものの、従来の各種フィル
タと同様に従来のＳＣＦはその伝送利得が一定であシ、
その変更を必要とする用途においては、利得調整用の抵
抗減衰器と増幅回路の組合せを必要とする等の欠点を有
していた。
化に適するという利点がおるものの、従来の各種フィル
タと同様に従来のＳＣＦはその伝送利得が一定であシ、
その変更を必要とする用途においては、利得調整用の抵
抗減衰器と増幅回路の組合せを必要とする等の欠点を有
していた。
発明の目的
本発明はこのような従来の欠点を改善したものであシ、
その目的は、利得制御可能なＳＣＦの実現を可能とする
ような、電荷転送用容量の値が変更可能なスイッチト・
キャパシタを提供することにある。
その目的は、利得制御可能なＳＣＦの実現を可能とする
ような、電荷転送用容量の値が変更可能なスイッチト・
キャパシタを提供することにある。
発明の実施例
第６図は、複数の容量を備えた本発明のスイッチト・キ
ャパシタの構成例を示す図であシ、第１図と同一符号は
同一部分を示し、Ｃ０〜Ｃ，はそれぞれ容量値の異なる
容量、５０〜Ｓ、は容量選択スイッチである。容量Ｃ０
と容量選択スイッチＳ０の直列回路、容量ＣＩと容量選
択スイッチＳ１の直列回路および容量Ｃ３と容量選択ス
イッチＳ、の直列回路Ｓ、が並列に接続され、容量００
〜Ｃ３の接続点は、一対の入力端子と出力端子のそれぞ
れ一方の端子側にクロック周波数の周期で切替わるスイ
ッチＳＦを介して端子Ａ、Ｈに接続される。また、容量
切替スイッチ５０〜Ｓ、の接続点は一対の入力端子と出
力端子のそれぞれ他方の端子に接続される。容量切替ス
イツチＳ。−５，の任意のスイッチが図示しない切替制
御回路からの切替信号によジオンされることによシ、ス
イッチト・キャパシタにおいて入力端子・出力端子間で
電荷の転送に使われる電荷転送用容量の値を変化し得る
ようにしたものである。
ャパシタの構成例を示す図であシ、第１図と同一符号は
同一部分を示し、Ｃ０〜Ｃ，はそれぞれ容量値の異なる
容量、５０〜Ｓ、は容量選択スイッチである。容量Ｃ０
と容量選択スイッチＳ０の直列回路、容量ＣＩと容量選
択スイッチＳ１の直列回路および容量Ｃ３と容量選択ス
イッチＳ、の直列回路Ｓ、が並列に接続され、容量００
〜Ｃ３の接続点は、一対の入力端子と出力端子のそれぞ
れ一方の端子側にクロック周波数の周期で切替わるスイ
ッチＳＦを介して端子Ａ、Ｈに接続される。また、容量
切替スイッチ５０〜Ｓ、の接続点は一対の入力端子と出
力端子のそれぞれ他方の端子に接続される。容量切替ス
イツチＳ。−５，の任意のスイッチが図示しない切替制
御回路からの切替信号によジオンされることによシ、ス
イッチト・キャパシタにおいて入力端子・出力端子間で
電荷の転送に使われる電荷転送用容量の値を変化し得る
ようにしたものである。
第７図は第６図示スイッチト・キャパシタの変形例を示
す。第６図と同様の容量００〜Ｃ２と容量切替スイッチ
Ｓ。−５，との直並列回路を、一対の入力端子を構成す
る端子Ａに切替わるスイッチＳＦ、と、一対の出力端子
を構成する端子Ｂに切替わるスイッチＳＩＦ、とを介し
て入出力間に接続したものであシ、極性の反転を可能と
したものである。
す。第６図と同様の容量００〜Ｃ２と容量切替スイッチ
Ｓ。−５，との直並列回路を、一対の入力端子を構成す
る端子Ａに切替わるスイッチＳＦ、と、一対の出力端子
を構成する端子Ｂに切替わるスイッチＳＩＦ、とを介し
て入出力間に接続したものであシ、極性の反転を可能と
したものである。
なお、第６図及び第７図において、容量００〜Ｃ３の個
数は２以上の任意のものにでき、また、容量切替スイッ
チＳ、〜Ｓ２はスイッチト・キャパシタを構成するため
のスイッチ（スイッチＳＦ、 ＳＦ、、 ＳＴＦ’！な
ど）と併合することも可能である。
数は２以上の任意のものにでき、また、容量切替スイッ
チＳ、〜Ｓ２はスイッチト・キャパシタを構成するため
のスイッチ（スイッチＳＦ、 ＳＦ、、 ＳＴＦ’！な
ど）と併合することも可能である。
第８図は本発明のスイッチト・キャパシタを用いたｓｃ
ｐの実施例を示す回路図であシ、第４図〜第７図と同一
符号は同一部分を示し、ＳＣ１′はスイ（７） ツチト・キャパシタである。このＳＣＦは、第４図の従
来のＳＣＦにおけるスイッチト・キャパシタＳＣ１を第
７図のスイッチト・キャパシタｓｃ、’で置き替えたも
のである。
ｐの実施例を示す回路図であシ、第４図〜第７図と同一
符号は同一部分を示し、ＳＣ１′はスイ（７） ツチト・キャパシタである。このＳＣＦは、第４図の従
来のＳＣＦにおけるスイッチト・キャパシタＳＣ１を第
７図のスイッチト・キャパシタｓｃ、’で置き替えたも
のである。
前記（１１式に示したように、第３図のＳＣ積分回路の
伝達関数は、クロック周波数と容量比で決定される。従
って、容量Ｃを１倍にすれば伝達関数は Ｇ（ｚ）＝ｆ＃／ａ （Ｃｆ／ｘ−ｃ）＝ｘ−１．／ｓ
（’ｆ／Ｃ） ・（２１となシ、別の見方をすれば
容量Ｃの値を変更することによｐ、ｓｃ積分器の利得を
制御できることがわかる。本発明のＳＣＦはこのような
点に着目し、複数の容量値が選択可能なスイッチト・キ
ャパシタを用いてｓｃｐを構成することにょ夛、ＳＣＦ
の利得制御を抵抗減衰器や増幅回路を用いずに可能とし
たものである。即ち、スイッチト・キャパシタｓｃ、’
における容量Ｃ６−Ｃ８を容量選択スイッチＳ。〜Ｓ、
で選択すれば、スイッチト・キャパシタｓｃ１’ 。
伝達関数は、クロック周波数と容量比で決定される。従
って、容量Ｃを１倍にすれば伝達関数は Ｇ（ｚ）＝ｆ＃／ａ （Ｃｆ／ｘ−ｃ）＝ｘ−１．／ｓ
（’ｆ／Ｃ） ・（２１となシ、別の見方をすれば
容量Ｃの値を変更することによｐ、ｓｃ積分器の利得を
制御できることがわかる。本発明のＳＣＦはこのような
点に着目し、複数の容量値が選択可能なスイッチト・キ
ャパシタを用いてｓｃｐを構成することにょ夛、ＳＣＦ
の利得制御を抵抗減衰器や増幅回路を用いずに可能とし
たものである。即ち、スイッチト・キャパシタｓｃ、’
における容量Ｃ６−Ｃ８を容量選択スイッチＳ。〜Ｓ、
で選択すれば、スイッチト・キャパシタｓｃ１’ 。
積分容量（１’ｆ、 、演算増幅器ＯＰＡ、で構成され
るＳＣ積分回路の利得が制御でき、とのＳＣ積分回路の
利（８） 得が制御できることは見掛は上端子ＩＮに印加される電
圧が増減したことと等価であシ、他の特性に影響しない
ため、結局、ＳＣＦの利得が制御されたと等しくなる。
るＳＣ積分回路の利得が制御でき、とのＳＣ積分回路の
利（８） 得が制御できることは見掛は上端子ＩＮに印加される電
圧が増減したことと等価であシ、他の特性に影響しない
ため、結局、ＳＣＦの利得が制御されたと等しくなる。
なお、ｓｃｐはその動作原理上入力電圧を容量でサンプ
リングする構成が採られるので、本発明は第８図に示し
たように入力部分のスイッチト・キャパシタに適用する
のが一般的であるが、必要に応じて他に位置するスイッ
チト・キャパシタ部分で実施することも可能でｓｂ、一
つのスイッチト・キャパシタに適用する他、更に利得以
外の特性が変化しないように複数の容量を対に切替える
ようにしても良い。
リングする構成が採られるので、本発明は第８図に示し
たように入力部分のスイッチト・キャパシタに適用する
のが一般的であるが、必要に応じて他に位置するスイッ
チト・キャパシタ部分で実施することも可能でｓｂ、一
つのスイッチト・キャパシタに適用する他、更に利得以
外の特性が変化しないように複数の容量を対に切替える
ようにしても良い。
発明の詳細
な説明したように、本発明に依れば、スイッチの切替え
によシスイッチト・キャパシタにおける電荷転送用容量
の値を変更することが可能となる。従って、ＳＣＦに適
用すれば、容量の選択によシフィルタ自体の利得の変更
が可能となるため、従来フィルタ回路とは別に必要とし
た利得調整用の増幅回路や減衰器が不用となる利点があ
る。更に容量値の切替えによって利得の変更を可能とし
ているため、本発明実施のために必要な素子類はｓｅｐ
を構成する素子類と同様のものであシ、従って集積回路
化に際しても従来のＳＣＦ製造プロセスを全く変更せず
に本発明に係る回路を含めることができる利点がある。
によシスイッチト・キャパシタにおける電荷転送用容量
の値を変更することが可能となる。従って、ＳＣＦに適
用すれば、容量の選択によシフィルタ自体の利得の変更
が可能となるため、従来フィルタ回路とは別に必要とし
た利得調整用の増幅回路や減衰器が不用となる利点があ
る。更に容量値の切替えによって利得の変更を可能とし
ているため、本発明実施のために必要な素子類はｓｅｐ
を構成する素子類と同様のものであシ、従って集積回路
化に際しても従来のＳＣＦ製造プロセスを全く変更せず
に本発明に係る回路を含めることができる利点がある。
更に、集積回路は量産による経済化効果が犬で、ｌ）、
本発明の適用によシ種々の利得が選択できる集積回路を
構成すれば種々の用途に利用可能となるため、前記量産
による経済化効果も期待できる。
本発明の適用によシ種々の利得が選択できる集積回路を
構成すれば種々の用途に利用可能となるため、前記量産
による経済化効果も期待できる。
第１図は従来のＳＣＦに使用するスイッチト・キャパシ
タの構成図、第２図は第ｉＡ価回路図、第３図は従来の
ＳＣ積分回路の構成説明図、第４図は従来のＳＣＦの構
成説明図、第５図はＲＣ積分回路を用いた低域通過形フ
ィルタの説明図、第６図は複数の容量を備えた本発明ス
イッチト・キャパシタの実施例を示す回路図、第７図は
スイッチト・キャパシタの他の実施例を示す回路図、第
８図は本発明のスイッチト・キャパシタを用いたＳＣＦ
の実施例を示す回路図である。 Ａ、Ｂは端子、ｓｃ、 ｓｃ１〜ｓｃ、 、 ｓｃ、’
はスイッチト・キャパシタ、ＳＦ、 ＳＦ、 、 ＳＷ
、はスイッチ、Ｃｏ／−Ｃ，は容量、Ｓ０〜Ｓ、は容量
選択スイッチ、ＯＰＡ、〜ＯＰＡ、は演算増幅器である
。 特許出願人 日本電信電話公社 代理人弁理士玉蟲久五部 外３名 （１１）
タの構成図、第２図は第ｉＡ価回路図、第３図は従来の
ＳＣ積分回路の構成説明図、第４図は従来のＳＣＦの構
成説明図、第５図はＲＣ積分回路を用いた低域通過形フ
ィルタの説明図、第６図は複数の容量を備えた本発明ス
イッチト・キャパシタの実施例を示す回路図、第７図は
スイッチト・キャパシタの他の実施例を示す回路図、第
８図は本発明のスイッチト・キャパシタを用いたＳＣＦ
の実施例を示す回路図である。 Ａ、Ｂは端子、ｓｃ、 ｓｃ１〜ｓｃ、 、 ｓｃ、’
はスイッチト・キャパシタ、ＳＦ、 ＳＦ、 、 ＳＷ
、はスイッチ、Ｃｏ／−Ｃ，は容量、Ｓ０〜Ｓ、は容量
選択スイッチ、ＯＰＡ、〜ＯＰＡ、は演算増幅器である
。 特許出願人 日本電信電話公社 代理人弁理士玉蟲久五部 外３名 （１１）
Claims (1)
- 入力端子に加わる電圧で充電され該充電電荷を出力端子
を介して放電する充放電動作が所定周期で行なわれるス
イッチト・キャパシタにおいて、前記充放電動作を行な
わせるための複数個の容量と、該複数個の容量を選択使
用するだめのスイッチが設けられていることを特徴とす
るスイッチト・キャパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21360882A JPS59103415A (ja) | 1982-12-06 | 1982-12-06 | スイツチト・キヤパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21360882A JPS59103415A (ja) | 1982-12-06 | 1982-12-06 | スイツチト・キヤパシタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59103415A true JPS59103415A (ja) | 1984-06-14 |
Family
ID=16641994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21360882A Pending JPS59103415A (ja) | 1982-12-06 | 1982-12-06 | スイツチト・キヤパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103415A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158310A (ja) * | 1984-08-30 | 1986-03-25 | Seiko Epson Corp | スイツチドキヤパシタ積分器 |
| US4805179A (en) * | 1986-09-23 | 1989-02-14 | International Business Machines Corporation | Transverse junction stripe laser |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115713A (en) * | 1979-02-28 | 1980-09-05 | Fujitsu Ltd | Switched capacitor filter |
-
1982
- 1982-12-06 JP JP21360882A patent/JPS59103415A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115713A (en) * | 1979-02-28 | 1980-09-05 | Fujitsu Ltd | Switched capacitor filter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6158310A (ja) * | 1984-08-30 | 1986-03-25 | Seiko Epson Corp | スイツチドキヤパシタ積分器 |
| US4805179A (en) * | 1986-09-23 | 1989-02-14 | International Business Machines Corporation | Transverse junction stripe laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835482A (en) | Semiconductor integrated circuit forming a switched capacitor filter | |
| Jacobs et al. | Design techniques for MOS switched capacitor ladder filters | |
| JPS62245813A (ja) | 容量素子を多重する方法及び回路 | |
| US4626808A (en) | Electrical filter circuit for processing analog sampling signals | |
| US6703887B2 (en) | Long time-constant integrator | |
| US4644304A (en) | Switched-capacitor pseudo-n-path filter | |
| US4338571A (en) | Low sensitivity switched-capacitor ladder filter using monolithic MOS chip | |
| JPS59103415A (ja) | スイツチト・キヤパシタ | |
| WO1981001779A1 (en) | Switched-capacitor elliptic filter | |
| US3824413A (en) | Analog feedback frequency responsive circuit | |
| JPH0322727B2 (ja) | ||
| US4232269A (en) | Digitally programmable active RC bandpass filter with constant absolute bandwidth | |
| CA1162995A (en) | Switched capacitor bilinear resistors | |
| JP2664675B2 (ja) | バンドパスフイルタ | |
| JPS6276810A (ja) | スイツチトキヤパシタ回路 | |
| US6995608B2 (en) | Reconfigurable analog cell and an arrangement comprising a plurality of such cell | |
| JPS62209913A (ja) | スイツチトキヤパシタフイルタ | |
| Ono | A new switched-capacitor inductance simulation circuit using unity gain buffers | |
| RU2296418C1 (ru) | Широкополосное многоканальное пьезоэлектрическое фильтрующее устройство | |
| JPS62143511A (ja) | 自動信号レベル調整器 | |
| JPS6342884B2 (ja) | ||
| Rathore et al. | A systematic approach to the design of stray‐insensitive sc circuits from active‐RL or RLC prototypes | |
| CN1476168A (zh) | 用于转导电容滤波器的频率调整回路 | |
| KR0169401B1 (ko) | 저항값이 변화 가능한 스위치드 커패시터 | |
| Martins et al. | Charge programming techniques for SC biquads |