JPS5897939A - アナログ信号多重化方式 - Google Patents
アナログ信号多重化方式Info
- Publication number
- JPS5897939A JPS5897939A JP56197078A JP19707881A JPS5897939A JP S5897939 A JPS5897939 A JP S5897939A JP 56197078 A JP56197078 A JP 56197078A JP 19707881 A JP19707881 A JP 19707881A JP S5897939 A JPS5897939 A JP S5897939A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control signal
- pulses
- pulse
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明はｎチャンネルのアナログ信号多重化方式に係シ
簡単な構成で実現出来るアナログ信号多重化方式に関す
る。
簡単な構成で実現出来るアナログ信号多重化方式に関す
る。
（２）従来技術と問題点
第１図は従来例の周波数分割多重化方式のブロック図、
菖２図は従来例のＰＣＭ一時分割多重方式のブロック図
を示す。
菖２図は従来例のＰＣＭ一時分割多重方式のブロック図
を示す。
図中１，１′は低域Ｆ波器、２． ２’は変調器、３．
３′は帯域Ｆ波器、４．４’は発振器、５は加算回路、
６． ６’はコーダー、７は多重化回路、８はクロック
発生器、９Ｆｉ逓倍回路、１０は制御回路である。
３′は帯域Ｆ波器、４．４’は発振器、５は加算回路、
６． ６’はコーダー、７は多重化回路、８はクロック
発生器、９Ｆｉ逓倍回路、１０は制御回路である。
第１図の周波数分割長１化方式で祉各々のチャンネル信
号を低域Ｐ波器１，１′を介し、周波数の異なる搬送波
発振姦４． ４’を用いて変＊ ’１ｋ ２ ｔ２′に
て涙−し、帯域Ｆ波器３．３’を通して、周波数軸上で
加算器５にて合成して出力している。
号を低域Ｐ波器１，１′を介し、周波数の異なる搬送波
発振姦４． ４’を用いて変＊ ’１ｋ ２ ｔ２′に
て涙−し、帯域Ｆ波器３．３’を通して、周波数軸上で
加算器５にて合成して出力している。
この方式では各チャンネルにｔ域Ｆ波器１．１’。
変調６２＊２’＊発振器４．４’、帯域ｐ波器３゜３′
が必要であ〕多数のＦ［器が必要で回路規模が大きくな
る欠点がある。
が必要であ〕多数のＦ［器が必要で回路規模が大きくな
る欠点がある。
！２図のＰＣＭ一時分割多重方式では各チャンネル信（
１はコーダー６．６′にてクロック発生器８よｐのクロ
ックを用いてＰＣＭ化され、各チャンネルのＰＣＭ信号
は多重化回路７にて、クロック発生缶８のクロックを逓
倍回路９にて８倍し、制御（ロ）路１０にて各チャンネ
ル毎に位相の異なるクロックとし、これ音用いて多重化
回路７にて時分割多重化されて送出される。又この時フ
レーム四Ｍｔ−とる為のフレーム同期信号及び監視信号
を挿入する為速度変換回路で速度変換しフレーム同期信
号部を挿入して送出する。又受信働ではクロック同ＭＩ
ｇｌ路でクロックを抽出しフレーム同期回路でフレーム
同期ｔとｐ速度変換回路で速度変換して多重化分離回路
で各チャンネルに分離している。この為各チャンネルに
はコーダ６，６′が盛儀であり又７レ一ム同期をとる為
に送信＠受信側共に連ＭＬ変換回路が必要であｐ又受信
側ではクロック同期回路が必要となシ回路規模が大きく
複雑になる欠点がある。
１はコーダー６．６′にてクロック発生器８よｐのクロ
ックを用いてＰＣＭ化され、各チャンネルのＰＣＭ信号
は多重化回路７にて、クロック発生缶８のクロックを逓
倍回路９にて８倍し、制御（ロ）路１０にて各チャンネ
ル毎に位相の異なるクロックとし、これ音用いて多重化
回路７にて時分割多重化されて送出される。又この時フ
レーム四Ｍｔ−とる為のフレーム同期信号及び監視信号
を挿入する為速度変換回路で速度変換しフレーム同期信
号部を挿入して送出する。又受信働ではクロック同ＭＩ
ｇｌ路でクロックを抽出しフレーム同期回路でフレーム
同期ｔとｐ速度変換回路で速度変換して多重化分離回路
で各チャンネルに分離している。この為各チャンネルに
はコーダ６，６′が盛儀であり又７レ一ム同期をとる為
に送信＠受信側共に連ＭＬ変換回路が必要であｐ又受信
側ではクロック同期回路が必要となシ回路規模が大きく
複雑になる欠点がある。
（３）発明の目的
本発明の目的は上記の欠点をなくするために簡単な小規
模な回路構成で音声等の信号を多重化出来るアナログ信
号多重化方式の提供にある。
模な回路構成で音声等の信号を多重化出来るアナログ信
号多重化方式の提供にある。
（４）発明の構成
本発明は上記の目的を達成する九めに各チャンネルのア
ナログ信号を、制御信号パルスのｔ元に作成した缶々位
相の異なるサンプリングパルスによシサンプリングを行
い、パルス化信号に変換し、これ等の信号を合成し、該
制御信号パルスよル高、い周波数帯域になるよう変調し
、該制御信号パルスを加えて伝送するか又はこの合成信
号に、該制御信号パルスｆ：該合成信号より尚い周波数
量域になるようｔＸを行った信号を加えて伝送すること
を諸叡とするアナログ信号多重化方式を提供する。
ナログ信号を、制御信号パルスのｔ元に作成した缶々位
相の異なるサンプリングパルスによシサンプリングを行
い、パルス化信号に変換し、これ等の信号を合成し、該
制御信号パルスよル高、い周波数帯域になるよう変調し
、該制御信号パルスを加えて伝送するか又はこの合成信
号に、該制御信号パルスｆ：該合成信号より尚い周波数
量域になるようｔＸを行った信号を加えて伝送すること
を諸叡とするアナログ信号多重化方式を提供する。
（５）発明の実施例
以下本発明の実施例につき図に従って説明する。
第３−扛本発明の実施例Ｏアナログ信号多重化方式のブ
ロック図で（４）は送信側（６）は受信側を示す〇第４
図は絽３図の場合の各部の波形のタイムチャートを示し
く轟）〜（Ｐ）ｔ［３図の１〜９点の波形を示す０ 図中１１．１１’、１１’はサンプリング回路、１２．
１５１！加算回絡、１ｌｔｉｆｆｉ１１１輪、１４．１
７Ｆｉ帯域ＦｆＩＬ４ｇ！、１８は復１ｌｌｌｌ器、１
９は分配回路、２０．２０’、２０”はサンプルホール
ド回路、２１．２１’、２１’、２５は低域Ｐｔ１Ｌ器
、１６゜２２紘制御信号発生部、２３は多重化回路、２
４は多重化分離回路である。
ロック図で（４）は送信側（６）は受信側を示す〇第４
図は絽３図の場合の各部の波形のタイムチャートを示し
く轟）〜（Ｐ）ｔ［３図の１〜９点の波形を示す０ 図中１１．１１’、１１’はサンプリング回路、１２．
１５１！加算回絡、１ｌｔｉｆｆｉ１１１輪、１４．１
７Ｆｉ帯域ＦｆＩＬ４ｇ！、１８は復１ｌｌｌｌ器、１
９は分配回路、２０．２０’、２０”はサンプルホール
ド回路、２１．２１’、２１’、２５は低域Ｐｔ１Ｌ器
、１６゜２２紘制御信号発生部、２３は多重化回路、２
４は多重化分離回路である。
１１４制御信号発生部１６にて発生する第４図（１）に
示す制御信号パルス（サンプリングパルス）の周期Ｔは
、各チャンネルｃｈｉ〜ｃｈｎのアナログ信号の最高周
波数ｆｍとの関係を次式の如くする。
示す制御信号パルス（サンプリングパルス）の周期Ｔは
、各チャンネルｃｈｉ〜ｃｈｎのアナログ信号の最高周
波数ｆｍとの関係を次式の如くする。
Ｔ≦」−
ｆｍ
又各チャンネルｃｈｌ−ｃｈｎのサンプリングパルス−
０位相差をΔＴ＝１とする◎従ってｃｈｉのサンプリン
グパルスは蕗４鯛伽）に示す如く位相は第４図（ｉ）Ｋ
示す制御信号パルスと同一で、ｃｈｌのサンプリングパ
ルスは、＃！４図（・）Ｋ示す如く、ｃｈｌのサンプリ
ングパルスよシΔＴ＝Ｔ／力だけ遅らす。
０位相差をΔＴ＝１とする◎従ってｃｈｉのサンプリン
グパルスは蕗４鯛伽）に示す如く位相は第４図（ｉ）Ｋ
示す制御信号パルスと同一で、ｃｈｌのサンプリングパ
ルスは、＃！４図（・）Ｋ示す如く、ｃｈｌのサンプリ
ングパルスよシΔＴ＝Ｔ／力だけ遅らす。
第４図（ａ）（ｄ）の如きアナログ信号がｅｈｌ、ｅｈ
禦よシ入力するとサンプリング回路１１．１１’にて［
４図（ｂ）、 （・）に示すサンプリングパルスにてサ
ンプリングされ出力は第４図（ｅｖｅ （ｆ）Ｋ示す如
き波形となる。これ等のｎ個のチャンネルのサンプリン
グ回路１１．１１’、１１“の出力を加算回路１２にて
加算すると其の出力波形Ｆ！第４図（齢に示す如く位相
差ΔＴｔ−持り九ｎ個のパルスとなる。このパルス列を
変調器１３によシ周波数変調とが振巾変ｗ４勢をして制
御信号パルスの周波数よ）高い周波数帯とする。本例で
は周波数変調である。これを帯域Ｐ波４１１４を通すと
第４図（ト）の如き波形となる０この信号に（１）Ｋ示
す制御信号パルスを加算回路１５にて加算すると（ｊ）
Ｋ示す如き波形となる。
禦よシ入力するとサンプリング回路１１．１１’にて［
４図（ｂ）、 （・）に示すサンプリングパルスにてサ
ンプリングされ出力は第４図（ｅｖｅ （ｆ）Ｋ示す如
き波形となる。これ等のｎ個のチャンネルのサンプリン
グ回路１１．１１’、１１“の出力を加算回路１２にて
加算すると其の出力波形Ｆ！第４図（齢に示す如く位相
差ΔＴｔ−持り九ｎ個のパルスとなる。このパルス列を
変調器１３によシ周波数変調とが振巾変ｗ４勢をして制
御信号パルスの周波数よ）高い周波数帯とする。本例で
は周波数変調である。これを帯域Ｐ波４１１４を通すと
第４図（ト）の如き波形となる０この信号に（１）Ｋ示
す制御信号パルスを加算回路１５にて加算すると（ｊ）
Ｋ示す如き波形となる。
この信号を伝送路に送出する０受信側では低域Ｐ波！２
５にで制御信号パルスを分離すると第４図−に示す如き
元の制御信号パルスが得られ、これを元に１制御信号発
生部２２にて送信側と同じくｃｈｌ用のサンプリングパ
ルスは制御信号パルスと同一位相でｅｈｌ用サンプリン
グパルスはＴ ／ ｎ ＝ΔＴだけ遅らせ、以下のａｈ
は順次ΔＴだけ遅らしたサンプリングパルスを発生しサ
ンプルホールド回路２０．２０’、２０“に加える〇一
方変調された信号は帯域Ｐ波器１７にて取出される。こ
の波形は周波１［変調されているので（匂に示す如き波
形となりている。これを復調器ＩＪＨＣて復調すると（
りＫ示す如く送信側のｋ）に示す同一パルス波形となる
。これを分配回路１９にて各ａｈのサンプルホールド回
路２０．２０’、２０”Ｋ分配する０この分配された信
号の中へら、前記説明のサンプリングパルスにて自分の
ａｈのパルスをサンプリングする０このｃｈｌのパルス
ｔ（ｎ）に示ス。この（６）のパルスの電圧をサンプル
ホールド回路２０にてホールドすると（ｏ）Ｋ示す如き
波形にな夛低域−波器２１を通すことにより艶）に示す
如き元の（ａ）Ｋ示す如きアナログ信号が得られる。こ
れは各ａｈ共同じである０この方式では制御信号パルス
が、多重化された信号と同時伝送している為に受信飼に
て復調後の多重化信号の中から各ａｈのパルスを選択す
るのＫｅｈｌは制御信号パルスと同一位相のパルスで選
択すればよ（ｅｈｌはこのパルスよりΔＴだけ遅れたサ
ンプリングパルスで選択すればよ＜ ｏｂｎは（ｎ−ｉ
）ΔＴだけ遅れたサンプリングパルスで選択すればよい
ので、位相関係がＢＡｉｉｉＩＪ゛ で制御信号系が簡素化出来る。例え夢制御信号発生部１
６は制御信号パルス発生器とタップ付遅延線回路で又制
御信号発生部２２はタップ付遅延線回路勢で簡単に＊現
出来る。従りて多数のＦｔＩＬｆｉ＋も必賛でなく又各
チャンネル毎にコーダーも不要でかつ制御信号系が非常
に簡単と表る〇第５図は本発明の別の実施例のアナログ
信号多重化方式の要部のブロック図である。図中第３−
と同一機能のものは同一記号で示す０２６は加算回路、
２７線変調益、２８．３（ｌ帯域Ｆ＊嚢、２９は低域Ｐ
ｔＩＬ器、３１は復調器である。第３図と異なる点は、
多重化回路２３にて多重化されたパルス列と、制御信号
発生部１６にて発生した制御信号パルスを変調器２７に
て練条重化されたパルス列よシ高い周波数帯に変調し帯
域−波器２８を通して、加算回路２６にて加算して送信
し、受信側にて該多重化されたパルス列は、低域Ｐ波器
２９にで取出し、−」御信号パルスは帯域Ｐ波器３ｏｔ
−介し６１１１！３１にて復調して取出し制御信号発生
回路２２に加えている点である。即ち＃Ｉ３図の場合は
多重化信号を変復調していゐが第５図では制−信号パル
スを変復調している点である０他の動作は第３図の場合
と則しである。
５にで制御信号パルスを分離すると第４図−に示す如き
元の制御信号パルスが得られ、これを元に１制御信号発
生部２２にて送信側と同じくｃｈｌ用のサンプリングパ
ルスは制御信号パルスと同一位相でｅｈｌ用サンプリン
グパルスはＴ ／ ｎ ＝ΔＴだけ遅らせ、以下のａｈ
は順次ΔＴだけ遅らしたサンプリングパルスを発生しサ
ンプルホールド回路２０．２０’、２０“に加える〇一
方変調された信号は帯域Ｐ波器１７にて取出される。こ
の波形は周波１［変調されているので（匂に示す如き波
形となりている。これを復調器ＩＪＨＣて復調すると（
りＫ示す如く送信側のｋ）に示す同一パルス波形となる
。これを分配回路１９にて各ａｈのサンプルホールド回
路２０．２０’、２０”Ｋ分配する０この分配された信
号の中へら、前記説明のサンプリングパルスにて自分の
ａｈのパルスをサンプリングする０このｃｈｌのパルス
ｔ（ｎ）に示ス。この（６）のパルスの電圧をサンプル
ホールド回路２０にてホールドすると（ｏ）Ｋ示す如き
波形にな夛低域−波器２１を通すことにより艶）に示す
如き元の（ａ）Ｋ示す如きアナログ信号が得られる。こ
れは各ａｈ共同じである０この方式では制御信号パルス
が、多重化された信号と同時伝送している為に受信飼に
て復調後の多重化信号の中から各ａｈのパルスを選択す
るのＫｅｈｌは制御信号パルスと同一位相のパルスで選
択すればよ（ｅｈｌはこのパルスよりΔＴだけ遅れたサ
ンプリングパルスで選択すればよ＜ ｏｂｎは（ｎ−ｉ
）ΔＴだけ遅れたサンプリングパルスで選択すればよい
ので、位相関係がＢＡｉｉｉＩＪ゛ で制御信号系が簡素化出来る。例え夢制御信号発生部１
６は制御信号パルス発生器とタップ付遅延線回路で又制
御信号発生部２２はタップ付遅延線回路勢で簡単に＊現
出来る。従りて多数のＦｔＩＬｆｉ＋も必賛でなく又各
チャンネル毎にコーダーも不要でかつ制御信号系が非常
に簡単と表る〇第５図は本発明の別の実施例のアナログ
信号多重化方式の要部のブロック図である。図中第３−
と同一機能のものは同一記号で示す０２６は加算回路、
２７線変調益、２８．３（ｌ帯域Ｆ＊嚢、２９は低域Ｐ
ｔＩＬ器、３１は復調器である。第３図と異なる点は、
多重化回路２３にて多重化されたパルス列と、制御信号
発生部１６にて発生した制御信号パルスを変調器２７に
て練条重化されたパルス列よシ高い周波数帯に変調し帯
域−波器２８を通して、加算回路２６にて加算して送信
し、受信側にて該多重化されたパルス列は、低域Ｐ波器
２９にで取出し、−」御信号パルスは帯域Ｐ波器３ｏｔ
−介し６１１１！３１にて復調して取出し制御信号発生
回路２２に加えている点である。即ち＃Ｉ３図の場合は
多重化信号を変復調していゐが第５図では制−信号パル
スを変復調している点である０他の動作は第３図の場合
と則しである。
（６） 発明の効果
以上詳細に説明した如く本発明によれば小規模で簡単な
回路構成で音声信号勢のアナログ信号を多１化出来る効
果がある。
回路構成で音声信号勢のアナログ信号を多１化出来る効
果がある。
第１５！Ｊは従来例の周波数分割多重化方式のブロック
図、＃！２図は従来例のＰＣＭ一時分割多重方式のブロ
ック図、第３図は本発明の実施例のアナログ信号多重化
方式のブロック図、第４図れ第３１の場合の各部の波形
のタイムチャート、第５図は本発明の別の実施例のアナ
ログ信号多重化方式のブ四ツク図である。 図中１，１’、２１．’ ２１’、２１”、２５゜２９
紘低域ｐ波器、２．２’、１３．２７Ｆｉ肇鉤梼、３．
３’、１４．１７．２８．３０Ｆｉ帯域Ｐ波器、４，４
′は発振器、ｓ、 １２． １５． ２．６は加算回
路、６．６′はコーダー、７，２３は多重化回路、８は
クロック発生器、９は逓倍回路、１０＃ｉ制御回路、１
１９ １１’、１１’はサンプリング回路、１６．２２
＃′１制御信号発生部、１９は分配回路、２０．２０’
、２０′はサンプルホールド回路、２４は多重化分離囲
路である。 ？４図 第４図 Ｃンリ
図、＃！２図は従来例のＰＣＭ一時分割多重方式のブロ
ック図、第３図は本発明の実施例のアナログ信号多重化
方式のブロック図、第４図れ第３１の場合の各部の波形
のタイムチャート、第５図は本発明の別の実施例のアナ
ログ信号多重化方式のブ四ツク図である。 図中１，１’、２１．’ ２１’、２１”、２５゜２９
紘低域ｐ波器、２．２’、１３．２７Ｆｉ肇鉤梼、３．
３’、１４．１７．２８．３０Ｆｉ帯域Ｐ波器、４，４
′は発振器、ｓ、 １２． １５． ２．６は加算回
路、６．６′はコーダー、７，２３は多重化回路、８は
クロック発生器、９は逓倍回路、１０＃ｉ制御回路、１
１９ １１’、１１’はサンプリング回路、１６．２２
＃′１制御信号発生部、１９は分配回路、２０．２０’
、２０′はサンプルホールド回路、２４は多重化分離囲
路である。 ？４図 第４図 Ｃンリ
Claims (1)
- 【特許請求の範囲】 １、 ｎチャンネルのアナログ信号多重化方式におい
て、各チャンネルの信号を各チャンネル毎に制御信号パ
ルスのを元に作成した位相の異なるサンプリングパルス
で順次サンプリングを行って合成し、この合成信号を該
制御信号パルスよシ高い周波数帯域になるようＲｋ１４
Ｉを行い、骸制御信号パルスを加えて伝送することｔＷ
微とするアナログ信号多重化方式。 ２、 ｎチャンネルのアナログ信号多重化方式におい
て、各チャンネルの信号を各チャンネル毎に制御９１号
パルスを元に作成した位相の異なるサンプリングパルス
で順次サンプリングを行い合。 成し、この合成信号に、線制御信号パルスを該合成信号
よシ＾い周波数帯域になるよう変ｖ４を行った信号を加
えて伝送することｔ％黴とするアナログ信号多重化方式
０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197078A JPS5897939A (ja) | 1981-12-08 | 1981-12-08 | アナログ信号多重化方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56197078A JPS5897939A (ja) | 1981-12-08 | 1981-12-08 | アナログ信号多重化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897939A true JPS5897939A (ja) | 1983-06-10 |
Family
ID=16368345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56197078A Pending JPS5897939A (ja) | 1981-12-08 | 1981-12-08 | アナログ信号多重化方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183623A (ja) * | 1989-01-10 | 1990-07-18 | Fujitsu Ltd | サンプルホールド回路 |
-
1981
- 1981-12-08 JP JP56197078A patent/JPS5897939A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02183623A (ja) * | 1989-01-10 | 1990-07-18 | Fujitsu Ltd | サンプルホールド回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4253066A (en) | Synchronous detection with sampling | |
| US6049563A (en) | Spread spectrum signal multiplexing system employing chirp signals | |
| JPS6345143B2 (ja) | ||
| JPS5897939A (ja) | アナログ信号多重化方式 | |
| US4182932A (en) | A-m stereo system | |
| US4276624A (en) | Acoustic transmission system | |
| US4285058A (en) | Waveform correction by sampling | |
| US3444320A (en) | Time division frequency shift transmission system | |
| US4249039A (en) | Dual-modulation receiving apparatus | |
| RU2236754C2 (ru) | Способ передачи телеметрической информации с частотно-временным уплотнением радиоканала и аналого-цифровым методом модуляции несущей частоты и устройство для его осуществления | |
| SU777835A1 (ru) | Устройство дл контрол качества сигнала многоканальных систем св зи | |
| US4238642A (en) | Angle-modulated stereo system | |
| US4268914A (en) | Receiving apparatus for messages with in-band signals | |
| RU2002127155A (ru) | Способ передачи телеметрической информации с частотно-временным уплотнением радиоканала и аналого-цифровым методом модуляции несущей частоты и устройство для его осуществления | |
| SU678688A1 (ru) | Передающее устройство синхронных сигналов с частотным разнесением | |
| SU879796A1 (ru) | Устройство радиоприема фазоманипулированных сигналов с многократным частотным разнесением | |
| RU2192093C1 (ru) | Аппаратура для передачи дискретной и аналоговой информации | |
| KR880001370B1 (ko) | 직교 정현/여현 파형을 이용한 데이타 변조 및 복조 방식과 데이타 통신 시스템 | |
| SU1674202A1 (ru) | Устройство дл передачи дискретной информации | |
| SU780218A1 (ru) | Приемник сигналов, модулированных одновременно по частоте и по фазе | |
| SU790358A1 (ru) | Устройство дл приема дискретной информации | |
| SU1109935A1 (ru) | Устройство дл приема сигналов с линейной частотной модул цией | |
| JP2917980B2 (ja) | 信号抽出装置及び方法 | |
| SU439071A1 (ru) | Радиотелеметрическая линия | |
| SU815943A1 (ru) | Устройство синхронизации системСВ зи C фАзОМАНипулиРОВАННыМишуМОпОдОбНыМи СигНАлАМи |