JPS5895786A - Image display system - Google Patents

Image display system

Info

Publication number
JPS5895786A
JPS5895786A JP56194803A JP19480381A JPS5895786A JP S5895786 A JPS5895786 A JP S5895786A JP 56194803 A JP56194803 A JP 56194803A JP 19480381 A JP19480381 A JP 19480381A JP S5895786 A JPS5895786 A JP S5895786A
Authority
JP
Japan
Prior art keywords
display
output
screen
memory area
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56194803A
Other languages
Japanese (ja)
Inventor
石井 光雄
稲本 康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56194803A priority Critical patent/JPS5895786A/en
Publication of JPS5895786A publication Critical patent/JPS5895786A/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 本発明は1儂表示方式に関し、特に観#&省からみて前
後関係にある複数の物体を表示しているときその前の方
に位置している物体の1像を消去しても後方の物体が自
然の状態で表示されるようにした1儂表示方式に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a one-image display system, in particular, when displaying a plurality of objects that are in front and back from the perspective of perspective, one image of an object located in front of the object is displayed. This invention relates to a one-frame display system in which an object behind is displayed in its natural state even if it is erased.

ガえばデータ処S装置の端末装置として使用されるグラ
フィックターミナルなどの画像表示t&置では、l1l
11flに示す如く8表示すぺ自1m像データを幽蒙メ
モリ1にセットする場合0表示すべきこのm像データを
赤(脚、縁幹)、實(B)の3つのディジタル信号にわ
け、IIki像メモリlを構成している赤用1ビツトの
歯面メモリ領域2.轍用1ビットのtst+tJメモリ
懺域3および實用lビットのI!Ii面メモリ領域4に
前記赤、縁、tの各ディジタル信号を記憶しておく。そ
してこれを表示モニタ8に表示する場合、 IIJ−の
画素に対する各成分の誠が同時に絖み出され、それぞれ
ディジタル・アナ目グ(D/A )変換−5,6,7に
よりアナログ1甘に変換され、カラーORTの如畠表示
モニタ8に表示される。
For example, when displaying an image on a graphic terminal used as a terminal device for a data processing device, l1l
As shown in 11fl, when setting 8-display 1-meter image data to the ghost memory 1, divide this m-image data that should be displayed as 0 into three digital signals: red (legs, limbs) and real (B). 1-bit tooth surface memory area for red that constitutes the IIki image memory 2. 1 bit tst+tJ memory area 3 for rut and l bit I! for actual use. The red, edge, and t digital signals are stored in the Ii-plane memory area 4. When displaying this on the display monitor 8, the true nature of each component for the pixel of IIJ- is simultaneously brought out, and the true nature of each component for the pixel of IIJ- is brought out at the same time, and it is converted into an analog one sweetness by digital/analog (D/A) conversion-5, 6, and 7, respectively. The image is converted and displayed on the color ORT display monitor 8.

いま、赤、縁、青の各llli面メモリ領域2〜4に。Now, in the red, edge, and blue llli plane memory areas 2 to 4.

第2図←)〜(うにそれぞれ斜線@2−0.3−0゜オ
J:ヒ4−0トL、r示to禽−*(#Il!部を「l
」。
Fig.2
”.

その他をrOJとする)を記憶させると0表示モニタ8
には、 1I2btJに)に示す如き、−像が表示され
る。この場合、2つ以上の色成分が重なった部分は混色
として表示される。したがって赤と宵のJ1gILiA
域はiゼンダで、赤と緑の重復愼域は黄で。
0 is displayed on the monitor 8.
1I2btJ), a - image is displayed. In this case, a portion where two or more color components overlap is displayed as a mixed color. Therefore, red and evening J1gILiA
The area is i-zenda, and the red and green overlap area is yellow.

實と縁の11g1領域はシアンで表示され、3色とも重
複する領域は白で表示されることになる。
In fact, the 11g1 area at the edge will be displayed in cyan, and the area where all three colors overlap will be displayed in white.

それ故、もしもam省からみて手前から後方へ赤、縁、
Iの願に物体が並んでいるとすれば g2図に)に示す
ように物体の色が漏ざって表示されたと禽、それらの前
後関係を判別することがで禽ない。
Therefore, if from the front to the rear, red, edges,
If objects are lined up in a row, as shown in Figure G2), the colors of the objects will be blurred and it will be impossible to distinguish between their contexts.

そこで従来は画像メモリに11龜込む−に、物体の画−
g1係をあらかじめ固定(ガ見ば赤色物体を1IIki
11部にI色1体を鍛倣部)してお富、ノー−ドウエア
あるいはソフトウェアによりその前all係にしたがっ
て第3図?)〜(ハ)に示すような画像を各々の6用の
画面メモリ領域に書込んでいた。これによれば、第4図
(イ)に示す如く0重なり合った部分は手前の物体のみ
が表示されるため、それらの前後関係を把握しやすい。
Therefore, in the past, 11 images of the object were stored in the image memory.
Fixed the g1 section in advance (if you look at it, the red object is 1IIki)
Figure 3: 11 parts have 1 I color model (forged imitation department), and software or software has been installed in front of all staff. Images such as those shown in ) to (c) were written in the screen memory area for each 6. According to this, only objects in the foreground are displayed in the zero-overlapping portion as shown in FIG. 4(a), so it is easy to understand the context of the objects.

しかしながらこの方法では手前の書体に隠された後方の
物体の情報がメモリに記憶されないために0例えば一番
手前の赤の物体を消去したと麿後方の物体が現われず、
第4図←)のような−像になってしまうという問題があ
る。
However, with this method, the information about the object behind the front hidden in the font is not stored in memory, so for example, if you erase the red object at the front, the object behind Maro will not appear.
There is a problem that it becomes a negative image as shown in Fig. 4←).

したがって本発明はこのような問題を改善して手前にあ
る物体を消去しても後方の物体がそのまま表示で自るよ
うにした画像表示方式e蝿供することを目的とするもの
である。そしてこのために本発明のim*il示方式で
・は9表示すべ龜複数の物体が前後に位置して−ると禽
これらの各物体の画像情報をそれぞれ格納する記憶手段
と、 i*i#饋情報に基づ−てこれら物体像を構成し
て表示する表示手段を有する画像表示装置において1w
J記記憶手段の出力を受けるゲート手段を設け、前方に
位置されている物体の画像情報の有無に応じて前記ダー
ト手段をオンオフ制御することによ)、前記前方の物体
がある場合には鋏前方の物体にitされた後方の物体の
画像情報の前記表示手段への入力を阻止し、前方の物体
を表示しない場合にはその物体に隠されていた後方の物
体の画像情報を前記表示手段に入力し、咳隠された後方
の物体を表示するようにしたことを特徴とする。
Therefore, it is an object of the present invention to provide an image display method that improves this problem and allows objects in the rear to be displayed as they are even if objects in the foreground are erased. For this purpose, in the im*il display method of the present invention, when a plurality of objects are displayed in front and behind each other, a storage means for storing image information of each of these objects, and i*i are provided. # In an image display device having a display means for configuring and displaying these object images based on the information, 1w
By providing a gate means that receives the output of the memory means and controlling the dart means on and off depending on the presence or absence of image information of the object located in front of the object, the scissors are activated when there is an object in front of the object. The image information of the object behind the object that is hidden by the object in front is blocked from being input to the display means, and when the object in front is not displayed, the image information of the object behind the object hidden behind the object is blocked from being input to the display means. It is characterized by displaying hidden objects behind the user's mouth.

以下本発明を一実施例にもとづ禽詳述するに先立ち、簡
単に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Before describing the present invention in detail based on one embodiment, a brief explanation will be given below.

本発明では9例えイ第4図←)に示す如く、複数の物体
が前後関係に表示されている場合に、その前の赤の物体
を消去したと龜この赤の管体により隠されていた縁の物
体および實の一体が、*smに示す如く表示されるもの
である。
In the present invention, when multiple objects are displayed in front and back, as shown in Fig. 4 ←), when the previous red object is erased, it is hidden by this red tube. The edge object and the actual body are displayed as shown in *sm.

本発明の一実施例をl16w1にも2づIIi説明する
An embodiment of the present invention will be explained in detail in 116w1.

図中、第1図と同符号部は同一部分を示し、9゜10は
アンド・ゲート、11.12はインバータ。
In the figure, the same reference numerals as in FIG. 1 indicate the same parts, 9.degree.10 is an AND gate, and 11.12 is an inverter.

13はオア回路である。13 is an OR circuit.

インバータ11に′1lji面メ峰り領域2かも1li
i像の存在を示す「l」が出力されたと自「0」を出力
するのでアンド・ゲート9はオフにな襲、アンド・グー
)9ti画面メ鴫り領域3から伝達される画像データを
出力しない。またインバー$12鉱li!i面メモリ領
域2あるいはllli1面メモリ領域3から#J儂の存
在を示すrlJが出力されたとき、「0」を出力してア
ンド・グー)1Gをオフにし、m#Jメモリ領域4から
伝達される画像データを出力しない。
In the inverter 11, there may be a '1lji surface area 2 or 1li
When "l" indicating the existence of the i image is output, it outputs "0", so the AND gate 9 is turned off, and the image data transmitted from the 9ti screen blur area 3 is output. do not. Invar $12 ore li again! When rlJ indicating the existence of #J is output from the i-plane memory area 2 or the lli1-plane memory area 3, it outputs "0", turns off 1G, and transmits it from the m#J memory area 4. Do not output image data that will be displayed.

いtigg図にお−で各画面メモリ領域から表示モニタ
8上の表示データを同時にvL出すと龜、赤用の1ビツ
トの画面メ4g領域2から続出されたデータはそのtま
瑳久変換lIiに伝達されてアナ冑l信号となり1表示
モニタ8にそのまま表示される。しかし、緑用の1ビツ
トの1lII面メモリ領域3から読tBされたデータは
、アンド・ゲート9を経由してルへ変換器6に伝達され
るので、−司メ4v領域2かも赤の物体の存在を示す「
l」が出力されると禽インバータ11はrOJを出力し
てアンド・ゲート9をオフにするので#ガえこのと自画
間メモリ領域3から縁の物体の存在を示すrlJが出力
されてもアンド・ゲート9はオアのため出力されず、赤
の物体の背後に位置した部分は隠されて表示されること
になる。同様にして青用の1ビツトの一面メ4v領域4
から読出されたデータは、m面メモリ領域2tたは3か
ら「l」が出力されると自、オア回路13は「1」を出
カシインバータ12はrOJを出力してアンド・グー)
10をオアにする・それ故、赤の物体あるいは緑の物体
の背後にある青の物体は隠されて表示されることになる
。かくして−面メモリ領域3#4に第3図に示す如き状
態で1儂信号を格納しなくとも、tM4wJ&>に示す
ように、前方の物体が後方の物体な隠した1前後関係を
明確に表示することがで禽る。しかも手前の物体1例え
ば赤の物体を消去すれば、今度はイyパ’−/11は常
に「l」を出力するのでアンド・ゲート9Fi幽面メモ
リ領域3から出力された信号をそのまま出力するので。
When the display data on the display monitor 8 is output from each screen memory area at the same time in the tig diagram, the data successively output from the 1-bit screen memory area 4g area 2 for red is converted to the same value. The signal is transmitted to the 1st display monitor 8 as an analog signal and is displayed as it is on the 1 display monitor 8. However, since the data read from the 1lII surface memory area 3 for green is transmitted to the converter 6 via the AND gate 9, the data in the 1lII plane memory area 3 for green is transmitted to the converter 6 through the AND gate 9. " indicates the existence of
When "l" is output, the bird inverter 11 outputs rOJ and turns off the AND gate 9. Therefore, even if rlJ indicating the existence of an object on the edge is output from the memory area 3 between the #gaeko and the self-drawing, the AND gate is output. - Gate 9 is not output because it is OR, and the part located behind the red object will be hidden and displayed. Similarly, 1-bit 1-side me 4v area 4 for blue
When "l" is output from the m-plane memory area 2t or 3, the OR circuit 13 outputs "1" and the inverter 12 outputs rOJ and outputs "AND").
Make 10 an or. Therefore, a blue object behind a red object or a green object will be hidden and displayed. In this way, even if one signal is not stored in the negative plane memory area 3#4 in the state shown in FIG. 3, the hidden context, such as the object in front and the object in the back, can be clearly displayed as shown in tM4wJ&>. It can be used as a bird. Moreover, if you erase the object in the foreground 1, for example, the red object, the Ip'-/11 will always output "l", so the signal output from the AND gate 9Fi's surface memory area 3 will be output as is. So.

今度は115図に示すような表示画像を得ることかで富
る。
This time, it will be a good idea to obtain a display image as shown in Figure 115.

切換スイッチSを設け、82図に)に示す従来の重ね篭
−ド表示とms図に示す本発明の置換えモード表示を切
換表示で愈るようにしたものである。
A changeover switch S is provided so that the conventional overlapping screen display shown in Fig. 82) and the replacement mode display of the present invention shown in the ms diagram can be switched.

切換スイッチSを「0」の伝達されている接点S−0側
に切換制御すれば、ナンド・ゲー目」。
If you control the changeover switch S to the contact S-0 side where "0" is transmitted, it will be a NAND game.

15は常時rlJを出力してアンド・ゲート9゜lOは
オン状態となる。それ故、各1面メモリ領域2〜4に記
入された画像データはそれぞれD/A変Il&器5〜7
を経由されてアナ田グ化されてIl示モニタ8に伝達さ
れることになり、したがって表示モニタ8には813図
に示す如自重ねモードの表示が行なわれる。
15 always outputs rlJ, and AND gate 9°lO is in an on state. Therefore, the image data written in each one-side memory area 2 to 4 is stored in the D/A transformers 5 to 7, respectively.
The data is converted into analog data and transmitted to the Il display monitor 8, and therefore the display monitor 8 displays a self-overlapping mode as shown in FIG. 813.

しかし切換スイッチ8を「1」が伝達されている接点8
−1側に切換制御すれば、ナンド・グー) 14はIl
i面メモリ領域2からrOJが出力されたときは「l」
を出力してアンド・ゲート9をオン状態にするが、「l
」が出力されたと龜は「0」を出力してアンド・ゲート
9をオフにする。そ′してナンド・ゲートlSは画面7
4g領域2あるいはsIPらrlJが出力されたと富ア
ンド・グーF1Gをオフにし、いずれもrOJが出力畜
れたと禽はアンド・ゲート1Gをオンにする。したがっ
て表示モニタ8には第4図ビ)に示す状態で表示され、
また画面メ峰り領域2の画像データを消去すれば第5図
に示す如自表示を行なうものとなる0本発明のI!3実
施例をl181i!0にもとづ自説明する0 118図では1画像メモリ20は距1i11にある物体
の紙面メ峰り領域20−1.距離■にある物体の画面メ
モリ領域2G−2,ji離■にある物体のgjA面メモ
リ領域2G−3−距離Nにある物体の画面メ峰り領域2
0−Nを有し、距離Iが最前面であって以下この雁離喬
−t*に違(なり、距離Nが最後部のものである。
However, the contact 8 to which "1" is transmitted to the changeover switch 8
If you switch control to the -1 side, Nando Goo) 14 is Il
"l" when rOJ is output from i-plane memory area 2
is output and AND gate 9 is turned on, but "l
” is output, the pin outputs “0” and turns off the AND gate 9. Then Nando Gate LS is screen 7
When rlJ from 4g region 2 or sIP is output, the wealth and goo F1G is turned off, and when rOJ is output, the AND gate 1G is turned on. Therefore, the display monitor 8 displays the state shown in Fig. 4 B),
Furthermore, if the image data in the screen image area 2 is deleted, the display shown in FIG. 5 will be displayed as shown in FIG. 3 examples l181i! 0 118 In FIG. 118, one image memory 20 stores an area 20 - 1 . Screen memory area 2G-2 of an object at a distance ■, gjA-plane memory area 2G-3 of an object located at a distance ■ - Screen memory area 2 of an object located at a distance N
0-N, the distance I is the frontmost one, and the distance N is the rearmost one.

第1ルツク・アップφテーブル(以下ルツタ・アップ・
テーブルをLUTと−う)22は、1ビツトの入力信号
にもとづ龜、それぞれあらかじめ定められたビット数の
赤、縁、青の出力信号を生ずる・そして入力1i′tが
rOJのと富、出力ビットはすべてOである。嬉!LU
T1Bな−L、MINLUT25も前記glLUT2m
と同様に構成されているものである。加算器36は嬉x
LUTgz〜第NLUT25から出力される赤@1ff
lLが加算されるものであり、加算器37.38は、第
1LUT22〜第NLUT25から出力される縁信号G
および青信号Bがそれぞれ加算されるものである口そし
て各加算器36〜38のデジタルの加算出力信号がそれ
ぞれD/A変換器39〜41によりアナログ信号に変換
され、これらに応じたカラー画像が表示モニタ21に表
示されることになる。
1st look up φ table (hereinafter referred to as look up φ table)
The table (referred to as LUT) 22 produces red, edge, and blue output signals, each having a predetermined number of bits, based on a 1-bit input signal. , all output bits are O. Happy! L.U.
T1B-L, MINLUT25 is also the glLUT2m
It is configured in the same way as . Adder 36 is happy x
Red @1ff output from LUTgz~NLUT25
The adders 37 and 38 add the edge signals G output from the first LUT 22 to the NLUT 25.
The digital addition output signals of the adders 36 to 38 are respectively converted to analog signals by the D/A converters 39 to 41, and a color image corresponding to these signals is displayed. It will be displayed on the monitor 21.

いtSS図において切換スイッチSを「1」が印加畜れ
ている接点8−111CI!続すれば、ナンド・ゲート
29〜3j!の一方の入力端にはそれぞれrlJが印加
されることになる。したがって画面メモリ領域20−1
から「l」が出力畜れる七富ナンド・グー)29arO
Jを出力してアンド・ゲート28ftオフにして画面メ
モリ領域20−2からの信号を出力しないが1画面メモ
リ領域20−1から「0」が出力畜れると自ナンド・ゲ
ート29はrlJを出力しアンド・グー)26はオン状
態になり画面メモリ領域20−2からの信号を出力し、
*2LUT23に伝達する。また1画面メ令り領域2G
−1および画面メモリ領域20−2のいずれか一方から
「l」が出力されたと富オア・ゲート33が「l」を出
力するのでナンド・ゲート30は「0」を出力してアン
ド・ゲート27をオフにするので画面メ毫り領域20−
3からの出力信′tは1i3LUT24に伝達されない
。しかし画面メモリ領域20−1およびIi&1ili
liメモリ領域20−2がそれぞれrOJを出力してオ
ア・ゲート33がrOJを出力するときナンド・ゲート
30は「1」を出力してアンド・ダート2丁をオン状態
にするので1画面メ峰り領域20−3からの出力信号は
@gLIJT24に伝達されることになる。
In the tSS diagram, contact 8-111CI, where "1" is applied to the changeover switch S! If you continue, Nando Gate 29-3J! rlJ is applied to one input terminal of each. Therefore, screen memory area 20-1
"L" is output from Shichitomi Nando Goo) 29arO
J is output, AND gate 28ft is turned off, and the signal from the screen memory area 20-2 is not output, but when "0" is output from the 1-screen memory area 20-1, the own NAND gate 29 outputs rlJ. 26 turns on and outputs the signal from the screen memory area 20-2,
*2 Transmit to LUT23. Also, 1 screen mail order area 2G
-1 and the screen memory area 20-2, the wealth-or gate 33 outputs "l", so the NAND gate 30 outputs "0" and the AND gate 27 To turn off the screen printing area 20-
The output signal 't from 3 is not transmitted to 1i3 LUT24. However, screen memory area 20-1 and Ii&1ili
When the li memory area 20-2 outputs rOJ and the OR gate 33 outputs rOJ, the NAND gate 30 outputs "1" and turns on the two AND darts, so one screen is displayed. The output signal from the rear region 20-3 will be transmitted to @gLIJT24.

このようにして画面メモリ領域20−3の出力信号は画
面メモリ領域20−1および20−2の少なくともいず
れか一方にrlJが記入されていると*、嬉3LUT!
4に伝達されることはない。
In this way, the output signal of the screen memory area 20-3 is 3LUT!
4 will not be transmitted.

モしてオア・グー)84は画面メモリ領域2拳−1〜2
0−8の少くとも1つにrxJが記入されていると禽「
l」を出力してナンド・グー)81はrOJを出力し、
オT・ダート3i%画面メ篭り領域20−Nの直前まで
の画面メ篭り領域の少くとも1つからrlJが出力され
ると*rlJを出力し、ナンド・ゲート32はrOJを
出力し。
84 is screen memory area 2 fist - 1 to 2
If rxJ is entered in at least one of 0-8,
81 outputs rOJ,
When rlJ is output from at least one of the screen lock areas immediately before the screen lock area 20-N, *rlJ is output, and the NAND gate 32 outputs rOJ.

アンド・ゲート28をオフにする。このように、して手
前にある物体の表示信号の論理和をそれより後方にある
物体に対する抑圧信号とすることがで富るので、 11
H8図の場合には8個までの物体を表示することかで禽
る。このようにして画面メ篭り領域数を増やせばそれだ
け種々の距離にある物体を表示することがで龜る。勿論
切換スイッチSを常時「0」の印加されている接点s=
o@tp:、@続すれば、アンド・ゲート26〜2sは
すべてオン状態とな91例えば嬉2wJに)のように重
ねモードで表示することかで富る@ 次に本発明の嬉4実施例、を嬉9図について説明する0 119図では濃淡表示を可能にするため0画像メモリ4
2内の赤用の画面メ篭り領域4ji−1,徴用の画面メ
モリ領域42−意および宵月のmWlメモリ領域42−
8は1m素信号として複数ビットが割当てられている。
Turn off AND gate 28. In this way, it is advantageous to use the logical sum of the display signals of objects in the foreground as a suppression signal for objects in the rear.
In the case of the H8 diagram, it is possible to display up to eight objects. Increasing the number of screen screen areas in this manner increases the ability to display objects at various distances. Of course, the changeover switch S is always connected to the contact s = 0 is applied.
o@tp:, @Continuing, AND gates 26 to 2s are all in the ON state.91 For example, in Yuki 2 wJ), it is possible to display in overlapping mode. For example, let's explain about Figure 9. In Figure 119, 0 image memory 4 is used to enable gradation display.
The screen memory area 4ji-1 for red in 2, the screen memory area 42-i for requisition, and the mWl memory area 42- for Yoizuki.
8 is assigned a plurality of bits as a 1m elementary signal.

それ故、それぞれ適宜に定められたa淡階調表示を行な
うことがで龜る。したがってD/に変換器43はtli
面メモリ領域42−1から伝達される複数ビット(Sl
)により指示される濃淡階調に応じたアナログ信号を出
力してこれを表示モニタ46に伝達する0また画面メ峰
り饋域42−1の出力はオア回路47に体適される0い
ま切換スイッチSがrlJな出力する置換え毫−ドにあ
ると富、オア回路4丁は画面メ毫す領域42−1の胴ビ
ットの出力のうち少なくとも1ビツトがrlJの場合に
rlJを出力してナンド・ゲート49はrOJを出力す
るのでアン下・グー)50〜52をオフにし、llli
i面メ七す領域42−2の出力を阻止する。同様に画面
メモリ領域42−2のn&ビットの出力のうち少なくと
も1ビツトがrljの場合にオア回路48.57鉱「1
」を出力し、tたm面メモリ領域42−1の、算1ビッ
トの出力のうち少なくともlビットがrlJのと龜にオ
ア回路47.57はrlJを出力し、いずれもナンド・
グー)!58tir@Jを出力するので。
Therefore, it is difficult to perform appropriately determined a-light gradation display. Therefore, the converter 43 to D/
A plurality of bits (Sl
) outputs an analog signal corresponding to the gradation indicated by the gradation and transmits it to the display monitor 46. Also, the output of the screen display area 42-1 is adapted to the OR circuit 47. If S is in the replacement code that outputs rlJ, the four OR circuits will output rlJ and perform NAND if at least one bit of the output of the body bit in the screen printing area 42-1 is rlJ. Since the gate 49 outputs rOJ, turn off the gates 50 to 52,
The output of the i-side menu area 42-2 is blocked. Similarly, when at least one bit of the n&bit output of the screen memory area 42-2 is rlj, the OR circuit 48.57 bits "1"
", and when at least l bits of the 1-bit output of the m-plane memory area 42-1 are rlJ, the OR circuit 47.57 outputs rlJ, and both of them are NAND.
Goo)! Because it outputs 58tir@J.

アンド・ゲート53〜5s鉱オフになり、1IIi面メ
モリ領域42−3の1ビツトの出力は阻止されるこ之に
なる。このようにして画面メモリ領域の画像qIiの各
ビットの論理和をそれより後方にある物体の画像信号に
対する抑制信号として使用することがで右る・ 第9図において勿論切換スイッチ8を「O」の印加され
ている接点S−0側に切換えれば、ナンド・グー)4G
、j6はrlJを出力することになるので0画面メ篭す
”領域42−2および画面メ篭り領域42−3の出力線
それぞれアンド・グー)50〜52.53〜6ISを経
由してVム変換器44.45に伝達されてアナログ信号
に変換器れるので0表示峰エタ46に紘各iji面メ4
g領域42−1〜42−3から出力された員淡表示され
たものが1重ねモードで表示されることになる。なお8
19図に訃いて、各画面メ峰り領域42−1〜42−3
のビット数s1〜mf3同一であってもそれぞれ異なる
数でも適宜選択することがで璽る。
The AND gates 53 to 5s are turned off, and the output of 1 bit from the 1IIi plane memory area 42-3 is blocked. In this way, the logical sum of each bit of the image qIi in the screen memory area can be used as a suppression signal for the image signal of the object behind it. If you switch to the contact S-0 side where is applied, Nando Goo) 4G
, j6 will output rlJ, so the output lines of the 0 screen screen area 42-2 and the screen screen area 42-3 are Since it is transmitted to the converters 44 and 45 and converted into an analog signal, the 0 display peak data 46 is
The items outputted from the g areas 42-1 to 42-3 and displayed in a light shaded manner will be displayed in the one-overlap mode. Note 8
Referring to Figure 19, each screen image area 42-1 to 42-3
The bit numbers s1 to mf3 can be selected as appropriate even if they are the same or different numbers.

本発明のtXS実施例を第10図について説明する。A tXS embodiment of the invention will be described with reference to FIG.

11110図では嬌像メ七りS8に、距離I〜Nにある
物体の1illi面メモリ領域5B−1〜all−Nを
sk’ット(S≧2)構成とし、これに応じてl1lL
UT!!9〜第NLUT62を制御するものであル。w
7A11ilrメモリ領域1g−1〜58−11C保持
される物体の距離関係は、第8図のtiiiメモリ執域
20−1〜20−Nと同様であって0画面メモリ領域5
8−1が蛾前向であり6面メモリ領域58−Nが最後部
である。また第1 LUTs s〜IINLUT62は
入力襲ビット、出力は必畏に応じて赤、縁、實それぞれ
適尚なビット数とする。丈して入力ピットがオールrO
Jのと暑出力ビットはオールrOJとなり、それ以外の
と書は入力信号の値に応じて予め設定した出力信号が得
られる・それ故、l1lLUT59は画面メモリ領域5
8−1の出力信号に応じたカラー出力信号部、縁。
In Fig. 11110, the 1illi plane memory areas 5B-1 to all-N of objects located at distances I to N are set to sk't (S≧2) in the image map S8, and l1lL is set accordingly.
UT! ! This is for controlling the 9th to NLUT 62. lol
7A11ilr The distance relationship of objects held in memory areas 1g-1 to 58-11C is similar to the tiii memory areas 20-1 to 20-N in FIG.
8-1 is the moth facing forward, and the six-sided memory area 58-N is the rearmost portion. In addition, the first LUTs s to IINLUT62 have input bits, and outputs have appropriate bit numbers for red, edge, and real, respectively, depending on necessity. The length and input pit are all rO.
The output bits of J are all rOJ, and the other bits get output signals set in advance according to the value of the input signal.Therefore, l1lLUT59 is the screen memory area 5.
Color output signal section, edge according to the output signal of 8-1.

伝達され、緑信号Gは加算器84に伝達され、青信号B
は加算器85に云違される。
The green signal G is transmitted to the adder 84, and the green signal B is transmitted to the adder 84.
is mistaken by the adder 85.

いま、切換スイッチSを置換モードにしてrlJを出力
し、これをナンド・ゲート67〜70に伝達していると
富0画面メモリ領域58−1の旙ビットの出力のうち少
なくとも1ビツトが「l」の場合、オア回路6sはrl
Jを出力し1ナンド・グー)67はrOJを出力するの
で、アンド・グー)71〜73はオフとなり1画面メモ
リ領域58−2の出力は阻止されa12LU’T60c
伝達されない。同様に画面メモリ領域58−2の出力の
うち少なくとも1ビツトが「l」の場合オア回路64゜
80はrlJを出力し、m面メ吻り領域58−1の出力
の−うち少なくとも1ビツトがrlJの場合も、同様に
オア回路80は「l」を出力し、ナンド・ゲート41J
IはrQJ&出力し、アンド・ダート74〜76はオア
にな1.画面メモリ領域58−3の出力は謳3LUT@
lに伝達されることはない。このようにして前方の画面
メモリ領域の各ビットの論理和により後方にある物体の
画像信号を抑制することがで龜る。そして1IILUT
l$9〜嬉NLUT62から出力されたそれぞれの赤信
号BI燻加算器83にて加算され、 D/A変換@86
でアナログ信号に変換され、表示上品り89に伝達され
る。同様に各緑信号Gおよび背信jBもそれぞれ加算%
84.85で加算されてD/Am換―87.88にてア
ナログ信号にされ1表示モニタ89に伝達される。この
ようにして切換スイッチSがit換えモードにあると龜
0表示モ=189に各物体を前後関係が明示で自るよう
に、力2−表示することができる。勿論切換スイッチS
t重ねモードにすれd、各両画メ4w領域58−1〜6
8−Nの出力はいずれもアンド・グー)71〜79等に
阻止されることなくそれぞれIll LUTJI s〜
IINLUT@2に伝達されるので、これらを重ねモー
ド状態で表示することかで自る。
Now, when the changeover switch S is set to the replacement mode and rlJ is output and this is transmitted to the NAND gates 67 to 70, at least one bit of the output of the morning bit of the wealth 0 screen memory area 58-1 becomes "l". ”, the OR circuit 6s is rl
J and 1 Nando Goo) 67 outputs rOJ, so And Goo) 71 to 73 are turned off, and the output of the 1-screen memory area 58-2 is blocked and a12LU'T60c
Not communicated. Similarly, if at least one bit of the output of the screen memory area 58-2 is "l", the OR circuit 64.80 outputs rlJ, and if at least one bit of the output of the m-plane rotation area 58-1 is "l", In the case of rlJ, the OR circuit 80 similarly outputs "l" and the NAND gate 41J
I outputs rQJ&, and darts 74-76 become OR and 1. The output of the screen memory area 58-3 is U3LUT@
It is not transmitted to l. In this way, the image signal of the object behind can be suppressed by the OR of each bit in the front screen memory area. And 1II LUT
The red signals outputted from l$9 to NLUT62 are added by the adder 83, and D/A conversion @86
The signal is converted into an analog signal and transmitted to the display element 89. Similarly, each green signal G and betrayal jB are also added %.
The signals are added at 84.85, converted into an analog signal at D/Am conversion 87.88, and transmitted to the 1-display monitor 89. In this manner, when the changeover switch S is in the IT change mode, it is possible to display the force 2- of each object on the scale 0 display mode = 189 so that the context of each object can be clearly seen. Of course, selector switch S
tSwitch to overlapping moded, and each double image mode 4w area 58-1 to 6
The outputs of 8-N are each Ill LUTJI s~ without being blocked by 71~79 etc.
Since the information is transmitted to IINLUT@2, it is possible to display these in the overlapping mode.

そしてこの1110図に示す実施例で鉱、8個のそれぞ
れの距離にある物体をそれぞれについて論淡表示するこ
とができるのみならず、7オールスカラー表示、擬似カ
ラー表示、自然カッ−表示などLOTの設定により自由
な表示を行なうことがで富る。
In the embodiment shown in Fig. 1110, it is possible not only to display each of the 8 objects at different distances, but also to display LOT such as 7 all-scalar display, pseudo-color display, natural color display, etc. It is possible to perform display freely depending on the settings.

以上説明の如く、結局本発明によれば観察者からみて手
前にある物体を表示すると1にその表示信号により後方
の書体の表示信号を抑制して物体の前後関係を明確に表
現することかで自るので。
As explained above, according to the present invention, when an object in the foreground as viewed from the viewer is displayed, first, the display signal of the object is used to suppress the display signal of the font in the rear, thereby clearly expressing the context of the object. Because I am self-sufficient.

前方の物体が消去された場合でも後方の物体を正確に表
示することが可能となり9表示装置として非常にすぐれ
たものを提供することかで禽る。
Even if the object in front is erased, it is possible to accurately display the object in the rear, thereby providing an extremely excellent display device.

【図面の簡単な説明】[Brief explanation of drawings]

111図は従来の表示装置、第2図〜114図はその制
作状11および問題点の説明@、mS図は本発明の詳細
な説明図、第2図〜11図はいずれも本発明の実施例構
成図である◎ 図中、1は画像メモリ、2〜4は画面メ令り領域、5〜
7aD/A変換番、8は表yy<モx1m9elOμア
ンド・グー)、11.12社インバータ、1mにオア回
路、14.lSはナンド・ゲート、20は画像メモリ、
20−1〜20−Nは画面メ%す領域、21tilt示
4!夕、22〜2s嬬Iilルツタ・アップ・テーブル
〜嬉Nルック・アップ・テーブル、26〜28はアンド
・ゲート、29〜32はナンド・ゲート、33〜3sは
オア回路、36〜5sLfi加算鋤、39〜41はD/
A変換器ら 42は画像メモリ、42−1〜42−3は
画面メモリ領域、43〜45はD/A変換餘、46は表
示毎エタ、47.48はオア回路、49はナンド・ゲー
ト、50〜55はアンド・ダート、56はナンド・ゲー
ト、57はオア回路、58は画像メ゛峰り、58−1〜
58−Nは画面メ49領域、59〜62は第1ルツク・
アップ・テーブル〜第Nルック・アップ・テーブル、6
3〜66はオア回路、67〜70はナンド・ゲート、7
1〜79Xはアンド・グー)、80〜82はオア回路、
83〜85は加算−,86〜88はル伍変換−、89社
表示−Ifニメ。 Sは切換スイッチをそれぞれ示す。 特許出願人  富士通株式貴社 /e−人4$1僅本   由  銘  鴎  烏−1
Figure 111 is a conventional display device, Figures 2 to 114 are its production form 11 and explanation of problems @, mS diagram is a detailed explanatory diagram of the present invention, and Figures 2 to 11 are implementations of the present invention. This is an example configuration diagram ◎ In the figure, 1 is the image memory, 2 to 4 are the screen mail order areas, and 5 to
7a D/A conversion number, 8 is the expression yy < mo x 1 m 9 el O μ and go), 11. 12 company inverter, OR circuit at 1 m, 14. lS is a NAND gate, 20 is an image memory,
20-1 to 20-N are the screen area, 21tilt indicates 4! Evening, 22-2s Tsumu Iil Rutsuta Up Table ~ Happy N Look Up Table, 26-28 are AND gates, 29-32 are NAND gates, 33-3s are OR circuits, 36-5s Lfi addition plow, 39-41 are D/
A converters 42 is an image memory, 42-1 to 42-3 are screen memory areas, 43 to 45 are D/A conversion units, 46 is an data for each display, 47.48 is an OR circuit, 49 is a NAND gate, 50 to 55 are AND darts, 56 is a NAND gate, 57 is an OR circuit, 58 is an image peak, 58-1 to
58-N is the 49th screen area, 59-62 are the 1st look area.
Up Table ~ Nth Look Up Table, 6
3-66 are OR circuits, 67-70 are NAND gates, 7
1 to 79X are and goo), 80 to 82 are OR circuits,
83 to 85 are additions, 86 to 88 are rugo conversion, and 89 company display is If. S indicates a changeover switch. Patent Applicant: Fujitsu Limited Company/e-person 4$1 Only Yu Mei Kamo Karasu-1

Claims (1)

【特許請求の範囲】[Claims] (1)表示すぺ8aI数の物体が前後に位置していると
禽これらの谷物体の画一情報をそれぞれ格納する記憶手
段とa−像情報に基づいてこれら物体像を構成して表示
する表示手段とを有する1IIII儂表示#置において
、前記記憶手段の出力を受けるゲート手段を設け、前方
に位置されている一体の画家情報のM無に応じて前記ゲ
ート手段をオンオフfIIJ11することにより#I起
前方の物体がある場合には、該前方の書体に:隠された
後方の一体の画像情報の前記表示手段への入力を阻止し
、前方の物体を表示しない場合にはその書体に―されて
いた後方の物体の画像情報を前記表示手段に入力し該隠
された後方の検体を表示するようにしたことを待憾とす
る1鐵表示方式。
(1) When 8aI objects are located in front and behind each other, images of these objects are constructed and displayed based on the storage means that stores the uniform information of each of these valley objects and the image information. In the display device having a display means, a gate means is provided to receive the output of the storage means, and the gate means is turned on and off according to the presence of the integral painter information located in front. If there is an object in front of the origin, the front font: Prevents the input of the hidden rear integrated image information to the display means, and if the front object is not displayed, the front font - 1. A display system in which image information of a hidden object behind the subject is inputted to the display means to display the hidden object behind the subject.
JP56194803A 1981-12-03 1981-12-03 Image display system Pending JPS5895786A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56194803A JPS5895786A (en) 1981-12-03 1981-12-03 Image display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56194803A JPS5895786A (en) 1981-12-03 1981-12-03 Image display system

Publications (1)

Publication Number Publication Date
JPS5895786A true JPS5895786A (en) 1983-06-07

Family

ID=16330515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56194803A Pending JPS5895786A (en) 1981-12-03 1981-12-03 Image display system

Country Status (1)

Country Link
JP (1) JPS5895786A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083985U (en) * 1983-11-15 1985-06-10 株式会社日立メデイコ 3D display device
JPS60218697A (en) * 1984-04-14 1985-11-01 株式会社 アスキ− Display controller
JPS615288A (en) * 1984-06-19 1986-01-11 日本電信電話株式会社 Image display unit for multicolor multiframe
JPS6232494A (en) * 1985-08-06 1987-02-12 三洋電機株式会社 Graphic decoder circuit
US5416497A (en) * 1984-04-13 1995-05-16 Ascii Corporation Video display control system for animation pattern image

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295927A (en) * 1976-02-06 1977-08-12 Nec Corp Display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295927A (en) * 1976-02-06 1977-08-12 Nec Corp Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6083985U (en) * 1983-11-15 1985-06-10 株式会社日立メデイコ 3D display device
US5416497A (en) * 1984-04-13 1995-05-16 Ascii Corporation Video display control system for animation pattern image
JPS60218697A (en) * 1984-04-14 1985-11-01 株式会社 アスキ− Display controller
JPS615288A (en) * 1984-06-19 1986-01-11 日本電信電話株式会社 Image display unit for multicolor multiframe
JPS6232494A (en) * 1985-08-06 1987-02-12 三洋電機株式会社 Graphic decoder circuit

Similar Documents

Publication Publication Date Title
EP1566773B1 (en) Alpha blending based on a look-up table
JPH02123469A (en) Image display device and method
US5714974A (en) Dithering method and circuit using dithering matrix rotation
JPH058438B2 (en)
US4656521A (en) Digital distortion-correcting circuit for projection a flat image on a curved screen from a digital data source for a simulator projected-image visual system
US4675666A (en) System and method for altering an aspect of one of a plurality of coincident visual objects in a video display generator
JPS5895786A (en) Image display system
JPS5895787A (en) Image display system
GB1272965A (en) Data display
JPH02123470A (en) Graphic computer apparatus
JPS6213673B2 (en)
EP0145321A2 (en) System and method for altering an aspect of one of a plurality of coincident visual objects in a video display generator
AU695019B2 (en) Rendering of overlapping objects
CN102044235B (en) Anti-aliased method of fonts
EP1459286A1 (en) Pixel shuffler for reordering video data
SU1161986A1 (en) Graphic information output device
SU1084865A1 (en) Device for displaying graphic information on screen of television receiver
EP0157524A3 (en) Flat panel display
SU1390629A1 (en) Translation unit
SU1746378A1 (en) Divider
JPS62258642A (en) Ultrasonic diagnostic apparatus
Puglisi et al. The Performance of Electronic Steering Displays in Restricted Waterways.
JPH0789370B2 (en) Image processing device
JPS599687A (en) Indication of perspective plane
Rees Teaching Division to Reluctant Learners