JPS5895281A - Clocking device - Google Patents

Clocking device

Info

Publication number
JPS5895281A
JPS5895281A JP19409581A JP19409581A JPS5895281A JP S5895281 A JPS5895281 A JP S5895281A JP 19409581 A JP19409581 A JP 19409581A JP 19409581 A JP19409581 A JP 19409581A JP S5895281 A JPS5895281 A JP S5895281A
Authority
JP
Japan
Prior art keywords
signal
data processing
circuit
terminal
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19409581A
Other languages
Japanese (ja)
Inventor
Fumihiro Tanaka
文博 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP19409581A priority Critical patent/JPS5895281A/en
Publication of JPS5895281A publication Critical patent/JPS5895281A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04FTIME-INTERVAL MEASURING
    • G04F10/00Apparatus for measuring unknown time intervals by electric means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)

Abstract

PURPOSE:To attain concentrical data processing of signals from plural detectors with a simple wiring by providing each detector with a simple signal converting circuit. CONSTITUTION:Respective output signals of detectors 21-2n are supplied to signal converters 31-3n and respective converted signals are applied to a data processing device 1 through signal cables 41-4n having two conductors respectively. In the converter 3i, a counter 311 counts up a pulse (a) from the processing device 1 and a converter 312 converts the counted value into a digital signal. The converted signal is switched T<r1> by an operation signal (e) from the detector 2i and sent to the processing device 1. The device 1 concentrically measures the operation time of the detector 2i at the receiving timing of the received signal to attain data processing.

Description

【発明の詳細な説明】 本発明は、計時装置に関し、特に、検出装置からの信号
処理方法の改良に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a timekeeping device, and particularly to an improvement in a method for processing signals from a detection device.

従来、水泳用計時装置等においては、タッチ板等の検出
装置の信号は、第1図に示す様に各コースごとに個別の
信号線を設け、データ処理装置の入力回路に接続されて
い食、この様な構成では、入力信号ケーブルが大がかり
になり、接続するコネクタが大型になる九め、装置の小
型化をする際の障害となっていた。また第1図に示す様
なケーブルでは、データ処理装置の設置場所によって、
信号線と検出装置の対応が逆になる次め、データの処理
を変更する必要があるという欠点を持っていた。
Conventionally, in swimming timing devices and the like, signals from a detection device such as a touch board are connected to an input circuit of a data processing device by providing a separate signal line for each course as shown in Fig. 1. In such a configuration, the input signal cable becomes bulky and the connector to be connected becomes large, which is an obstacle to downsizing the device. Also, with a cable like the one shown in Figure 1, depending on the installation location of the data processing device,
This method had the disadvantage that the correspondence between the signal line and the detection device was reversed, and the data processing had to be changed.

この発明は以上に述べ九欠点を除去する几めの極めて有
効な手段ヲ提供することを目的とするもので、検出装置
ごとに簡単な信号変換回路を設けるという構成によるも
のである。
The object of the present invention is to provide an extremely effective means for eliminating the nine defects mentioned above, and is based on a configuration in which a simple signal conversion circuit is provided for each detection device.

以下、図面と共に本発明による計時装置を説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A timekeeping device according to the present invention will be described below with reference to the drawings.

第2図は、本発明の一実施例における概略構成図である
。1は、データ処理装置であり、時計機能、データの記
憶機能、入力信号の処理機能、プリンタ等のデータ出力
機能等を有する。21〜2nは検出装置であり、本実施
例においてはタッチ板を示しているが、光電子装置、ゲ
ートパー等の種々の検出装置が考えられる。そしてこの
検出装置の出力信号は、5t−5nで示される信号変換
装置に接続されているが、この部分は、前記検出*fi
21〜2nに内臓していても良い。艶に、隣接する信号
変換装置の間は、2本の導体を有する信号ケーブル42
〜4nにより接続され、データ処理装置1と、これに最
も近接する信号変換装置も、やFiり同様の信号ケーブ
ル41によって接続されている。
FIG. 2 is a schematic diagram of an embodiment of the present invention. Reference numeral 1 denotes a data processing device, which has a clock function, a data storage function, an input signal processing function, a data output function such as a printer, and the like. Reference numerals 21 to 2n are detection devices, and although a touch plate is shown in this embodiment, various detection devices such as a photoelectronic device and a gater may be used. The output signal of this detection device is connected to a signal conversion device indicated by 5t-5n, and this portion is connected to the detection *fi
It may be internalized in 21 to 2n. Specifically, a signal cable 42 having two conductors is connected between adjacent signal converters.
.about.4n, and the data processing device 1 and the signal conversion device closest thereto are also connected by a signal cable 41 similar to that of Fi.

第3図は、信号変換#[31の回路構成を示し次もので
ある。ata’は信号ケーブル接fJ、電子であり、ケ
ーブル41.42が接続される。311は計数回路であ
り、計数パルスの入力端子OKにはコンデンサC2を抵
抗R2により構成される鎗分回路を介して、端子aea
’からの信号線が接続され、ま交、リセット入力端子R
には、コンデンサC5抵抗R3によって構成される積分
回路を介して、やはり、端子aha’からの信号線が接
続されている。カウンタ311の出力は、デジタル信号
変換回路312に接続されている。このデジタル信号変
換回路3+2の変換出力■〜■は、計数回ji3311
がリセットされている時は、すべて論理0を出力してい
るが、計数回路311がパルスを計数することにより、
その計数値に応じた変換出力が論理1を出力する。前記
変換出力■〜■はジャンパーIIJにおいて1つの出力
のみが選択され、Q4.pAの微分回路を介して、トラ
ンジスタTrlのベースに接続されている。本図におい
ては、変換出力■がジャンパーJで選択されていること
を示している。更に前記トランジスタTr1のエミッタ
ーは、検出装置のスイッチ信号が接続される入力端子θ
に接続され、まtコレクタは端子a r a ’に接続
されている。端子& + & ’に接続され定抵抗RI
+ツェナーダイオードZD、コンデンサC1から成る電
圧安定化回路は、前述し念計数回路311.デジタル信
号変換回路512の動作電源を構成するものである。
FIG. 3 shows the circuit configuration of signal conversion #[31. ata' is a signal cable connection fJ, electronic, to which cables 41 and 42 are connected. 311 is a counting circuit, and a capacitor C2 is connected to the input terminal OK of the counting pulse via a counter circuit constituted by a resistor R2.
'The signal line from ' is connected and crossed, reset input terminal R
A signal line from the terminal aha' is also connected to the terminal aha' via an integrating circuit constituted by a capacitor C5 and a resistor R3. The output of the counter 311 is connected to a digital signal conversion circuit 312. The conversion outputs of this digital signal conversion circuit 3+2 are calculated by the number of times ji3311.
When the is reset, all logic 0 is output, but as the counting circuit 311 counts the pulses,
A conversion output corresponding to the count value outputs a logic 1. Of the conversion outputs ■ to ■, only one output is selected by jumper IIJ, and Q4. It is connected to the base of the transistor Trl via a pA differential circuit. This figure shows that conversion output ■ is selected by jumper J. Further, the emitter of the transistor Tr1 is connected to an input terminal θ to which a switch signal of the detection device is connected.
, and the collector is connected to terminal a r a '. Constant resistance RI connected to terminal & + &'
+ Zener diode ZD and capacitor C1, the voltage stabilizing circuit includes the above-mentioned mental counting circuit 311. This constitutes an operating power supply for the digital signal conversion circuit 512.

次に前記信号変換装置の回路の動作について、説明する
。第1図は、各部の信号を示すタイミングチャートであ
る。
Next, the operation of the circuit of the signal conversion device will be explained. FIG. 1 is a timing chart showing signals of each part.

端子aには、データ処理装置1から、直流成分とパルス
信号が重畳した信号が供給される。この信号のうち、直
流電圧に対して負の方向の)くルスgviリセットパル
スでアリ、正の方向のパルスhはカウントパルスである
。各々のパルス幅ハ、ノ<ルスgが数十〜数百マイクロ
秒であり、パルスh ゛が、数マイクロ秒である。
A signal in which a DC component and a pulse signal are superimposed is supplied from the data processing device 1 to the terminal a. Among these signals, the pulse (gvi) in the negative direction with respect to the DC voltage is the reset pulse, and the pulse h in the positive direction is the count pulse. The pulse width of each pulse g is several tens to hundreds of microseconds, and the pulse h is several microseconds.

パルスgが与えられると、計数回路311のリセット電
子Rには、dで示す様に積分され定信号が与えられ、計
数回路311はリセットされる。
When the pulse g is applied, the reset electron R of the counting circuit 311 is provided with an integrated constant signal as shown by d, and the counting circuit 311 is reset.

r、シルスgの立上りにおいて、計数入力σKにはbで
示す微分信号g′が入力されるが、前述し友IJセット
信−号は、積分回路で遅延されているので、計数が行な
わnない。次にパルスhが供給されるとbには、やはり
微分信号h′が入力され、計数回路511はこの信号を
計数する。この計数状態はAIBIC,Dに示すごとく
出力される。デジタル信号変換回路512Fi前記計数
出力を変換し、■〜■に示す信号として出力する。すな
わち、計数値が1の時は、出力■が°ビと々す、計数値
が2の時は、出力■が1″となる。同様に計数値に応じ
て、出力■〜■に1″が順次出力される。第3図におい
ては、出力■がジャンパーJで選択されているので、計
数値が1になった時に、トランジスタTrlのベースに
でて示す微分信号が与えられる。この際、端子eが開放
状態で、は、トランジスタTrlは導通しないが、検出
装置21が作動して、端子θが閉じた状態では、トラン
ジスタTr1が導通し、端子a1の信号を短絡する。こ
の動作によって、信号波形aの1に示す信号が得られる
At the rise of r and sills g, the differential signal g' shown by b is input to the counting input σK, but since the aforementioned friend IJ set signal is delayed by the integrating circuit, no counting is performed. . Next, when the pulse h is supplied, the differential signal h' is also input to b, and the counting circuit 511 counts this signal. This counting state is output as shown in AIBIC,D. A digital signal conversion circuit 512Fi converts the count output and outputs it as signals shown in (1) to (4). In other words, when the count value is 1, the output ■ will be vibrating, and when the count value is 2, the output ■ will be 1''.Similarly, depending on the count value, the output ■ will be 1''. are output sequentially. In FIG. 3, the output ■ is selected by the jumper J, so when the count value reaches 1, the differential signal shown at the base of the transistor Trl is applied. At this time, when the terminal e is open, the transistor Trl is not conductive, but when the detection device 21 is activated and the terminal θ is closed, the transistor Tr1 is conductive, short-circuiting the signal at the terminal a1. Through this operation, a signal shown in signal waveform a 1 is obtained.

一□方、計数回路311のリセット人力Rには、抵抗R
31コンデンサC5から成る積分回路が接続されている
ので、信号1によって計数値がりセツトされることはな
い。
On the other hand, the human power R for resetting the counting circuit 311 requires a resistor R.
Since the integrating circuit consisting of the 31 capacitor C5 is connected, the count value is not reset by the signal 1.

データ処理装置1において、前述した信号1がパルスh
の伺番目に得られるかを検出することによって、どの検
出装置が作動したかを知ることができる。iた、第4図
のタイミングチャート図では、eで示される検出@蓋が
作動してスイッチが閉じるタイミングと、信号1が得ら
れるタイミングの間に時間差が生じているが、aで与え
られる信号の周期を、計測の最小単位より十分短かく設
定しておくことにより、無視で市る誤差となる。
In the data processing device 1, the signal 1 described above is a pulse h
It is possible to know which detection device is activated by detecting whether the signal is obtained at the number of times the signal is detected. In addition, in the timing chart of Fig. 4, there is a time difference between the timing when the detection@lid is activated and the switch is closed, indicated by e, and the timing when signal 1 is obtained, but the signal given by a is By setting the cycle to be sufficiently shorter than the minimum unit of measurement, the error can be ignored.

以上に述べた様に、本発明によ1れば、簡単な回路構成
による、信号変換装置を付加することによって、多数の
検出装置からの信号を、簡易な配線で、集中的にデータ
処理できるという効果を有する。
As described above, according to the present invention, by adding a signal conversion device with a simple circuit configuration, signals from a large number of detection devices can be processed centrally with simple wiring. It has this effect.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、従来の構成による計時装at−示す接続図。 第2図は、本発明の一実施例における概略構成図。第3
図は、本発明の一実施例における信号変換装置の回路図
、第4図は、回路動作を示すタイミングチャート図であ
る。 1・・・データ処理装置 21〜2n・・・検出装置 31〜5n・・・信号変換装置 41〜4n・・・ケーブル 511・・・計数回路 312・・・デジタル信号変換回路 F1〜R4・・・抵抗 01〜C4・・・コンデンサ Trl・・・トランジスタ ZD・・・ツェナーダイオード J・・・ジャンパー OK・・・計数パルス人力1子 R・・・リセット a l a ’・・・ケーブル接続端子e・・・検出@
型接続端子 以   上 出願人 株式会社第二精工舎 第3図 第4図 ■  OFF
FIG. 1 is a connection diagram showing a timekeeping device with a conventional configuration. FIG. 2 is a schematic configuration diagram of an embodiment of the present invention. Third
FIG. 4 is a circuit diagram of a signal conversion device according to an embodiment of the present invention, and FIG. 4 is a timing chart showing the circuit operation. 1... Data processing devices 21 to 2n... Detection devices 31 to 5n... Signal conversion devices 41 to 4n... Cable 511... Counting circuit 312... Digital signal conversion circuits F1 to R4...・Resistor 01 to C4...Capacitor Trl...Transistor ZD...Zener diode J...Jumper OK...Counting pulse 1 child R...Reset a l a'...Cable connection terminal e ···detection@
Type connection terminal and above Applicant Daini Seikosha Co., Ltd. Figure 3 Figure 4 ■ OFF

Claims (1)

【特許請求の範囲】[Claims] 複数の検出装置が作動しt時間を、集中して計測し、デ
ータ処理を行なうものにおいて、データ処理装置と、複
数の検出装置と、各々の検出装置ごとに設けられ、検出
装置の出力信号管それぞれの検出装置ごとに判別可能な
信号に変換する信号変換装置と、前記データ処理装置、
及び信号変換装置を接続するケーブルとから成り、前記
信号変換装置において、ケーブルが接続される信号端子
と、検出装置のスイッチ信号が接続される入力端子と、
前記信号端子からのパルス信号を計数する計数回路と、
前記計数回路の計数値を変換するデジタル信号変換回路
と、前記デジタル信号回路の出力に接続され、かつ前記
信号端子の信号を開閉するスイッチ素子から構成され次
ことを%傘とする計時装置。
In a system in which a plurality of detection devices operate and centrally measure time t and perform data processing, a data processing device, a plurality of detection devices, and an output signal pipe of the detection device are provided for each detection device. a signal conversion device that converts into a distinguishable signal for each detection device; and the data processing device;
and a cable for connecting the signal converting device, in the signal converting device, a signal terminal to which the cable is connected, an input terminal to which a switch signal of the detection device is connected;
a counting circuit that counts pulse signals from the signal terminal;
A timekeeping device comprising: a digital signal conversion circuit for converting the count value of the counting circuit; and a switch element connected to the output of the digital signal circuit and opening/closing a signal at the signal terminal.
JP19409581A 1981-12-02 1981-12-02 Clocking device Pending JPS5895281A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19409581A JPS5895281A (en) 1981-12-02 1981-12-02 Clocking device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19409581A JPS5895281A (en) 1981-12-02 1981-12-02 Clocking device

Publications (1)

Publication Number Publication Date
JPS5895281A true JPS5895281A (en) 1983-06-06

Family

ID=16318859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19409581A Pending JPS5895281A (en) 1981-12-02 1981-12-02 Clocking device

Country Status (1)

Country Link
JP (1) JPS5895281A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526568A (en) * 1975-07-04 1977-01-19 Fujitsu Ltd Time measuring unit
JPS55159184A (en) * 1979-05-30 1980-12-11 Seiko Instr & Electronics Ltd Touch plate system of swimming clock device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS526568A (en) * 1975-07-04 1977-01-19 Fujitsu Ltd Time measuring unit
JPS55159184A (en) * 1979-05-30 1980-12-11 Seiko Instr & Electronics Ltd Touch plate system of swimming clock device

Similar Documents

Publication Publication Date Title
US7619405B2 (en) Process for determining a time interval between two impulses by converting a measured analog impulse into a digital impulse
JP2006502626A (en) Pulse width modulation analog to digital conversion
US5451937A (en) Universal generator interface module
JPS5895281A (en) Clocking device
JP2693198B2 (en) Switch status detector on transmission line
SU1633439A1 (en) Information and measurement system
JPH041503Y2 (en)
JP2521211Y2 (en) Sensor circuit monitoring device
JPH0650040Y2 (en) Presence detection device with attached circuit
SU1019625A1 (en) Voltage/time interval converter
JPS63145915A (en) Input signal converter
JP3210127B2 (en) Voltage pulse width conversion circuit
SU1476403A2 (en) Phase-difference-to-voltage converter
SU1091336A1 (en) Voltage-to-time interval converter
JP3272509B2 (en) Sensor output correction circuit
SU879503A1 (en) Converter of resistive pickup resistance to pulse train period
SU562918A1 (en) Converter of parameters of two-element electric circuits into unified signals
SU1698826A1 (en) Resistance deviation-to-digit converter
RU2241236C1 (en) Electromagnetic transducers parameter converter
SU1615869A1 (en) Device for determining moments of appearance of extremes
JPH05122078A (en) A/d converting method by use of microcomputer
SU1368792A1 (en) Device for determining parameters of complex signal
JPH0431680Y2 (en)
SU1725230A1 (en) System for monitoring electrical parameters of logic units
JPS6226071B2 (en)