JPS5892600A - Digital universal parallel rule combining display of clock - Google Patents

Digital universal parallel rule combining display of clock

Info

Publication number
JPS5892600A
JPS5892600A JP19203181A JP19203181A JPS5892600A JP S5892600 A JPS5892600 A JP S5892600A JP 19203181 A JP19203181 A JP 19203181A JP 19203181 A JP19203181 A JP 19203181A JP S5892600 A JPS5892600 A JP S5892600A
Authority
JP
Japan
Prior art keywords
clock
vernier
slit
scale
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19203181A
Other languages
Japanese (ja)
Inventor
小谷 貞彦
柚木 敏雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pentax Precision Co Ltd
Original Assignee
Asahi Seimitsu KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Seimitsu KK filed Critical Asahi Seimitsu KK
Priority to JP19203181A priority Critical patent/JPS5892600A/en
Publication of JPS5892600A publication Critical patent/JPS5892600A/en
Pending legal-status Critical Current

Links

Landscapes

  • A Measuring Device Byusing Mechanical Method (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 タルに表示するように構成したデジタル自在平行定規の
表示部に、切替スイッチにより時刻を表示することがで
きるようにした時計表示兼用デジタル自在平行定規に関
する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a digital flexible parallel ruler that can display the time on the display section of the digital flexible parallel ruler configured to display a clock display using a changeover switch.

設計製図作業で社集中力を費するため、時刻を忘れるこ
とが多分にあり、このような場合、任意に切替スイッチ
によりてスケール操作用ヘッドに時刻表示がなされると
便利である。また、デジタル自在平行定規−こおいては
スケールの移動量や回転角度の表示部に時刻表示が兼用
されれば、ヘッドの小型化に4なり、且つ時計回路中の
パルス発生回路を角度表示等にも併用できて便利である
Due to the concentration required on design and drawing work, it is common to forget the time, and in such cases, it is convenient to display the time on the scale operating head using a changeover switch. In addition, in the case of a digital flexible parallel ruler, if the time display is also used as the scale movement and rotation angle display, the head can be made smaller, and the pulse generation circuit in the clock circuit can also be used to display the angle. It is convenient because it can be used in combination with

そこで本発明は、スケールの移動量や回転角度をデジタ
ルに表示する表示部に、切替スイッチにより時刻を表示
し得るようにした時計表示兼用デジタル自在平行定規を
提供しようとするものであるO 以下図示する実施例により本発明の詳細な説明すると、
第1図において、1はスケール操作用のヘッド、2はそ
の支持部で、縦レールに沿って移動するカーソル板に連
結されて製図板上を移動自″&番ご案内されるように構
成しである。支持部2には回転自在にヘッド軸が軸受さ
れており、該ヘッド軸の上端部に一作ハンドル3、下端
部にスケール支持体4が取付けてあり、両者は支持部2
に対して一体に回転するように構成しである。5はスケ
ール支持体4に設けたスケール堰付板で、これにスケー
ル6が取付けである。7はスケール支持体4に対して支
持部2側に固定して設けた分度盤で、基点0°を中心に
時計方向及び反時計方向に180゜の分度目盛が設けて
あり、スケール支持体4には分度目盛に相対して指標を
有する指標盤8が設けである。通常、指標盤8には指標
を中心にバーニヤ目盛が設けてあり、バーニヤ目盛によ
って分度目盛の最小目盛以下の微少角度を読取るように
構成しである。
Therefore, the present invention aims to provide a digital flexible parallel ruler that can also be used as a clock display, in which the time can be displayed using a changeover switch on the display section that digitally displays the amount of movement and rotation angle of the scale. The present invention will be described in detail with reference to examples.
In Fig. 1, 1 is a head for operating the scale, and 2 is its support part, which is connected to a cursor board that moves along a vertical rail, and is configured to be guided as it moves on the drawing board. A head shaft is rotatably supported on the support part 2, and a handle 3 is attached to the upper end of the head shaft, and a scale support 4 is attached to the lower end of the head shaft, both of which are attached to the support part 2.
It is constructed so that it rotates integrally with respect to the main body. Reference numeral 5 denotes a scale weir attachment plate provided on the scale support 4, to which the scale 6 is attached. Reference numeral 7 denotes a protractor plate fixedly provided on the support part 2 side with respect to the scale support body 4, and has minute scales of 180 degrees clockwise and counterclockwise around the base point 0 degrees. The body 4 is provided with an indicator board 8 having indicators opposite to the minute scale. Normally, the indicator board 8 is provided with a vernier scale centered around the indicator, and is configured so that minute angles below the minimum scale of the minute scale can be read using the vernier scale.

実施例のデジタル自在平行定規は、前記バーニヤ目盛に
よるバーニヤ読取角度をエンコーダによってデジタルに
読取り、スケール支持体4上の表示部9に表示するよう
に構成しである。前記エンコーダはヘッド1内に内蔵さ
れており、先ず分度盤7の下方に分度目盛と一様に10
間隔で360°にわたってスリットを施したスリット分
度盤が設けである一方、スリット分度盤に重なるスケー
ル支持体4に前記スリットに対してバーニヤ原理に従い
、例えばlO′間隔読みの場合として2°50′間隔に
バーニヤスリットを設けたバーニヤスリット盤が設けて
J) a 、各バーニヤスリットに対応してスリットの
重り合いを検出するフォトトランジスターが設けである
。を九、スリット分度盤にはθ°のスリット、分度目盛
から180°のスリット分度目盛までに対応して切欠を
設け、これに0′のバーニヤスリットの弧長部を対応さ
せ、フォトトランジスターにより切欠の有無を検出し、
スケールの06を中心とする回転方向を判別するように
構成しである。従って、バーニヤスリットの間隔を例え
ば2°50′に設定した場合、10′読みバーニヤスリ
ットが2°50’、別′読みバーニヤスリットが5°4
0′、(資)′読みバーニヤスリットが8°30’、菊
′読みバー ’r ス!J y ) カ11’20’、
(資)′読ミバーニャスリットが14°10′と夫々θ
′読みバーニヤスリットから隔てられているから、例え
ばプラス方向(反時計方向)に10′回転すると10’
読みスリットがスリット分度盤の3°のスリットと合致
し、また逆にマイナス方向(時計方向)に10’回転す
ると、(資)′絖みバーニヤスリットがスリット分度盤
の14°O)スリットと合歓することとなり、スリット
分度盤のスリットと合致したバーニヤスリットに対応し
たフォトトランジスターのみ相装置した発光素子の光を
受けて光電流を生じ、他のバーニヤスリットに対応した
ものには光が通らずに暗電流のみが流れる。
The digital universal parallel ruler of the embodiment is configured so that the vernier reading angle based on the vernier scale is digitally read by an encoder and displayed on the display section 9 on the scale support 4. The encoder is built in the head 1, and is placed uniformly on the lower part of the protractor dial 7 with a 10 minute scale.
A slit protractor with slits extending over 360° at intervals is provided, while a scale support 4 overlapping the slit protractor is provided with a slit for said slit according to the vernier principle, e.g. 2°50 for lO' interval readings. A vernier slit disk having vernier slits at intervals is provided, and a phototransistor is provided corresponding to each vernier slit to detect the overlapping of the slits. 9. The slit protractor has a notch corresponding to the θ° slit and the minute scale to the 180° slit degree scale, and the arc length of the 0' vernier slit corresponds to this. A transistor detects the presence or absence of a notch,
It is configured to determine the direction of rotation around 06 of the scale. Therefore, if the interval between the vernier slits is set to 2°50', for example, the vernier slit reading 10' is 2°50', and the vernier slit reading 10' is 5°4.
0', (capital)' reading vernier slit is 8°30', chrysanthemum' reading bar 'r s! J y ) Ka11'20',
(Capital) 'Reading vernia slit is 14°10' and θ respectively
Since it is separated from the vernier slit, for example, if you rotate it 10' in the plus direction (counterclockwise), it will read 10'.
When the reading slit matches the 3° slit on the slit protractor and rotates 10' in the negative direction (clockwise), the slit vernier slit aligns with the 14° slit on the slit protractor. Only the phototransistors corresponding to the vernier slits that matched the slits on the slit protractor board received the light from the light-emitting elements arranged in phase to generate a photocurrent, and the ones corresponding to the other vernier slits received the light. Instead, only dark current flows.

第2図において、10はバーニヤ回路で、11は0′〜
(資)′までの夫々のバーニヤスリットに対応して設置
たフォトトランジスター、12は極性判別用のスリット
に対応して設けたフォトトランジスター、13 、14
は夫々のフォトトランジスターに接続したシュミット回
路で、各シュミット回路の出力信号はマルチプレクサ−
15に入力される。マルチプレクサ−15においては、
例えば極性判別用のシュミット回路14の出力信号が+
(プラス)方向のときルベル、=(マイナス)方向のと
き0レベルとすると、ルベルのときマルチプレクサ−1
5の出力信号はx、y、zの麓1の信号が選択され、0
レベルのときJ462の信号が選択されるように構成し
てあり、これら選択されたx、y、zの出力信号ハエン
コーダ16により2進化符号にされ、バーニヤ・時計切
替マルチプレクサ−回路17に入力される。バーニヤ・
時計切替マルチプレクサ−回路は、分単位ブロック17
m、10分単位ブロック17b1時間単位ブロック17
e、10時時間位ブロック17dに分割されており、エ
ンコーダ16からの2進化符号出力信号はlO分単位ブ
ロック17bに入力するように構成しである。そして、
他のブロック17m 、 17c 、 17dへのバー
ニヤ回1310からの信号は閉ざされ、この場合、0表
示がなされるように構成しである。従って、エンコーダ
16にθ′に対応する出力回路を設けなくても、ブロッ
ク17bは出力信号の寒い場合として0表示がなされる
In Figure 2, 10 is a vernier circuit, 11 is 0'~
12 is a phototransistor installed corresponding to each vernier slit, 13, 14 is installed corresponding to the slit for polarity determination.
is a Schmitt circuit connected to each phototransistor, and the output signal of each Schmitt circuit is sent to a multiplexer.
15 is input. In the multiplexer 15,
For example, the output signal of the Schmitt circuit 14 for polarity determination is +
When it is in the (plus) direction, it is Lebel, and when it is in the (minus) direction, it is 0 level, and when it is Lebel, the multiplexer is -1.
The signal at the foot of x, y, z is selected as the output signal of 5, and the output signal of 0
The J462 signal is selected when the signal is at the level, and the selected x, y, and z output signals are converted into a binary code by the encoder 16 and input to the vernier/clock switching multiplexer circuit 17. Ru. Vernier
The clock switching multiplexer circuit is connected to the minute block 17.
m, 10 minute block 17b1 hour block 17
e and 10 o'clock time blocks 17d, and the binary code output signal from the encoder 16 is configured to be input to the 10 minute unit block 17b. and,
The configuration is such that the signals from the vernier circuit 1310 to the other blocks 17m, 17c, and 17d are closed, and in this case, a 0 display is made. Therefore, even if the encoder 16 is not provided with an output circuit corresponding to θ', the block 17b is displayed as 0 as a cold output signal.

他方、加は時計回路で、4は水晶発振器等により精確な
周波数を発振するパルス発生回路である0パルス発生回
路21から出力される基準パルスは秒パルス出力分周−
路nにより秒パルスに分周され、このパルスは順次、÷
ω分周回路ム、÷10分周回路冴、÷6分周回路6によ
り、夫々分単位、lO分単位、時間単位に分周され、そ
の出力信号が分単位プロッタ17m、10分単位ブロッ
ク17b1時間単位ブロック17e、10時時間位ブロ
ック17dに入力される。
On the other hand, + is a clock circuit, and 4 is a pulse generation circuit that oscillates a precise frequency using a crystal oscillator, etc. The reference pulse output from the 0 pulse generation circuit 21 is the second pulse output frequency divided -
The frequency is divided into second pulses by the path n, which are sequentially divided by ÷
The frequency is divided into minutes, lO minutes, and hours by the ω frequency divider circuit, the ÷10 frequency divider circuit 6, and the ÷6 frequency divider circuit 6, and the output signals are sent to the minute unit plotter 17m and the 10 minute unit block 17b1. It is input to the time unit block 17e and the 10 o'clock time block 17d.

そして時パルスは、12時間計時か又は々時間計時かを
12・冴計時切替スイッチがで切替えて、12時又はツ
時検出回路nによって検出し、12時計時パルス又はU
時計時パルスを該検出回路nからリセット回路あに出力
し、時計回路かからの出力をオール0にリセットするよ
うに構成しである。
Then, the hour pulse is detected by the 12 o'clock or 2 o'clock detection circuit n, and the 12 o'clock time pulse or the 12 o'clock hour pulse or U
The clock pulse is output from the detection circuit n to the reset circuit a, and the output from the clock circuit is reset to all zeros.

ここで前記バーニヤ・時計切替マルチプレクサ−回路1
7は、バーニヤ・時計・切替スイッチ18により切替え
ることによって、バーニヤ回路lO又は時計回路Iの出
力信号を液晶ドライブ回路19に入力する。液晶ドライ
ブ回路19ではパルス発生回路21よりパルス信号の供
給を受け、液晶表示素チェをダイナミックドライブし、
ヘッド1の表示部9にバーニヤ角度又は時刻の表示をす
るように構成しである。尚、第1図において、西は時計
ドパ−ニヤの切替ボタン、電源スイツチ類であり、31
は時計にアラーム機能を設は九場合の警報用窓である。
Here, the vernier/clock switching multiplexer circuit 1
7 inputs the output signal of the vernier circuit 1O or the clock circuit I to the liquid crystal drive circuit 19 by switching with the vernier/clock/changeover switch 18. The liquid crystal drive circuit 19 receives a pulse signal from the pulse generation circuit 21 and dynamically drives the liquid crystal display element check.
The display unit 9 of the head 1 is configured to display the vernier angle or time. In addition, in Fig. 1, the west side is the switch button for the clock driver, the power switch, etc., and 31
This is a warning window in case the clock has an alarm function.

以上の通り、本発明に係る時計兼用デジタル自在平行定
規によれば、バーニヤ・時計切替スイッチによりスケー
ルの移動量等を表示するヘッドの表示部に任意に時刻表
示を行うことができる構成であるから、設計製図作業時
に時刻を忘れるような惧れがなく、また表示部を共用す
ることによりヘッドの小型化を図り、且つ回路に共用部
分がある九め、合理的な回路構成を達成できる効果があ
る0
As described above, according to the digital flexible parallel ruler that can also be used as a clock according to the present invention, the time can be displayed arbitrarily on the display section of the head that displays the amount of movement of the scale, etc. using the vernier/clock changeover switch. , there is no risk of forgetting the time during design and drawing work, the head can be made smaller by sharing the display, and the circuit has common parts, which has the effect of achieving a rational circuit configuration. Some 0

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の要部を示す平面図、第2図
はその要部の回路図である0
FIG. 1 is a plan view showing the main parts of an embodiment of the present invention, and FIG. 2 is a circuit diagram of the main parts.

Claims (1)

【特許請求の範囲】[Claims] スケールの移動量又は回転角度をエンコーダのカウント
信号に基いてスケール操作用ヘッドの表示部にデジタル
に表示するようになしたデジタル自在平行定規において
、時計回路を併設し前記表示部に切替スイッチにより時
刻を表示するようにしたことを特徴とする時計表示兼用
デジタル自在平行定規。
A digital flexible parallel ruler that digitally displays the amount of movement or rotation angle of the scale on the display section of the scale operation head based on the count signal of the encoder.A clock circuit is also installed, and the time can be displayed on the display section using a switch. A digital flexible parallel ruler that can also be used as a clock display.
JP19203181A 1981-11-30 1981-11-30 Digital universal parallel rule combining display of clock Pending JPS5892600A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19203181A JPS5892600A (en) 1981-11-30 1981-11-30 Digital universal parallel rule combining display of clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19203181A JPS5892600A (en) 1981-11-30 1981-11-30 Digital universal parallel rule combining display of clock

Publications (1)

Publication Number Publication Date
JPS5892600A true JPS5892600A (en) 1983-06-01

Family

ID=16284441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19203181A Pending JPS5892600A (en) 1981-11-30 1981-11-30 Digital universal parallel rule combining display of clock

Country Status (1)

Country Link
JP (1) JPS5892600A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52108175A (en) * 1976-03-09 1977-09-10 Seiko Epson Corp Watch with calculator
JPS55126498A (en) * 1979-03-23 1980-09-30 Asahi Seimitsu Kk Universal parallel ruler which is shared as angle display device of scale and computer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52108175A (en) * 1976-03-09 1977-09-10 Seiko Epson Corp Watch with calculator
JPS55126498A (en) * 1979-03-23 1980-09-30 Asahi Seimitsu Kk Universal parallel ruler which is shared as angle display device of scale and computer

Similar Documents

Publication Publication Date Title
EP0417141A4 (en) Digital measuring and proportioning instrument
US4095348A (en) Digital compass
JPS6252246B2 (en)
US4492031A (en) Vernier device of the digital display type for a universal parallel ruler
JPS5892600A (en) Digital universal parallel rule combining display of clock
US4374622A (en) Digital alarm timepiece with setting pointer
US4476567A (en) Electronic protractor
JPS6188179A (en) Display of life of battery in electronic time piece
JPS5916956B2 (en) Operation status display device for the plotting head in a plotting machine
JPS584318B2 (en) Digital Tartokeisouchi
JPS6111032Y2 (en)
JPS5855914B2 (en) free parallel ruler
JPS63260497A (en) Display unit for universal parallel rule
JPS5921320B2 (en) Universal parallel ruler equipped with scale angle setting device
JPH0440957Y2 (en)
JPS6120481Y2 (en)
US746513A (en) Instrument for measuring angles.
JPH0752576Y2 (en) Surveyor with angle measuring function
JPS6033118Y2 (en) Automatic course setting device for ships
JPS5855917B2 (en) drawing machine
US4142359A (en) Electronic timepiece
JPS60224599A (en) Display device for universal parallel rule
JPH01191010A (en) Digital map measure
JPS63260498A (en) Rail type universal parallel rule device
CN114967414A (en) Wrist-worn device