JPS5885628A - Delta modulator - Google Patents
Delta modulatorInfo
- Publication number
- JPS5885628A JPS5885628A JP18128681A JP18128681A JPS5885628A JP S5885628 A JPS5885628 A JP S5885628A JP 18128681 A JP18128681 A JP 18128681A JP 18128681 A JP18128681 A JP 18128681A JP S5885628 A JPS5885628 A JP S5885628A
- Authority
- JP
- Japan
- Prior art keywords
- loop filter
- phase
- frequency
- sampler
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
本発明は差発生器、ループフィルタ、2レベル量子化器
、クロックパルス制御サンプラ、およびこのサンプラの
出方より差発生器の入力へ至る帰還通路により形成され
るカスケード配置を含んでなる符号化すべき信号を供給
する他の人力への帰還ループを有し、差発生器のシーケ
ンスとループフィルタがそれぞれ独立しているデルタ変
調器に関するものである。DETAILED DESCRIPTION OF THE INVENTION The invention consists of a cascade arrangement formed by a difference generator, a loop filter, a two-level quantizer, a clocked pulse-controlled sampler, and a feedback path from the output of this sampler to the input of the difference generator. , a delta modulator with a feedback loop to another power source supplying the signal to be coded comprising a difference generator sequence and a loop filter each independent of the other.
この種のデルタ変調器又はデルタ−シグマ変調器は一般
に既知である。かかる変調器のループフィルタは通常単
−又は2重積分器の形態とする。Delta modulators or delta-sigma modulators of this type are generally known. The loop filter of such a modulator is usually in the form of a single or double integrator.
一般に過剰にサンプルされたデルタ変調器とも称される
ループフィルタを高次のフィルタとして形成し音声帯域
の愛子化雑音を除去することはすでに提案ざnている。It has already been proposed to form a loop filter, also commonly referred to as an over-sampled delta modulator, as a high-order filter to remove voice-band Asonization noise.
本発明の目的はデルタ変lI器の出方側の信号対量子化
雑音比に対しループフィルタが好適となるように構成し
たデルタ変調器を提供せんとするにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a delta modulator configured such that a loop filter is suitable for the signal to quantization noise ratio on the output side of the delta transformer.
本発明は差発生器、ループフィルタ、λレベル社子化器
、クロックパルス制御サンプラ、およびこのサンプラの
出力より差発生器の人力へ至る帰還通路により形成ざn
るカスケード配置を含んでなる符号化すべき信号を供給
する他の人力への帰還ループを有し、差発生器のシーケ
ンスとループフィルタがそれぞれ独立しているデルタ変
*aにおいて、上記ループフィル゛りを、サンプラのI
N波数に無関係な遅延により生ずる帰還ループの位相推
移が周波数W −E/T及びw −rr、’τの最低周
波数により上限値が定められた周波数範囲(ここにては
サンプラの周波数に無関係な遅延を示し、Tはサンプリ
ング周期を示す)において、成る余裕度(ffl)では
Ft /100に再補充されるような位相特性を有する
最小位相回路網とし、ループフィルタの位相をカットオ
フ周波数の上側で一定となるようにしたことを特徴とす
る。The present invention consists of a difference generator, a loop filter, a lambda level generator, a clock pulse controlled sampler, and a feedback path from the output of this sampler to the power of the difference generator.
In a delta mod*a, in which the sequence of difference generators and the loop filter are each independent, the loop filter , the sampler's I
The phase transition of the feedback loop caused by the delay independent of the N wave number is within the frequency range (in this case independent of the sampler frequency delay and T is the sampling period), a minimum phase network with a phase characteristic that is refilled to Ft /100 with a margin (ffl) of It is characterized in that it is made to be constant.
本発明は、時間遅延装置(T)及び雑音源(N)を具え
る直線性帰還回路網によ−、ノてデルタ変調器又はデル
タ−シグマ変a器P表わし得ると云う認識を基として得
られたものであるっこの場合の時間遅延はサンプラによ
り生ずる時間遅延と、このサンプラの人出方間の電子素
子における寄生遅延とで表わされる。又雑音源とはサン
プラ自体により生ずる愛子化雑音P云う。その理由は朦
子化器の出力信号がクロック瞬時でサンプルされるから
である。The invention is based on the recognition that a delta modulator or a delta-sigma transformer P can be represented by a linear feedback network comprising a time delay device (T) and a noise source (N). The time delay in this case is represented by the time delay introduced by the sampler and the parasitic delay in the electronic components between the outputs of this sampler. The noise source is Aiko noise P generated by the sampler itself. The reason is that the output signal of the emulator is sampled at clock instants.
直線性帰還回路網の最適なフィルタは最小位相フィルタ
である。本発明に基づくiIt識によればデルタ変調器
又はデルタ−シグマ変調器の最適なループフィルタは、
位相推移が帰還ループの安定性を保持する点とも両立す
る最小位相回路網である。The optimal filter for a linear feedback network is a minimum phase filter. According to the knowledge based on the present invention, the optimal loop filter for a delta modulator or delta-sigma modulator is:
This is a minimum phase network that is compatible with the phase shift maintaining the stability of the feedback loop.
従って時間遅延装置(T)からの位相とループフィルタ
の位相との和t−1100以上としてはならない。Therefore, the sum of the phase from the time delay device (T) and the phase of the loop filter must not exceed t-1100.
図面により本発明を説明する。The present invention will be explained with reference to the drawings.
第1(2)に示すデルタ変調器の入力端子/には符号化
すべき信号を供給する。この入力端子は差発生器コで終
端させる。差発生器コの出力端子を2レベル量子化器3
に接続する。愛子化器3の出力端子をクロックパルス制
御サンブラダに接続し、このサンブラダの出力側に符号
化入力信号をlビット符号の形態で生ぜしめこの信号を
出力端子j及び帰還通路6に供給する。ループフィルタ
7(伝達関数F (W) )を具えるこの帰還通路乙に
よってサンブラダの出力信号の1部分t−p波して差発
生器2の第2入力端子に供給する。A signal to be encoded is supplied to the input terminal / of the delta modulator shown in No. 1 (2). This input terminal is terminated with a difference generator. The output terminal of the difference generator is connected to a two-level quantizer 3.
Connect to. The output terminal of the encoder 3 is connected to a clock pulse-controlled sunblader, at the output of which a coded input signal is produced in the form of an l-bit code and this signal is supplied to the output terminal j and to the return path 6. This feedback path B, which comprises a loop filter 7 (transfer function F (W) ), converts a portion of the output signal of the sunblader into a t-p wave and supplies it to the second input terminal of the difference generator 2 .
このループフィルタ7を差発生器コと2レベル置子化器
3との間に配設することにより第2図に示すデルタ−シ
グマ変調器を形成する。By arranging this loop filter 7 between the difference generator and the two-level encoder 3, the delta-sigma modulator shown in FIG. 2 is formed.
実際にはループフィルタ7は単−又は2重積分器とする
。In practice, the loop filter 7 is a single or double integrator.
本発明は、第2図に示すデルタ−シグマq調器を、第3
図に示す直線性帰還回路網即ちループフィルタ7(伝達
関数F (W) ) 、遅延素子t(遅延tT)、増幅
器り(利得五〇)及び線量M10を具える帰還回路網に
よって少くともほぼ表わすことができると云う認識を基
として成し°たものである。The present invention combines the delta-sigma q adjuster shown in FIG.
is at least approximately represented by the linear feedback network shown in the figure, namely a feedback network comprising a loop filter 7 (transfer function F (W) ), a delay element t (delay tT), an amplifier (gain 50) and a dose M10. This was achieved based on the recognition that it is possible.
遅延素子tにより生ずる遅延はサンブラダの遅延f:1
2わし、錐引10はサンブラダによって曖子化器3の出
力信号に供給される愛子化雑音(N)を表わす。その理
由は出力信号がクロック瞬時でサンプルされるからであ
る。The delay caused by the delay element t is the sunblader delay f:1
2 and 10 represent the amplification noise (N) applied to the output signal of the obfuscator 3 by the sunblader. The reason is that the output signal is sampled at clock instants.
遅延τ−T(ここにTはサンプリング周期)とすると第
4Ig:Jの曲allは位相と(mfR)周波数のとの
変化を示す。e = T/T −K/ r −co。w
m I!+872即ちサンプリング周波数aJBの72
の周波数では位相は−Eとなる。Assuming a delay τ-T (where T is the sampling period), the fourth Ig:J song all shows a change in phase and (mfR) frequency. e = T/T-K/r-co. lol
m I! +872 or 72 of the sampling frequency aJB
At the frequency of , the phase becomes -E.
本発明によればループフィルタ7 ハargF (ω)
の変化を示す曲線Bに従う位相特性を有する。According to the invention, the loop filter 7 argF (ω)
It has a phase characteristic according to a curve B showing a change in .
ループフィルタ7及び遅延素子rの双方の位相特性は曲
iIOで表わされる。零からω−ω0までの周波数範囲
では総合位相は余裕度(m)でほぼ−Eである。mの籠
を適宜定めて特定の条件のもとて帰還ループの安定性が
確立されるようにするっτ−Tの場合の最適な最小位相
ループフィルタの振幅特性I F (1!111及び位
相特性argy(ω)を第5図に対wits波教スケー
ルで示す。The phase characteristics of both the loop filter 7 and the delay element r are represented by the curve iIO. In the frequency range from zero to ω-ω0, the overall phase has a margin (m) of approximately -E. The stability of the feedback loop is established under specific conditions by appropriately determining the cage of m. The characteristic argy(ω) is shown in FIG. 5 on a vs. Wits wave scale.
第3図の帰還ループに対し、帰還ループの位相推移がt
roo (第ダ図曲1!O)を通る周波数の−の。For the feedback loop in Figure 3, the phase transition of the feedback loop is t
- of the frequency passing through roo (Figure 1!O).
ではループ利得は正しくlとなる。利得A6に対しては
次式が成立する。Then the loop gain is correctly l. The following equation holds true for gain A6.
”e ”” 1IF(cu) I
IN 波数の−の。(第q図曲11B)で、ループフィ
ルタの位相が零の場合には次式が成立する。"e"" 1IF(cu) I IN - of the wave number. (Figure q, song 11B), when the phase of the loop filter is zero, the following equation holds true.
A、 −IR,F (ω0)
ここに1(6F(ω。)は固液@ω=ω。の場合におけ
るF (aJ)の実W&部分を表わす。A, -IR,F (ω0) Here, 1(6F(ω.) represents the actual W& part of F (aJ) in the case of solid-liquid @ω=ω.
曲!lBに従う位相変化が最適となる理由を以下に示す
。song! The reason why the phase change according to lB is optimal is shown below.
L ωトω。で、argF(ω)が零よりも大きい場合
にはループフィルタは微分特性を有しこれによりベース
バンド周波数におけるIF(ω)1と周波数eIJoに
おけるIF(m)lとの差を減少することができる。L ωtoω. When argF(ω) is larger than zero, the loop filter has a differential characteristic and can reduce the difference between IF(ω)1 at the baseband frequency and IF(m)l at the frequency eIJo. can.
2、aJ<ω。で、余裕度mを安定性に対し必要な場合
よりも大きくすると、低周波数における。2. aJ<ω. If the margin m is made larger than necessary for stability, then at low frequencies.
IF (aI) lと高周波数におけるIF(aI)l
との差が減少する〇
上記理由lおよび2で述べた差を減少するとベースバン
ド周波数における信号対雑音比が小ざくなり、従って最
適でない結果が得られるようになるO
第6図の位相特性りは、rmT/2.m−0の場合の最
適なループフィルタのargBr’(ω)の変化を示す
。この特性−@Dをτ−T1m≠0の場合の曲1lE(
第4図の曲11Bに相当〕と比較する。IF (aI) l and IF (aI) l at high frequencies
〇Reducing the difference mentioned in Reasons 1 and 2 above will reduce the signal-to-noise ratio at the baseband frequency, and therefore result in suboptimal results.O Phase characteristics shown in Figure 6 is rmT/2. Fig. 3 shows the change in argBr'(ω) of the optimal loop filter in the case of m-0. This characteristic −@D is the song 1lE when τ−T1m≠0 (
This corresponds to song 11B in Figure 4].
この曲線りは、サンプリング周波数tn s = 2
E/’[’を、ループフィルタの位相推移及び遅延τに
よる位相推移の双方がtro’yよりも大きくなる周波
数のm−。の少くとも2倍とする必要があると云う観点
から導出することができる0従ってループフィルタによ
りその位相推移を1rooに再補充する周波数範囲の上
限は、最低値を有することに依存し、の−E/τ又はω
−ff/Tに位置する。τ〉Tの場合のループフィルタ
の位相は曲MB (第4’図)に従って変化し、τ〈T
の場合のループフィルタの位相は曲s例えばτ−V2の
場合の曲11D(第を図)に従って変化し、この場合位
相値が零以外で周波数tn −7r/Tで屈曲が生じる
。This curve has a sampling frequency tn s = 2
E/'[' is m- at the frequency at which both the phase shift of the loop filter and the phase shift due to the delay τ are greater than tro'y. 0 can therefore be derived from the point of view that it needs to be at least twice as large as 0. Therefore, the upper limit of the frequency range in which the loop filter refills its phase shift to 1roo depends on having the lowest value of - E/τ or ω
-ff/T. The phase of the loop filter for τ〉T changes according to the curve MB (Fig. 4') and τ〈T
The phase of the loop filter for the case s changes according to the song s, for example the song 11D (see figure) for the case τ-V2, in which case a bend occurs at a frequency tn -7r/T with a phase value other than zero.
曲1[Dに従って変化する最小位相ループフィルタを用
いるため、点線で示すようにargt+’(allがω
−rr/Tより高い値で変化するとの一7r/Tの領域
における11r(Φ)1は低周波数におけるli’(c
o) 1から著しく相違する。こ11がため帰還ループ
によって山−/r/T付近の周波数の信号を着しく減衰
しこれによりサンプリング周波数mm m fJ/Tを
最高の優勢信号周波数の2倍に少くとも等しくする要求
を充分に満足させることができる。Song 1 [In order to use a minimum phase loop filter that changes according to D, as shown by the dotted line, argt+'(all is ω
-rr/T, 11r(Φ)1 in the region of 7r/T changes at a value higher than li'(c
o) Significantly different from 1. Therefore, the feedback loop attenuates the signals at frequencies near the peak −/r/T, thereby satisfying the requirement that the sampling frequency mm m fJ/T be at least equal to twice the highest dominant signal frequency. can be satisfied.
又、零からΦまでの周波数帯域における変調器の信号対
量子化雑音比が次式で表わされることを確かめた。We also confirmed that the signal-to-quantization noise ratio of the modulator in the frequency band from zero to Φ is expressed by the following equation.
S/、 −(3A”/8aIoT2)Cf(Oo−mB
11+H(al月 d峠ここにH(al) −F (a
l) eXP (−jτ)/ II’ (aI□) l
およ(ftm。S/, −(3A”/8aIoT2)Cf(Oo-mB
11 + H (al month d pass here H (al) −F (a
l) eXP (-jτ)/II' (aI□) l
Oyo(ftm.
は周波数ω−1r/T及びω−ff/Tの最低値、T&
まサンプリング周期である。are the lowest values of frequencies ω-1r/T and ω-ff/T, T&
Well, it's the sampling period.
第7図はビット速度fk)と可能な虜波数帯域fB −
alB/2ffの上限値との比の関数として計IIされ
たS/N特性を示す。Figure 7 shows the bit rate fk) and the possible wavenumber band fB −
The S/N characteristics calculated as a function of the ratio to the upper limit of alB/2ff are shown.
曲線 パラメータ
a τ−T/72 、 m −O
b r−’r/g、m−o、17rCτ−T72
.ループフィルタは理想積分器d τ−’1”、m
鳳O
e rmT、m−5o、17r
f τ同1.25T 、 〔0−0,L A”ピッ
)速度がiaoM’o/s 、ビデオ帯域幅が5 MH
2(fb/fB暉gg)の場合には曲線fはnaHのS
/N比を示し、これは雑音重みっけを用いない正弦波状
信号に対して表わされる。これ穢ビデオ信号及び雑音重
みっけを考慮1.た場合の!1rdBに等価するもので
ある0
この場合(第7図曲@f〕のループフィルタの理想的な
振幅特性を第r図の曲sGにより対数周波数スケールで
示す。理想的な特性の実際の近似蛎のボード線図を曲a
ll(で示す。Curve parameters a τ-T/72, m-O b r-'r/g, mo, 17rCτ-T72
.. The loop filter is an ideal integrator d τ−'1”, m
O e rmT, m-5o, 17r f τ 1.25T, [0-0, LA” beep) Speed is iaoM'o/s, video bandwidth is 5 MH
2(fb/fB暉gg), the curve f is S of naH
/N ratio, which is expressed for a sinusoidal signal without noise weighting. This takes into consideration the dirty video signal and noise weight.1. What if! In this case, the ideal amplitude characteristic of the loop filter (song @f in Fig. 7) is shown on a logarithmic frequency scale by the song sG in Fig. r.Actual approximation of the ideal characteristic Curve the Bode diagram of a
ll (indicated by
第9図は位相特性Hが得らnるループフィルタフの7例
を示す。このフィルタ7は、3個のRC回Wsm/1.
/l及び/Jと、2個の分離増幅器lダ及び/jとの縦
続接続配置により構成する。このフィルタの伝達関数は
次に示す極及び零点を有する。FIG. 9 shows seven examples of loop filters with phase characteristics H. This filter 7 has three RC times Wsm/1.
It is constructed by cascading arrangement of /l and /J and two separation amplifiers lda and /j. The transfer function of this filter has the following poles and zeros.
極 零点
1、OMHz (2X) 15MH2(!X)6
、liMHz フOMH2BPole Zero 1, OMHz (2X) 15MH2 (!X)6
, liMHz fOMH2B
第1fi!Jはデルタ変調器のW成を示すブロック回路
図、第S図はデルタ−シグマ変調器の構成を示すブロッ
ク回路図、第3図は第2図に示すデルタ−シグマ変1I
IIIBに本発明を適用した場合の例を示す等価回路の
プレツク図、第参図は第3図に示す帰還回路網に関連す
る位相特性を示す特性図、第S図は最小位相ループフィ
ルタの位相特性及び振幅特性を対数スケールで示す特性
図、第4図は遅&ff1(T)の値が相違する場合の最
適ループフイ(T)及び位相余裕度(m)が夫々相違す
る場合の信号対雑音比特性及びビット速度特性船゛示す
特性図、82図は特定の場合及びその近似値における場
合−のループフィルタの理想的な振幅特性を示す特性図
、第9図はループフィルタの7Mを示すブロック回路図
である。
l・・・入力端子、2・・・差発生器、3・・・2レベ
ル置子化器、ダ・・・クロックパルス制御サンプラ、!
・・・m万端子、6・・・帰還通路、7・・・ループフ
ィルタ、!・・・遅延素子、9・・・増幅器、10・・
・雑音源、// 、 /J 。
13・・・80回路網、#l 、 /j・・・分離増幅
器。
−へ
t/f。
FIG、8
手続補正書
昭和57年 9 月16 日
1、事件の表示
昭和56年 特 許 願第181286 号2、発明
の名称
デルタ変調器
3、補正をする者
事件との関係 特許出願人
名称 エヌ・ベー・フィリップス・フルーイランペ
ンファブリケン
明 細 書
/1発明の名称 デルタ変調器
2、特許請求の範囲
l 差発生器、ループフィルタ、2レベル駄子化器、ク
ロックパルス制御サンプラ、およびこのサンプラの出力
より差発生器の入力へ至る帰還通路により形成されるカ
スケード配置を含んでなる符号化すべき信号を供給する
他の人力への帰還ループを有し、差発生器のシーケンス
とループフィルタがそれぞれ独立しているデルタ変調器
において、上記ループフィルタを、サンプラの周波数に
無関係な遅延により生ずる帰還ループの位相推移が周波
数、ω−E/T及びω−E/τの最低周波数により」二
限値が定められた周波数範囲(ここにてはサンプ、うの
周波数に無関係な遅延を示し、Tはサンプリング周期を
示す)において、成る余裕度(ffl)でほぼ1lrO
Oに再補充されるような位相特性を有する最小位相回路
°網とし、ループフィルタの位相をカットオフ周波数の
上側で一定となるようにしたことを特徴とするデルタ変
調器。
3、明の詳細な説明
ル量子化器、クロックパルス制御サンプラ、およびこの
サンプラの出力より差発生器の入力へ至る帰還通路によ
り形成されるカスケード配置を含んでなる符号化すべき
信号を供給する他の人力への帰還ループを有し、差発生
器のシーケンスとループフィルタがそれぞれ独立してい
るデルタ変調器Gこ関するものである。
この種のデルタ変調器又はデルタ−シグマ変調器は一般
に既知である。かがる変調器のループフィルタは通常単
一又は2重積分器の形態とする。
一般に過剰にサンプルされたデルタ変調器とも称される
ループフィルタを高次のフィルタとして形成し音声帯域
の量子化雑音を除去することはすでに提案されている。
本発明の目的はデルタ変調器の出力側の信号対量子化雑
音比に対しループフィルタが好適となるように構成した
デルタ変調器を提供せんとするにある。
本発明は差発生器、ループフィルタ、2レベル敏子化器
、クロックパルス制御サンプラ、およびこのサンプラの
出力より差発生器の入力へ至る帰還通路により形成され
るカスケード配置を含んでなる符号化すべき信号を供給
する他の人力への帰還ループを有し、差発生器のシーケ
ンスとループフィルタがそれぞれ独立しているデルタ変
調器において、上記ループフィルタ企、サンプラの周波
数に無関係な遅延により生ずる帰還ループの位相推移が
周波数ω−A”/T及びω一E/τの最低周波数Gこよ
り上限値が定められた周波数範囲(ここにてはサンプラ
の周波数に無関係な遅延を示し、Tはサンプリング周期
を示す)において、成る余裕度(m)でほぼ/!r00
に再補充されるような位相特性を有する最小位相回路網
とし、ループフィルタの位相をカットオフ周波数の上側
で一定となるようにしたことを特徴とする。
本発明は、時間遅延装置(τ)及び雑音源(N)を、具
える直線性帰還回路網によってデルタ変調器又はデルタ
−シグマ変調器を表わし得ると云う認識を基として得ら
れたものである。この場合の時間遅延はサンプラにより
生ずる時間遅延と、このサンプラの入出力間の電子素子
における寄生遅延とで表わされる。又雑音源とはサンプ
ラ自体により生ずる量子化雑音を云う。その理由は数子
化器の出力信号がクロック瞬時でサンプルされるからで
ある。
直線性帰還回路網の最適なフィルタは最小位相フィルタ
である。本発明に基づく認識によればデルタ変調器又は
デルタ−シグマ変調器の最適なループフィルタは、位相
推移が帰還ループの安定性を保持する点とも両立する最
小位相回路網である。
従って時間遅延装置(τ)からの位相とループフィルタ
の位相との和を/iroo以上としてはならない。
図面により本発明を説明する。
第1図に示すデルタ変調器の入力端子/には符号化すべ
き信号を供給する。この入力端子は差発生器2で終端さ
せる。差発生器2の出力端子を2レベル量子化器3に接
続する。量子化器3の出力端子をクロックパルス制御サ
ンプラグに接続し、このサンブラダの出力側に符号化人
力信号をlビット符号の形態で生ぜしぬこの信号を出力
端子S及び帰還通路乙に供給する。ループフィルタ7(
伝達関数F(ω))を具えるこの帰還通路乙によってサ
ンブラダの出力信号の1部分をp波して差発生器2の第
2入力端子に供給する。
このループフィルタ7を差発生器2と2レベル敞子化器
3との間に配設することにより第2図に1・・示すデル
タ−シグマ変調器を形成する。
実際にはループフィルタ7は単−又は2重積分器とする
。
本発明は、第2図に示すデルタ−シグマ変調器を、第3
図に示す直線性帰還回路網即ちループフィルタ7(伝達
関数F(ω))、遅延素子l(遅延量τ)、増幅器9(
利得Ae)及び雑音源10を具える帰還回路網によって
少くともほぼ表わすことができると云う認識を基として
成したものである。
遅延素子tにより生ずる遅延はサンプラlの遅延を表わ
し、雑音源lθはサンプラtによって量子化器3の出力
信号に供給される量子化雑音(N)を表わす。その理由
は出力信号がクロック一時でサンプルされるからである
。
遅延τ−T(ここにTはサンプリング周期)とすると第
を図の曲線Aは位相と(循環)周波数のとの変化を示す
。ω−ff/T = K/τ−ω。−ωS/2即ちサン
プリング周波数のSの/2の周波数では位相は−Eとな
る。
本発明によればループフィルタ7はargF(ω)の変
化を示す曲線Bに従う位相特性を有する。
ループフィルタ7及び遅延素子rの双方の位相特性は曲
線Cで表わされる。零からの一〇〇までの周波数範囲で
は総合位相は余裕度(m)でほぼ−Eである。mの値を
適宜定めて特定の条件のも・とで帰還ループの安定性が
確立されるようにするって=Tの場合の最適な最小位相
ループフィルタの振幅特性IF(ω)I及び位相特性a
rgF(ω)を第5図に対数周波数スケールで示す。
第3図の帰還ループに対し、帰還ループの位相推移が/
100 (第を同曲線C)f通る周波数の−aJo・で
はループ利得は正しく/となる。利得A。に対しては次
式が成ヴする。
Ae= l/l F (m。>1
周波数の−の。(第を同曲線B)で、ループフィルタの
位相が零の場合には次式が成立する。
Ae−1/ReF(ω。)
ここにR,F (ω。)は周波数ω−ω。の場合におけ
るF(ω)の実数部分を表わす。
曲線Bに従う位相変化が最適となる理由を以下に示す。
1、 cc5)tuoで、argF(a+)が零より
も大きI/)場合(こはループフィルタは微分特性を有
しこれ番こよりベースバンド周波数におけるIF(ω)
1と周波数ω におけるIF(ω)1との差を減少する
ことができる。
2 ω〈ω。で、余裕度mを安定性Gこ対し必要な場合
よりも大きくすると、低周波数における1F(ω)1と
高周波数におけるIF(ω)1との差が減少する。
上記理由1および2で述べた差を減少するとベースバン
ド周波数における信号対雑音比が小さくなり、従って最
適でない結果が得られるようになる。
第6図の位相特性りは、τ−T/2.m=oの場合の最
適なループフィルタのargF(ω)の変化を示す。こ
の特性曲線りをτ=’1”、m≠0の場合の曲iE(第
1図の曲線B&こ相当)と比較する。
この曲線りは、サンプリング周波数の5=2ff/Tを
、ループフィルタの位相推移及び遅延τによるl・位相
推移の双方がtrooよりも大きくなる周波数ω−の。
の少くとも2倍とする必要があると云う観点から導出す
ることができる。従ってループフィルタによりその位相
推移を1.rOOに再補充する周波数範囲の上限は、最
低値を有することに依存・し、ω−E/τ又はω= 1
r/Tに位置する。τ〉Tの場合のループフィルタの位
相は曲線B(第1図)に従って変化し、τ〈Tの場合の
ループフィルタの位相は曲線例えばτ−T/2の場合の
曲線D(第6図)に従って変化し、この場合位相値が零
以外、で周波数の−り育で屈曲が生じる。
曲線りに従って変化する最小位相ループフィルタを用い
るため、点線で示すようにargF (ω)かの−ff
/Tより高い値で変化するとの=1r/Tの領域におけ
るIF(の)1は低周波数におけるIF(ω)1から著
しく相違する。これがため帰還ループによっての=1r
lT付近の周波数の信号を著しく減衰し、=11.によ
りサンプリング周波数のS = 2VT 全最高の優勢
信号周波数の2倍に少くとも等しくする要求を充分に満
足させることができる。
又、零からの8までの周波数帯域におけ″る変調器の信
1対量子化雑音比が次式で表わされること号確かめた。
S/N−(3/r2/8ω。T2) (f ((3o
・(11Bl 1+旧a+)l−2da+:j1コtm
&Z H(ffl) = F (al) eXI)
(−jT)/IF(W。) Iおよびω。
は周波数ω−7r/τ及びの=T/Tの最低値、Tはサ
ンプリング周期である。
第7図はビット速度fbと可能な周°波数帯域 −f
B=ωB721′rの上限値との比の関数として計算さ
、れたS/N特性を示す。
曲線 パラメータ
a τ= T/2 、 m = Ob y=
T/2 、 m=o、11rCτ−T72.ループフィ
ルタは理想積分器d τ=’r、m=。
e r=T、m=o、1rr
f T’= 1.25T 、 ffl = 0.
17irピット速度が1tlOMb/s 、ビデオ帯域
幅が5 MH2(fb/fB = 28 )の場合には
曲線fは3ざaBのS/N比を示し、これは雑音重みっ
けを用いない正弦波状信号に対して表わされる。これは
ビデオ信号及び雑音重みっけを考慮した場合の5trd
p、に等価するものである。
この場合(第7図曲線f)のループフィルタの理想的な
振幅特性を第r図の曲線Gにより対数周波数スケールで
示す。理想的な特性の実際の近似値のボード線図を曲+
lJHで示す。
第9図は位相特性Hが得られるループフィルタ7の1例
を示す。このフィルタ7は、3個のRC回路網// 、
/2及び13と、2個の分離増幅器/グ及び/3との縦
続接続配置により構成する。このフィルタの伝達関数は
次に示す極及び零点を有する。
極 零点
1.0MHz ’(2X) 15MH2(2X
)6.25MHz 70MH2t図面の簡
単な説明
第1図はデルタ変調器の構成を示すブロック回路図、第
2図はデルタ−シグマ変調器の構成を示すブロック回路
図、第3図は第2図に示すデルタ−シグマ変調型番こ本
発明を適用した場合の例を示す等両回路のブロック図、
第1図は第3図に示す帰還回路網に関連する位相特性を
示す特性図、第S図は最小位相ループフィルタの位相特
性及び振幅特性を対数スケールで示す腎性図、第6図は
・遅延量(τ)の値が相違する場合の最適ループフィル
タの位相特性を示す特性図、第7図は遅延量(τ)及び
位相余裕度(m)が夫々相違する場合の信号対雑音比特
性及びビ・ハ速度特性°i示す特性図、第1図は特定の
場合及びその近似値における場合・のループフィルタの
理想的な振幅特性を示す特性図、第9図はループフィル
タの1例を示すブロック回路図である。
/・・・入力端子、2・・・差発生器、3・・・2レベ
ル社子化器、l・・・クロックパルス制御サンプラ、5
・・・出力端子、6・・・帰還通路、7・・・ループフ
ィルタ、g・・・遅延素子、9・・・増幅器、/θ・・
・雑音源、/l 、 /2 。
/3・・・RC回路網、/F 、 /S・・・分離増幅
器。
エヌ・ペー・フィリップス・
特許出願人 、ヤーイラ、6ア、エア1.ケ。1st fi! J is a block circuit diagram showing the W configuration of the delta modulator, FIG. S is a block circuit diagram showing the configuration of the delta-sigma modulator, and FIG. 3 is the delta-sigma modulator 1I shown in FIG.
Figure S is a diagram showing the phase characteristics related to the feedback network shown in Figure 3. Figure S is a diagram showing the phase characteristics of the minimum phase loop filter. A characteristic diagram showing the characteristics and amplitude characteristics on a logarithmic scale. Figure 4 shows the signal-to-noise ratio when the optimal loop phi (T) and phase margin (m) are different when the values of slow & ff1 (T) are different. Characteristics and bit speed characteristics Figure 82 is a characteristic diagram showing the ideal amplitude characteristics of the loop filter in a specific case and its approximate value, Figure 9 is a block circuit showing 7M of the loop filter. It is a diagram. l...input terminal, 2...difference generator, 3...2-level encoder, da...clock pulse control sampler,!
...m million terminals, 6...feedback path, 7...loop filter,! ...Delay element, 9...Amplifier, 10...
・Noise source, //, /J. 13...80 circuit network, #l, /j...separation amplifier. - to t/f. FIG. 8 Procedural Amendment September 16, 1980 1. Indication of the Case 1981 Patent Application No. 181286 2. Name of the invention Delta Modulator 3. Person making the amendment Relationship to the case Name of patent applicant N.・B. Phillips Fluiran Penfabriken Specification/1 Title of the invention Delta modulator 2, Claims 1 Difference generator, loop filter, two-level spoiler, clock pulse control sampler, and this sampler and a feedback loop to another power supplying the signal to be encoded comprising a cascade arrangement formed by a feedback path from the output of the difference generator to the input of the difference generator, the sequence of difference generators and the loop filter respectively In an independent delta modulator, the loop filter is modified so that the phase shift of the feedback loop caused by the frequency-independent delay of the sampler is limited by the lowest frequency of the frequencies ω-E/T and ω-E/τ. In a defined frequency range (here, the delay independent of the sample frequency and T is the sampling period), the margin (ffl) is approximately 1lrO.
1. A delta modulator, characterized in that the minimum phase circuit network has a phase characteristic such that the phase characteristic is refilled with zero, and the phase of the loop filter is constant above the cutoff frequency. 3. Detailed description of the present invention for providing the signal to be encoded, comprising a cascade arrangement formed by a quantizer, a clock pulse controlled sampler, and a feedback path from the output of this sampler to the input of a difference generator. This relates to a delta modulator G having a feedback loop to human power, and in which the sequence of difference generators and the loop filter are each independent. Delta modulators or delta-sigma modulators of this type are generally known. The loop filter of a modulator is usually in the form of a single or double integrator. It has already been proposed to form a loop filter, also commonly referred to as an oversampled delta modulator, as a high-order filter to eliminate voice band quantization noise. An object of the present invention is to provide a delta modulator configured such that a loop filter is suitable for the signal to quantization noise ratio on the output side of the delta modulator. The present invention provides a signal to be encoded comprising a cascade arrangement formed by a difference generator, a loop filter, a two-level attenuator, a clock pulse controlled sampler, and a feedback path from the output of this sampler to the input of the difference generator. In a delta modulator in which the difference generator sequence and the loop filter are each independent, the feedback loop caused by the frequency-independent delay of the sampler is A frequency range in which the phase shift is upper bounded by the lowest frequency G of frequencies ω-A''/T and ω-E/τ (here, the delay is independent of the frequency of the sampler, and T is the sampling period). ), the margin (m) is approximately /!r00
The present invention is characterized in that the minimum phase network has a phase characteristic such that the loop filter is refilled, and the phase of the loop filter is constant above the cutoff frequency. The invention is based on the recognition that a delta modulator or a delta-sigma modulator can be represented by a linear feedback network comprising a time delay device (τ) and a noise source (N). . The time delay in this case is represented by the time delay caused by the sampler and the parasitic delay in the electronic elements between the input and output of this sampler. Also, the noise source refers to quantization noise generated by the sampler itself. The reason is that the output signal of the numerator is sampled at clock instants. The optimal filter for a linear feedback network is a minimum phase filter. According to the present invention, the optimal loop filter for a delta modulator or delta-sigma modulator is a minimum phase network whose phase shift is also compatible with preserving the stability of the feedback loop. Therefore, the sum of the phase from the time delay device (τ) and the phase of the loop filter must not exceed /iroo. The present invention will be explained with reference to the drawings. The input terminal / of the delta modulator shown in FIG. 1 is supplied with the signal to be encoded. This input terminal is terminated with a difference generator 2. The output terminal of the difference generator 2 is connected to a two-level quantizer 3. The output terminal of the quantizer 3 is connected to a clock pulse-controlled sample plug, which produces at the output of this sampler a coded human input signal in the form of an l-bit code, and this signal is supplied to the output terminal S and to the return path B. . Loop filter 7 (
This return path B, which has a transfer function F(ω)), supplies a part of the output signal of the sunblader as a p-wave to the second input terminal of the difference generator 2. By disposing this loop filter 7 between the difference generator 2 and the two-level modulator 3, a delta-sigma modulator shown as 1 in FIG. 2 is formed. In practice, the loop filter 7 is a single or double integrator. The present invention combines the delta-sigma modulator shown in FIG.
The linear feedback network shown in the figure includes a loop filter 7 (transfer function F(ω)), a delay element l (delay amount τ), an amplifier 9 (
This is based on the recognition that the noise source 10 can be represented at least approximately by a feedback network comprising a gain Ae) and a noise source 10. The delay caused by the delay element t represents the delay of the sampler l, and the noise source lθ represents the quantization noise (N) applied to the output signal of the quantizer 3 by the sampler t. The reason is that the output signal is sampled at the clock time. Given the delay .tau.-T (where T is the sampling period), curve A in FIG. 3 shows the change in phase and (circulation) frequency. ω-ff/T = K/τ-ω. At a frequency of -ωS/2, that is, /2 of the sampling frequency S, the phase becomes -E. According to the present invention, the loop filter 7 has a phase characteristic that follows a curve B representing a change in argF(ω). The phase characteristics of both the loop filter 7 and the delay element r are represented by a curve C. In the frequency range from 0 to 100, the total phase is approximately -E in margin (m). The amplitude characteristic IF(ω)I and phase of the optimal minimum phase loop filter when =T is determined by appropriately determining the value of m so as to establish the stability of the feedback loop under specific conditions. Characteristic a
rgF(ω) is shown on a logarithmic frequency scale in FIG. For the feedback loop in Figure 3, the phase transition of the feedback loop is /
100 (the same curve C) At the frequency -aJo• passing through f, the loop gain is correctly /. Gain A. The following formula holds true for . Ae = l/l F (m. > 1 - of the frequency (the same curve B), and when the phase of the loop filter is zero, the following formula holds true: Ae-1/ReF (ω.) Here, R, F (ω.) represents the real part of F(ω) in the case of frequency ω-ω. The reason why the phase change according to curve B is optimal is shown below. 1. In cc5) tuo, If argF(a+) is greater than zero (I/), the loop filter has differential characteristics and this means that IF(ω) at the baseband frequency
1 and IF(ω)1 at frequency ω can be reduced. 2 ω〈ω. If the margin m is made larger than necessary for the stability G, the difference between 1F(ω)1 at low frequencies and IF(ω)1 at high frequencies decreases. Reducing the differences mentioned in Reasons 1 and 2 above will reduce the signal-to-noise ratio at the baseband frequency and therefore lead to suboptimal results. The phase characteristics in FIG. 6 are τ-T/2. The change in argF(ω) of the optimal loop filter when m=o is shown. This characteristic curve is compared with the curve iE (corresponding to curves B & B in Fig. 1) when τ = '1'' and m≠0. It can be derived from the viewpoint that it is necessary to make the phase shift of the frequency ω- at which both the phase shift of and the phase shift of l due to the delay τ larger than troo. The upper limit of the frequency range that refills the transition to 1.rOO depends on having the lowest value, ω − E / τ or ω = 1
Located at r/T. The phase of the loop filter when τ〉T varies according to curve B (Fig. 1), and the phase of the loop filter when τ〈T changes according to a curve, e.g. curve D when τ - T/2 (Fig. 6). In this case, when the phase value is other than zero, bending occurs as the frequency increases. Since a minimum phase loop filter that changes according to the curve is used, as shown by the dotted line, -ff of argF (ω)
The IF(ω)1 in the region of =1r/T varying above /T is significantly different from the IF(ω)1 at low frequencies. Therefore, due to the feedback loop, =1r
Significantly attenuates signals at frequencies around lT, =11. The requirement that the sampling frequency S = 2VT be at least equal to twice the overall highest dominant signal frequency can be fully satisfied. We also confirmed that the signal to quantization noise ratio of the modulator in the frequency band from zero to 8 is expressed by the following formula: S/N-(3/r2/8ω.T2) (f ((3o
・(11Bl 1+old a+)l-2da+:j1kotm
&Z H(ffl) = F (al) eXI)
(-jT)/IF(W.) I and ω. is the lowest value of the frequency ω-7r/τ and =T/T, and T is the sampling period. Figure 7 shows the bit rate fb and the possible frequency band −f
The S/N characteristic calculated as a function of the ratio of B=ωB721'r to the upper limit value is shown. Curve parameters a τ= T/2, m = Ob y=
T/2, m=o, 11rCτ-T72. The loop filter is an ideal integrator d τ='r, m=. e r=T, m=o, 1rr f T'= 1.25T, ffl=0.
When the 17ir pit speed is 1 tlOMb/s and the video bandwidth is 5 MH2 (fb/fB = 28), the curve f shows an S/N ratio of 3 aB, which is a sinusoidal signal without noise weighting. expressed relative to the signal. This is 5trd when considering video signal and noise weighting.
It is equivalent to p. The ideal amplitude characteristic of the loop filter in this case (curve f in Fig. 7) is shown on a logarithmic frequency scale by curve G in Fig. r. Plot the Bode plot of the actual approximation of the ideal characteristics.
Indicated by lJH. FIG. 9 shows an example of the loop filter 7 that provides the phase characteristic H. This filter 7 consists of three RC networks //,
/2 and /13 and two separation amplifiers /2 and /3 are arranged in cascade. The transfer function of this filter has the following poles and zeros. Pole Zero 1.0MHz '(2X) 15MH2(2X
) 6.25MHz 70MH2t Brief description of the drawings Figure 1 is a block circuit diagram showing the configuration of a delta modulator, Figure 2 is a block circuit diagram showing the configuration of a delta-sigma modulator, and Figure 3 is a block circuit diagram showing the configuration of a delta-sigma modulator. The delta-sigma modulation model number shown is a block diagram of both circuits showing an example of the case where the present invention is applied.
FIG. 1 is a characteristic diagram showing the phase characteristics related to the feedback network shown in FIG. 3, FIG. S is a renal diagram showing the phase characteristics and amplitude characteristics of the minimum phase loop filter on a logarithmic scale, and FIG. A characteristic diagram showing the phase characteristics of the optimal loop filter when the delay amount (τ) values are different. Figure 7 shows the signal-to-noise ratio characteristics when the delay amount (τ) and phase margin (m) are different. Figure 1 is a characteristic diagram showing the ideal amplitude characteristics of a loop filter in a specific case and its approximate value. Figure 9 is an example of a loop filter. FIG. /...Input terminal, 2...Difference generator, 3...2 level generator, l...Clock pulse control sampler, 5
...Output terminal, 6...Feedback path, 7...Loop filter, g...Delay element, 9...Amplifier, /θ...
・Noise source, /l, /2. /3...RC circuit network, /F, /S...separation amplifier. NPA Phillips Patent Applicant, Yaira, 6A, Air 1. Ke.
Claims (1)
ロックパルス制御サンプラ、およびこのサンプラの出力
より差発生器の入力へ至る帰還通路により形成されるカ
スケード記音を含んでなる符号化すべき信号を供給する
他の入力への帰還ループを有し、差発生器のシーケンス
とループフィルタがそれぞれ独立しているデルタ変調器
において、上記ループフィルタを、サンプラの周波数に
無関係な遅延により生ずる帰還ループの位相推移が周波
数W −KIT及びW g ff/fの最低周波数によ
り上限値が定められた周波数軸8(ここにτはサンプラ
の周波数に無関係な遅延を示し、Tはサンプリング周期
を示す)において、成る余裕度(ffl)ではrt /
)00に再補充されるような位相特性を有する最小位相
回路網とし、ループフィルタの位相をカットオフ周波数
・の上側で一定となるようにしたことを特徴とするデル
タ変調器OL A signal to be encoded comprising a cascade notation formed by a difference generator, a loop filter, a two-level positioner, a clock pulse controlled sampler, and a feedback path from the output of this sampler to the input of the difference generator. In a delta modulator in which the sequence of difference generators and the loop filter are each independent, with a feedback loop to the other input that supplies On the frequency axis 8 (where τ denotes the frequency-independent delay of the sampler and T denotes the sampling period), the phase shift is upper bound by the lowest frequency of the frequencies W −KIT and W g ff/f, In the margin (ffl), rt /
) A delta modulator O characterized in that it is a minimum phase network having a phase characteristic such that it is refilled with 00, and the phase of the loop filter is constant above the cutoff frequency.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18128681A JPS5885628A (en) | 1981-11-13 | 1981-11-13 | Delta modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18128681A JPS5885628A (en) | 1981-11-13 | 1981-11-13 | Delta modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5885628A true JPS5885628A (en) | 1983-05-23 |
JPH0212060B2 JPH0212060B2 (en) | 1990-03-16 |
Family
ID=16098029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18128681A Granted JPS5885628A (en) | 1981-11-13 | 1981-11-13 | Delta modulator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5885628A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62271524A (en) * | 1986-05-20 | 1987-11-25 | Pioneer Electronic Corp | Differential pulse code modulator |
JP2004235842A (en) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | Phase locked loop circuit |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50146257A (en) * | 1974-05-13 | 1975-11-22 | ||
JPS5367340A (en) * | 1976-11-27 | 1978-06-15 | Fujitsu Ltd | Delta signal decoder |
-
1981
- 1981-11-13 JP JP18128681A patent/JPS5885628A/en active Granted
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50146257A (en) * | 1974-05-13 | 1975-11-22 | ||
JPS5367340A (en) * | 1976-11-27 | 1978-06-15 | Fujitsu Ltd | Delta signal decoder |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62271524A (en) * | 1986-05-20 | 1987-11-25 | Pioneer Electronic Corp | Differential pulse code modulator |
JP2004235842A (en) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | Phase locked loop circuit |
JP4629310B2 (en) * | 2003-01-29 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | Phase synchronization circuit |
Also Published As
Publication number | Publication date |
---|---|
JPH0212060B2 (en) | 1990-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4772871A (en) | Delta sigma modulator circuit for an analog-to-digital converter | |
JP3375967B2 (en) | Sigma-delta converter with digital logic gate core | |
US5079550A (en) | Combining continuous time and discrete time signal processing in a delta-sigma modulator | |
Naus et al. | A CMOS stereo 16-bit D/A converter for digital audio | |
US6970503B1 (en) | Apparatus and method for converting analog signal to pulse-width-modulated signal | |
US7002406B2 (en) | Loop filter for class D amplifiers | |
US5073777A (en) | Plural delta-sigma converters operating in parallel with independent dither generators | |
JP3272438B2 (en) | Signal processing system and processing method | |
KR0185999B1 (en) | Analog-to-digital signal converter comprising a multiple sigma-delta modulator | |
AU557736B2 (en) | Delta-sigma modulation | |
US6639531B1 (en) | Cascaded noise shaping circuits with low out-of-band noise and methods and systems using the same | |
JP2010514323A (en) | Error correction system for class D power stage | |
EP0778676B1 (en) | Multi-rate digital filter apparatus and method for sigma-delta conversion processes | |
JPS5920204B2 (en) | Adaptive delta modulation system | |
US6150970A (en) | Method and system for digital to analog conversion | |
US7224305B2 (en) | Analog-to-digital modulation | |
US4467291A (en) | Delta modulator having optimized loop filter | |
JPS5885628A (en) | Delta modulator | |
US5642463A (en) | Stereophonic voice recording and playback device | |
Sozanski et al. | Digital control circuit for class-D audio power amplifier | |
JPH09298468A (en) | Signal processing device, signal recording device and signal reproducing device | |
Abeysekera et al. | A comparison of various low-pass filter architectures for Sigma-Delta demodulators | |
KR100878248B1 (en) | Digital Audio Decoder | |
KR20050065602A (en) | Data converter | |
JPH11274937A (en) | Delta-sigma modulator an band-pass filter adopting the delta-sigma modulator |