JPS5880916A - Interface circuit - Google Patents

Interface circuit

Info

Publication number
JPS5880916A
JPS5880916A JP56178687A JP17868781A JPS5880916A JP S5880916 A JPS5880916 A JP S5880916A JP 56178687 A JP56178687 A JP 56178687A JP 17868781 A JP17868781 A JP 17868781A JP S5880916 A JPS5880916 A JP S5880916A
Authority
JP
Japan
Prior art keywords
current
input
output
circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56178687A
Other languages
Japanese (ja)
Inventor
Kazuo Hamasato
和雄 浜里
Masahiko Ono
大野 正日子
Yoshito Sakurai
桜井 義人
Sadao Kojima
小嶋 定雄
Kenzo Takada
高田 健三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Original Assignee
Fujitsu Ltd
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Oki Electric Industry Co Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Hitachi Ltd, NEC Corp, Nippon Telegraph and Telephone Corp, Oki Electric Industry Co Ltd, Nippon Electric Co Ltd filed Critical Fujitsu Ltd
Priority to JP56178687A priority Critical patent/JPS5880916A/en
Publication of JPS5880916A publication Critical patent/JPS5880916A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Networks Using Active Elements (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To apply a process of manufacturing an integrated circuit with low dielectric strength to one interface circuit, and to realize reduction in chip area and economization, by applying current coupling to an information coupling means from one side to the other. CONSTITUTION:The input SIGi of an interface circuit INT is connected to one input of a control circuit CONT, whose output is connected to the input CPUi of a coupling means CPU; and the output CPUo of the coupling means CPU is connected to the input CSi of a current generating means CS, whose one output CS01 is connected to the output SIGo of the interface circuit INF while the other output CS00 is connected to the other input of the control circuit CONT. The control circuit CONT executes a comparison between those two input signals, i.e. SIGi and CS00 and performs control to obtain coincidence between both of them, so both inputs are in proportion to each other in a balanced state and both outputs CS01 and CS00 of the current generating means CS have proportional relation, so that the inputs SIGi to the interface circuit INF and the output SIGo are in proportion to each other.

Description

【発明の詳細な説明】 本発明は異なつ九地気を有すゐ2点間に情報を伝達する
ためのインタフェース回路に関するものでToD、41
に%ノリシック集積回路化に適したインタフェース回路
に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an interface circuit for transmitting information between two points having different characteristics, ToD, 41
The present invention relates to an interface circuit suitable for nonlithically integrated circuits.

従来この種回路には変成器が用いられていたが、仁の変
成器は鉄心及び線輪で構成されているため小形化できな
い欠点を有していた。
Conventionally, transformers have been used in this type of circuit, but since Jin's transformer is composed of an iron core and wire rings, it has the disadvantage that it cannot be made smaller.

一方この種回路の電子回路化の検討が一部にあ)、例え
ば電、子通信学会技術研究報告5E79−107゜日田
、浜里:[11L子化加入者佃路の諸形態とそめ評価J
 1980年1月22日に示されている光結合方式並び
に電流結合方式があるが前者には対称性の良い光結合素
子が要求され、後者には結合部に高耐圧のトランジスタ
が必要となるため対向するインタフェース回路をモノリ
シック集積化する場合両回路の作製にはそれぞれ高耐圧
のプルセスを必要としチップ面積が増加する等の欠点を
有していた。
On the other hand, there are some studies on converting this type of circuit into electronic circuits), for example, Technical Research Report of the Institute of Electronics, Electronics and Communications Engineers 5E79-107゜Hita, Hamasato: [11L Various Forms of Subsidiary Subscriber Tsukuda and Somesome Evaluation J
There is an optical coupling method and a current coupling method as shown on January 22, 1980, but the former requires a highly symmetrical optical coupling element, and the latter requires a high-voltage transistor in the coupling part. When the opposing interface circuits are monolithically integrated, the production of both circuits requires high-voltage processing, which has the disadvantage of increasing the chip area.

本発明はこれらの欠点を除去するため、他方の側から一
方の側への情報伝送には第1のカレントミラーを適用す
るとともに、一方の側から他方の側への情報伝送には光
結合素子ないし耐圧はあるが4I性的に不十分な素子を
適用し、かつ咳光結合素子ないし特性的に不十分な素子
の非直線性の影響を前記一方の側に設けた第2のカレン
トミラーを用いて構成した帰還回路によシ除去したもの
で、その目的はインタフェース回路の片方に低耐圧の集
積回路作製プルセスの適用を可能とし、チップ面積の小
形化及び経済化を達成するにある。以下図面について本
発明を説明する。
In order to eliminate these drawbacks, the present invention applies a first current mirror to transmit information from the other side to one side, and uses an optical coupling element to transmit information from one side to the other side. A second current mirror is provided on one side to which an element having a voltage resistance or an insufficient 4I characteristic is applied, and the influence of the nonlinearity of the optical coupling element or an element having an insufficient characteristic is applied. The purpose of this is to make it possible to apply a low-voltage integrated circuit fabrication process to one side of the interface circuit, thereby achieving miniaturization and economical chip area. The invention will be explained below with reference to the drawings.

第1図は本発明の原理を示す第1の実施例であって5I
Giはインタフェース回路の入力、5IGoはインタフ
ェース回路の出力、CSは電流発生手段であってC5i
は入力、C8,。及びCS0.はそれぞれ出力、CUP
は結合手段であってCUPiは入力、CUPoは出力で
ある。
FIG. 1 shows a first embodiment illustrating the principle of the present invention.
Gi is the input of the interface circuit, 5IGo is the output of the interface circuit, CS is the current generating means, and C5i
is input, C8,. and CS0. are the output and CUP, respectively.
is a coupling means, CUPi is an input, and CUPo is an output.

次に結線を説明するとインタフェース回路INFの入力
5IGiは制御回路C0NTO一方の入力に接続され、
骸制御回路C0NTの出力は結合手段cvpの入力CU
Piに接続され、該結合手段CUPの出力cvp。
Next, to explain the connection, the input 5IGi of the interface circuit INF is connected to one input of the control circuit C0NTO,
The output of the skeleton control circuit C0NT is the input CU of the coupling means cvp.
The output cvp of the coupling means CUP is connected to Pi.

は電流発生手段CSの入力C5iに接続され、電流発生
手段C5の一つの出力C丸重はインタフェース回路IN
Fの出力SIG、に接続され他の出力CS、。は制御回
路C0NTの他の入力に接続される。次に動作を説明す
ると制御回路C0NTは該二つの入力信号即ちBIG、
とCS0゜を比較し、両者が一致の関係となるよう、に
制御するため平衡状態では両入力は比例し、かつ電流発
生手段CSの両出力cs0. 、 cso。は比例関係
を有す、るため、結局インタフェース回路INNの入力
5IGiと出力5IG0は結合手段CUPの特性によら
ず比例関係が成立する。
is connected to the input C5i of the current generating means CS, and one output C of the current generating means C5 is connected to the interface circuit IN.
F's output SIG, connected to the other output CS,. is connected to the other input of the control circuit C0NT. Next, to explain the operation, the control circuit C0NT receives the two input signals, namely BIG,
and CS0°, and control is performed so that the two are in a matching relationship. Therefore, in an equilibrium state, both inputs are proportional, and both outputs of the current generating means CS, cs0. , cso. have a proportional relationship. Therefore, the input 5IGi and the output 5IG0 of the interface circuit INN have a proportional relationship regardless of the characteristics of the coupling means CUP.

第2図は本発明の第2の実施例であってCM1〜CMS
はカレントミラーであって○印を付した端子が入力端子
を、数字は入出力の比を、P及びNは種別を表わし、O
PAは演算増幅器、RLI RLflは電流出力を電圧
出力に変換するための負荷抵抗、RIMIは電圧入力を
電流に変換するための抵抗、Rfは帰還回路の負荷抵抗
、V□nt、Ftxzは入力電圧、r、。!I VOT
JTtは出力電圧、Voは高耐圧回路の電源電圧、Vl
は低耐圧回路の電源電圧、E、Gは地気、r%は地気E
、G間の電位差、11〜r、は回路電流、pcoは光結
合素子である。同演算増幅器OPAの電源については図
示していない。
FIG. 2 shows a second embodiment of the present invention, in which CM1 to CMS
is a current mirror, the terminal marked with a circle is the input terminal, the numbers represent the input/output ratio, P and N represent the type, O
PA is the operational amplifier, RLI RLfl is the load resistance for converting current output to voltage output, RIMI is the resistance for converting voltage input to current, Rf is the load resistance of the feedback circuit, V□nt, Ftxz are the input voltages ,r,. ! I VOT
JTt is the output voltage, Vo is the power supply voltage of the high voltage circuit, Vl
is the power supply voltage of the low-voltage circuit, E and G are the earth, and r% is the earth E.
, G, 11 to r are circuit currents, and pco is a photocoupler. The power supply for the operational amplifier OPA is not shown.

第3図はカレントミラーの具体構成例を示したもので、
(−はN形のカレン)<9−1(6)はP形のカレント
ミラー、(O)は多出力形のカレントミ2−である。
Figure 3 shows an example of a specific configuration of a current mirror.
(- is an N-type current mirror)<9-1 (6) is a P-type current mirror, and (O) is a multi-output type current mirror 2-.

次に第2図について動作を説明する。カレント$2−は
入力電声に比例した出力電流を発生する回路でア、シ、
そ、の構成・動作は例えば角田−!I[アナログICの
基本回路155年1月20日、東京電気大学発行、25
〜26ページに示されている如く公知の技術であゐので
説明は省略する。
Next, the operation will be explained with reference to FIG. Current $2- is a circuit that generates an output current proportional to the input voice.
The structure and operation of that is, for example, Tsunoda-! I [Basic Circuit of Analog IC 155 January 20, Published by Tokyo Electric University, 25
Since this is a well-known technique as shown on pages 26 to 26, its explanation will be omitted.

始めに入力電圧r□0.から出力電圧r。。1.の方向
への情報伝蓬について説明する。入力電圧V□8.が印
加されるとR□、1には回路電流!、が流れ、その値は
カレントミラーCM、の電圧降下を無視すると1.7(
r・−Vよ1)/R1MSとなシ、この回路電流11と
等しい電流がカレントミラーCM、の出力側に回路電流
I、として流れ、該回路電流I、は第2のカレントミラ
ーCM、の入力に流入し、カレント! F −CH2の
出力には前記入力電流!、と等しい電流即ち回路電流I
、と等しい回路電流Imが流れる。該回路電流1、は終
端抵抗RL!に流れて該終端抵抗RL!の両端に電°圧
降下を生じさせて出力電圧”0UTIとなる。本実施例
ではカレントミラーCM、及びCM、の建2−比を1対
1にとったため回路itt流11*I雪s1mはすべて
等しくなシ、従って出力電圧V。tlTlと入力電圧r
8つ1の間には一次の関係式が成立する。
First, the input voltage r□0. from the output voltage r. . 1. We will explain the information transmission in this direction. Input voltage V□8. When is applied, R□, 1 has a circuit current! , flows, and its value is 1.7 (ignoring the voltage drop of the current mirror CM).
r. Flow into input, current! The above input current is applied to the output of F-CH2! , that is, the circuit current I
A circuit current Im equal to , flows. The circuit current 1 is the terminating resistor RL! The current flows to the terminal resistor RL! A voltage drop is generated across both ends of the output voltage, resulting in an output voltage of 0UTI.In this embodiment, the current mirror CM and CM ratio is set to 1:1, so the circuit itt flow 11*I snow s1m is All are equal, so the output voltage V.tlTl and the input voltage r
A linear relational expression is established between 8 and 1.

’Vou、rz =Is XRIJ = It XRL
、2 =CCVa−Vxy1) XRIJ)こζでVo
を一定電圧とすると出力電圧V。。、1 の変化分と入
力電圧”INIとは比例し、roつ、からr。。、。
'Vou, rz = Is XRIJ = It XRL
, 2 = CCVa-Vxy1) XRIJ) Vo at this ζ
If is a constant voltage, then the output voltage is V. . , 1 is proportional to the input voltage ``INI'', from ro to r.

への情報伝達が達成できる。なお入力電圧r□岨と出″
力電圧r。。7.の極性が反転しておシ、又V、の影響
によシ直流分が出力に生じるが、前者については必要に
応じて絢知の位相反転回路を付加すればよく、該位相反
転回路は、例えば1980年12月号「トランジスタ技
術」274頁図9に示されている  ゛演算増幅器を用
いた反転増幅器を始め各種の回路が適用でき、後者の影
響の除去方法については後述する。
information transmission can be achieved. In addition, the input voltage r□岨 and output
force voltage r. . 7. The polarity of is reversed and a DC component is generated in the output due to the influence of O and V, but for the former, if necessary, Ayachi's phase inversion circuit can be added, and the phase inversion circuit is For example, various circuits can be applied, including an inverting amplifier using an operational amplifier, as shown in FIG. 9 on page 274 of "Transistor Technology", December 1980 issue, and a method for eliminating the latter effect will be described later.

次に逆方向即ち入力電圧r□ヨ、からr。。1.の方向
への情報伝送について#R,F!Aすると、入力電圧V
□つ、が演算増幅器OPAに印加されると、演算増幅器
OPAの利得をAで表わすと該演算増幅器OPAの出力
には1倍された電圧が現われ光結合素子pcに回路電流
1.を供給する。光結合素子pcは入力電流に応動して
出力電流が変化する特性を有するので回路電流!−を生
じ、鋏回路電流!、はカレントミラーCM。
Next, in the reverse direction, that is, input voltage r □ yo, to r. . 1. Regarding information transmission in the direction of #R,F! A, then the input voltage V
When □ is applied to the operational amplifier OPA, when the gain of the operational amplifier OPA is expressed as A, a voltage multiplied by 1 appears at the output of the operational amplifier OPA, and a circuit current of 1. supply. Since the optical coupling element PC has the characteristic that the output current changes in response to the input current, the circuit current! −, the scissors circuit current! , is a current mirror commercial.

の入力端子に入力されてカレントミラーCM、の各出力
には#ミラー比に比例した回路電流1.、Igが流れる
。回路電流!、は前記演算増幅器OPAの負側入力端子
に印加され更に帰還抵抗Rfを通して地気Eに終端され
ているので前記演算増幅器OPAの負側入力端子電圧は
回路電流!、と帰還抵抗Rfの積となシその増減方向は
入力電圧VxNMの増減方向と同一のため負帰還となる
。ここで演算増幅器OPAの利得Aが十分大きいもので
あれば演算増幅器を用いた電圧フオーワ回路勢で周知の
仮想接埠の概念によシ演算増幅器OPAの正入力端子及
び負入力端圧r□、に比例した電流となる。カレントミ
ラーCX、の回路電流!、と1.に対応する両出力電流
の間には1対Nになる関係があるので結局回路電流すは
Ig=16×N=(VXN、/Rf)xNとな多入力電
圧VIM2に比例、した電流が得られ、更に負荷抵抗R
L1にて終端すれば入力電圧”112に比例した出力電
圧r。U’F!が得られる。−ここで光結合素子pcの
転送効率β及びカレントミラーCM1の入力から両出力
に対するミラー比は帰還ループの総利得に関連するが、
演算増幅器OPAの利得Aの値を十分大きな値に設定す
ることによシその影響は容易に無視し得る程度に抑圧す
る仁とが可能で6J)、これは従来の負帰還回路の一般
的性質として周知の事項である。
A circuit current proportional to #mirror ratio is input to each output of the current mirror CM. , Ig flows. Circuit current! , is applied to the negative input terminal of the operational amplifier OPA and is further terminated to the earth E through the feedback resistor Rf, so that the voltage at the negative input terminal of the operational amplifier OPA is the circuit current! , and the feedback resistance Rf. Since the direction of increase and decrease is the same as the direction of increase and decrease of the input voltage VxNM, negative feedback results. Here, if the gain A of the operational amplifier OPA is sufficiently large, the positive input terminal and negative input terminal voltages r□ of the operational amplifier OPA are The current is proportional to . Current mirror CX, circuit current! , and 1. Since there is a 1:N relationship between the two output currents corresponding to and further load resistance R
If terminated at L1, an output voltage r.U'F! proportional to the input voltage "112" can be obtained. -Here, the transfer efficiency β of the optical coupling element pc and the mirror ratio from the input of the current mirror CM1 to both outputs are feedback Although related to the total gain of the loop,
By setting the value of the gain A of the operational amplifier OPA to a sufficiently large value, it is possible to suppress the effect to an easily negligible degree (6J), which is a general property of conventional negative feedback circuits. This is a well-known matter.

以上の説明からも明らかな如く、入力電圧r工。As is clear from the above explanation, the input voltage r.

から出力電圧r。uT2の方向への情報伝達径路は光結
合素子pcで分離され、かつ帰還抵抗Rfの両端電圧は
入力電圧’IN!に等しくなる。またカレントミラーC
Msの入力側はダイオードの順方向特性と同等で′#)
シ、従ってカレントミラーCM、の入力の電位は電源電
圧r、にほぼ咎しくなるため、第2図に示した低耐圧側
の回路部分は一切の高耐圧素子を用いることなく構成で
きる。
from the output voltage r. The information transmission path in the direction of uT2 is separated by an optical coupling element pc, and the voltage across the feedback resistor Rf is equal to the input voltage 'IN! is equal to Also, current mirror C
The input side of Ms is equivalent to the forward direction characteristic of a diode.
Therefore, the input potential of the current mirror CM is approximately equal to the power supply voltage r, so the circuit portion on the low voltage side shown in FIG. 2 can be constructed without using any high voltage elements.

以上の説明において入力電圧FINDから”0LlT2
 の方向の情報伝達に光結合素子を適用した例を示した
が、低耐圧プロセスの集積回路でも不十分な特性を許容
するならば例えばラテラル形PNP/ トランジスタの
ように高耐圧のトランジスタを構成でき、本発明は結合
部分の転送効率の影響を除去できる特徴を有するため前
記特性の不十分なトランジスタを用いてカレントミラー
を構成して前記光結合素子と置替えても第1の実施例と
同様の効果が得られる亀のである。誼特性の不十分なト
ランジスタを用いてカレントミラーを構成した例を第3
の実施例として第4図に示す。ここで第4図におけるC
M、は上述の光結合素子に置替えた特性の不充分なトラ
ンジスタを用いたカレントミ2−である。
In the above explanation, from the input voltage FIND "0LlT2
Although we have shown an example in which an optical coupling device is applied to information transmission in the direction of , since the present invention has the feature of being able to eliminate the influence of the transfer efficiency of the coupling part, even if a current mirror is constructed using the transistor with the insufficient characteristics and is replaced with the optical coupling element, the result is the same as in the first embodiment. It is a tortoise that can provide the following effects. The third example shows a current mirror configured using a transistor with insufficient loss characteristics.
An example of this is shown in FIG. Here, C in Figure 4
M is a current mirror 2- using a transistor with insufficient characteristics in place of the above-mentioned photocoupler.

動作については前記第2の実施例から容易に理解し得る
とζろであるので説明は省略する。
Since the operation can be easily understood from the second embodiment, the explanation will be omitted.

第5図は第4の実施例であって第1ないし第2の実施例
に対し更に複数の細部の改良を加えたものであ〕、以下
に順次説明する。
FIG. 5 shows a fourth embodiment, in which a plurality of detailed improvements have been added to the first and second embodiments, which will be sequentially explained below.

第1の改良は光結合素子及びカレントミ2−の入力がダ
イオードの順、方向特性に類似の電圧対電流特性を有し
、ある電圧以上で急激に抵抗値が減少する一九め演算増
幅器OPAから過大な電流が流入する可能性がわるがこ
れを抵抗R81を直列に挿入することによ−シ所定の値
以下に制限したものである。゛ 第2の改良はカレン)<2−の入力が逆バイアスされた
場合に対する保賎としてクランプダイオードI’01を
付加した点にある。
The first improvement is based on the 19th operational amplifier OPA, in which the input of the optical coupling element and current mirror 2- has voltage vs. current characteristics similar to the order and direction characteristics of a diode, and the resistance value decreases rapidly above a certain voltage. Although there is a possibility that an excessive current may flow in, this is limited to a predetermined value or less by inserting a resistor R81 in series. The second improvement is that a clamp diode I'01 is added as a protection against the case where the input of Karen)<2- is reverse biased.

第5の改良は帰還抵抗Rfの両端電圧が低耐圧側の耐圧
以上とならないようにクランプする手段を付加したもの
であ夛、該クランプ回路としては例えば第5図内に図示
したクランプダイオードDOR及びり、i及びクランプ
電圧を決める電源電圧V、及びymIによシ構成でき、
更には該電源電圧V、及びrlI としては例えば演算
増幅器OPAをはじめ低耐圧回路内で使用している電源
を利用することを可能としたことである。
The fifth improvement is to add means for clamping so that the voltage across the feedback resistor Rf does not exceed the withstand voltage on the low withstand voltage side.The clamp circuit includes, for example, the clamp diode DOR and the clamp diode DOR shown in FIG. can be configured by the power supply voltage V that determines i and the clamp voltage, and ymI,
Furthermore, as the power supply voltage V and rlI, it is possible to use the power supply used in the low voltage circuit such as the operational amplifier OPA.

第4の改良は、ダイオードクランプ回路のクランプ時の
インピーダンスが低いことによシクランプ動作時に誼ク
ランプ回路に過大な電流が流れることになるが電流制限
抵抗Ra2及びR□の挿入によシ所定の値以下となるよ
うに制限した点にある。
The fourth improvement is that, due to the low impedance of the diode clamp circuit when clamping, an excessive current flows through the clamp circuit during clamp operation, but it can be reduced to a predetermined value by inserting current limiting resistors Ra2 and R□. It is limited to the following.

第6図は第5の実施例であって、第1の実施例で述べた
roの影響によって生じるr。。?、の直流成分の除去
方法に関するものであシ、RXNl及びV、によってカ
レントミラーα、に流れる直流成分と等価な電流をカレ
ントミラーCM、から負荷抵抗RLlに供給すすること
によシ引算したもので#りシ、該引算に供する電流1.
1は電源電圧y、I及び抵抗RIII ’によシ決定す
ることができる。
FIG. 6 shows a fifth embodiment, in which r is caused by the influence of ro described in the first embodiment. . ? This is related to a method for removing the DC component of Current used for the subtraction 1.
1 can be determined by the power supply voltage y, I and the resistance RIII'.

fjlf、7図は第6の実施例でおって第5の実施例に
おいて出力電圧r。υ、1における直流成分の除去に用
いた引算に供する電流1.1を発生させるための電源電
圧r、Iを不要とするもので#)多以下に動作を説明す
る。カレントミラーCM、は多出力形の構成として互い
に等しい回路電流1.及び1.1を生じせ、′1′己 しめる。角回路電流!、及び1.1は電源電圧V、によ
って生じる直流成分と入力電圧FXMIによって生じる
交流成分から成っているので一方の回路電流!。
fjlf, Figure 7 shows the sixth embodiment, and the output voltage r in the fifth embodiment. This eliminates the need for power supply voltages r and I for generating the current 1.1 used for subtraction used to remove the DC component in υ, 1. The operation will be described below. The current mirror CM has a multi-output configuration with mutually equal circuit currents 1. and 1.1, and '1' self-closes. Square circuit current! , and 1.1 consist of a DC component generated by the power supply voltage V and an AC component generated by the input voltage FXMI, so one circuit current! .

の交流成分11.、をコンデンサCd1によって分流し
直流成分b daのみがカレントミラーCM、に入力さ
れるよ、うにしておく。従ってカレントきラーCM。
AC component 11. , is shunted by the capacitor Cd1 so that only the DC component bda is input to the current mirror CM. Therefore, the current killer commercial.

の出力の回路電流11は回路電流I、の直流成分bd。The output circuit current 11 is the DC component bd of the circuit current I.

と等しい電えが流れる。他方の回路電流I!′は回路電
−1,と等しい電流が流れておシ、その成分も回路電流
1.の直流成分bdc及び変流成分子*aoと等しくか
つ回路電流1.1と回路電流11の方向が逆になってい
るので両電流は引算され、該引算結果の電流が負荷抵抗
RLRに流れることになシ、結局回路電流1.1の交流
成分のみが負荷抵抗RL、に流れるととKなシ、直流分
の打消が達成される。同一般にカレントミラーの入力イ
ンピーダンスが低いため回路電流I、から交流成分b 
CIOを除去するにはコンデンサC,11に大容量が必
要となる場合があるが、抵抗R,11を挿入することに
よシコンデンサC41からみたカレントミラーCM*の
入力インピーダンスを見掛上高くでき、小容量のコンデ
ンサによル所望の交流除去特性を得ることが可能となる
Electricity equal to flows. The other circuit current I! ′ flows a current equal to the circuit current −1, and its component is also the circuit current 1. Since the DC component bdc and the current transformation component *ao are equal, and the directions of circuit current 1.1 and circuit current 11 are opposite, both currents are subtracted, and the current resulting from the subtraction is applied to the load resistance RLR. If only the AC component of the circuit current 1.1 flows through the load resistor RL, the DC component will be canceled. In general, since the input impedance of the current mirror is low, the AC component b from the circuit current I.
To remove CIO, a large capacitance may be required for capacitor C, 11, but by inserting resistor R, 11, the input impedance of current mirror CM* seen from capacitor C41 can be increased. , it becomes possible to obtain desired AC rejection characteristics with a small capacitance capacitor.

第5の実施例では引算に供する電流の発生に用いる電源
電圧と直流成分の発生原因となっfc−源電圧とが別構
成となっているため、直流成分の打消の度合は両電源電
圧の精度に依存するが、本実施例では直流成分と引算に
供する電流が共通の電源電圧V、から生成されるためそ
の値によって直流成分打消効果が影響を受けない特徴が
ある。
In the fifth embodiment, the power supply voltage used to generate the current used for subtraction and the fc-source voltage that causes the generation of the DC component are configured separately, so the degree of cancellation of the DC component is different from that of both power supply voltages. Although it depends on the accuracy, in this embodiment, the DC component and the current used for subtraction are generated from a common power supply voltage V, so the DC component cancellation effect is not affected by the value.

第8図は第7の実施例である。一般に光結合素子は入力
電流が少ない領域における転送効率が低下する特性を有
し又カレントミ2−も一方の電流極性に対してのみ所定
の動作が可能である。本実施例はこれを改良するため定
電流源CIを設は該定電流源crよシ一定の電流IBを
回路電流!、から滅じ、該滅じた値を帰還抵抗J/に供
給したものでIn、入力電圧VXMMが零ないし負の場
合においても光結合素子PC及びカレントミラーCM、
に電流を流すことが可能である。なお第2の実施例の説
明で述べた如く、回路電流!、は入力電圧FINIと帰
還抵抗Rfとによシ決定されるため、出力電圧V。Uo
に一定電流(IIC) N倍)が重畳する他は上記一定
の電流1.が入力電圧VX■から出力電圧r。ti?2
への伝送゛特性に悪影響を及はすことはない。逆に上記
特性を利用して定電流源CIから供給する電流値を制御
することも可能でib、例えば負荷抵抗R1の位置に直
流によって電力の供給を受け、交流によって情壜の受信
を行なうような装置(この1sな装置構成はテレメータ
装置等において周知の技術である)が接続された場合に
おいて該装置への供給電力の制御等への応用も可能でT
oシ、用途によっては大きな利点となるものである。
FIG. 8 shows a seventh embodiment. Generally, an optical coupling device has a characteristic that the transfer efficiency decreases in a region where the input current is small, and the current mirror 2- can perform a predetermined operation only with respect to one current polarity. In this embodiment, in order to improve this, a constant current source CI is set and a constant current IB is set as the circuit current! , and the lost value is supplied to the feedback resistor J/.In, even when the input voltage VXMM is zero or negative, the optical coupling element PC and the current mirror CM,
It is possible to pass current through. As mentioned in the explanation of the second embodiment, the circuit current! , is determined by the input voltage FINI and the feedback resistor Rf, so the output voltage V. Uo
The above constant current 1. except that a constant current (IIC (N times)) is superimposed on is input voltage VX■ to output voltage r. Ti? 2
It does not adversely affect the transmission characteristics. Conversely, it is also possible to use the above characteristics to control the current value supplied from the constant current source CI. When a device (this 1s device configuration is a well-known technology for telemeter devices, etc.) is connected, it can also be applied to control the power supplied to the device.
However, depending on the application, this can be a great advantage.

第9図は第8の実施例であって、地気E、G間の電位差
r%の影響を除去するため電流結合部分を平衡伝送形式
としたもので、−例として帰還回路へ適用した場合の構
成を示したものである。CM□CMqはカレントミラー
、CIDoは定電流源、200は定電流源CID0から
供給される直流電流を表わす。
FIG. 9 shows the eighth embodiment, in which the current coupling part is in a balanced transmission format in order to eliminate the influence of the potential difference r% between the ground air E and G. - As an example, when applied to a feedback circuit This shows the configuration of CM□CMq represents a current mirror, CIDo represents a constant current source, and 200 represents a direct current supplied from the constant current source CID0.

次に動作を説明するとカレントミラーCMaは出力を1
端子追加し回路電流1.と同一の回路電流1.1を出力
し、骸回路電流1.1はカレントミラーCM、によって
方向が反転(流出から流入に)されてI6#となシ、−
勇足電流源C1ゎ。からは直流電流IDQが供給される
。従ってカレントミラーCM、にはID0−1.#なる
回路電流1.IIIが供給される。
Next, to explain the operation, the current mirror CMa outputs 1
Add terminal and circuit current 1. Outputs the same circuit current 1.1 as , and the direction of the circuit current 1.1 is reversed (from outflow to inflow) by the current mirror CM and becomes I6#, -
Yuashi current source C1ゎ. A direct current IDQ is supplied from the terminal. Therefore, the current mirror CM includes ID0-1. #Circuit current1. III is supplied.

カレン)1ツ−CM、は回路電流!、から回路電流1、
IIIを引算するために回路電流1.′の電流方向を反
転し回路電流1.1111を作成し、帰還抵抗R1には
該引算結果である回路電流1.′#が供給される。ここ
で定電流源CI9゜よシ供給される直流電流ID0に着
目するとカレントミラーCM、の係数を1対1に選定す
ることによ多回路電流1.′#と回路電流1.#に流れ
る直流電流IDOに基づく電流は勢しくなシ、前記回路
電流1.1111に流れる直流電流ID0に基づく電流
は第70実施例における定電流源CIと同様の作用を成
し、前記回路電流1.III に流−れる直流電流ID
Oに基づく電流はカレントit−CMqに対するバイア
ス電流として作用する。
Karen) 12-CM, is the circuit current! , the circuit current 1 from ,
To subtract III, the circuit current 1. ' is reversed to create a circuit current of 1.1111, and the circuit current 1.1111, which is the result of the subtraction, is applied to the feedback resistor R1. '# is supplied. Here, focusing on the DC current ID0 supplied by the constant current source CI9°, by selecting the coefficients of the current mirror CM on a one-to-one basis, the multi-circuit current 1. '# and circuit current 1. The current based on the DC current IDO flowing in # is not strong, and the current based on the DC current ID0 flowing in the circuit current 1.1111 has the same effect as the constant current source CI in the 70th embodiment, and the current based on the DC current ID0 flowing in the circuit current 1. 1. DC current ID flowing through III
The O-based current acts as a bias current for the current it-CMq.

次に回路電流1.に基づいて流れる回路電流!、及び1
.′に関する動作は回路電流1.1がカレントミラーC
M、及びCM、で2度方向が反転されて加算(回路電流
1.′に着目すれば引算になる)され、結局カレン)(
ツーCMsの回路電流16又は!、′に流れる電流の2
倍の電流が帰還抵抗Rfに流れることになる。従って第
2の実施例において示したI、MV□1/J/な、る関
係式が(1,+1.’ ) w=21. = V、。/
Rf に、またIq−1,×N−7(VxN、/Rf)
xNに変更される他は第2の実施例等、で詳述したのと
同様の動作となる。
Next, circuit current 1. The circuit current that flows based on! , and 1
.. The operation regarding ' is that the circuit current 1.1 is a current mirror C
The directions of M and CM are reversed twice and added (or subtracted if we focus on the circuit current 1.'), and in the end Karen) (
Two CMs circuit current 16 or! , 2 of the current flowing through '
Double the current will flow through the feedback resistor Rf. Therefore, the relational expression I, MV□1/J/ shown in the second embodiment is (1, +1.') w=21. = V,. /
to Rf, and Iq-1,×N-7(VxN,/Rf)
The operation is similar to that described in detail in the second embodiment, etc., except that the value is changed to xN.

次ic E、G間電位差に基づく電流を考えると、カレ
ント建2−の出力インピーダンスは実用回路では有限の
値を有し、E、0間の電位差によってカレントミラーの
電流値(ミラー比)が変化し、回路電流!、及び1.′
にはそれぞれ同位相でΔなる電流が含まれることとなる
が、既に説明したようにカレントミラーCM、によって
回路電流1.と!、#は引算されるため、カレントミラ
ーCM、から帰還抵抗R1に至る径路には影響せず、従
って本実施例によればE、0間の電位差の影響を除去す
ることが可能となる。
Next ic Considering the current based on the potential difference between E and G, the output impedance of the current structure 2- has a finite value in a practical circuit, and the current value of the current mirror (mirror ratio) changes depending on the potential difference between E and 0. And circuit current! , and 1. ′
include currents of Δ with the same phase, but as already explained, the current mirror CM changes the circuit current 1. and! , # are subtracted, so they do not affect the path from the current mirror CM to the feedback resistor R1, and therefore, according to this embodiment, it is possible to eliminate the influence of the potential difference between E and 0.

第10図は第9の実施例であって、第8の実施例におけ
る定電流源CID0の具体的構成例として抵抗R6とカ
レントミラーCM、による構成を例示するとともにカレ
ンt19−cx、の出力の回路電流Iフに含まれる直流
電流成分の打消をも図ったものである。該打消動作は回
路電流1.##に含まれる直流電流IDOに基づく直流
電流成分が前記直流電流Il、。
FIG. 10 shows a ninth embodiment, in which a specific configuration example of the constant current source CID0 in the eighth embodiment includes a resistor R6 and a current mirror CM, and shows the output of the current t19-cx. This is also intended to cancel out the direct current component contained in the circuit current I. The cancellation operation is performed when the circuit current 1. The DC current component based on the DC current IDO included in ## is the DC current Il.

の1/2になることからカレントミラーCM、によ多回
路電流I9から、直流電流IDOのN72倍の電流を引
算することによシ実現しており、引算を行なっている両
電流とも同一の電流(即ち第10図にふ・いてはvJx
o )を源としているため、直流電流/D。
The current mirror CM is realized by subtracting a current N72 times the DC current IDO from the multi-circuit current I9, and both currents being subtracted are The same current (i.e. vJx according to Fig. 10)
o), so the direct current /D.

の値に依存しない高精度の打消動作が達成される。A highly accurate cancellation operation independent of the value of is achieved.

以上、本発明の実施例について説明を行なった。The embodiments of the present invention have been described above.

通常の情報伝送が双方向の伝送を必要とする例が多いこ
とから大部分の実施例は各方向の信号伝達手段を同一実
施例の中で説明したが、片方向の伝送しか要しない用途
には不要な方向の伝送に関する回路を削除すれば嵐いこ
とは自ら明らめ為であまた電流発生手段として一般的な
カレントミラーを用いた場合について説明したが、実施
911における低耐圧側から高耐圧側への結合部の伝送
特性は帰還によって実際の特性には影響すること一濫な
いことよシ、該カレントミラーの入力と出力間の伝送比
も全体の特性に影響を及はすととはなく、従って第5図
に示したカレントミラーの入力段のトランジスタを削除
することも可能である。
Since there are many cases in which normal information transmission requires bidirectional transmission, in most of the embodiments, signal transmission means in each direction are explained in the same embodiment, but for applications requiring only unidirectional transmission. This is to explain the case where a general current mirror is used as the current generation means, because it is clear that it is possible to eliminate the circuit related to transmission in unnecessary directions. It is true that the transmission characteristics of the coupling part to the side are not affected by the actual characteristics due to feedback, but the transmission ratio between the input and output of the current mirror also affects the overall characteristics. Therefore, it is also possible to eliminate the transistor at the input stage of the current mirror shown in FIG.

以上説明したように本発明によれば一方の側から他方の
1ll(実施例では低耐圧側から高耐圧側)への結合部
に等性の不十分な素子の適用が可能となシ、インタフェ
ース回路設計上大きな自由度が得られ、更に実施例で示
したように低耐圧側と高耐圧側が情報の入出力対別に区
分できるため集積回路化が容易となシその経済化、チッ
プ面積の小形化が図れる利点がおる。更に各実施例に対
応して本発明の特徴を述べれば、 第1の実施例は本発明の基本的構成を示したものでわシ
、 第2の実施例は本発明を双方向伝送に適用した場合であ
って、回路構成が低耐圧側と高耐圧側に分離できる利点
があり、また結合手段に光結合素子の適用が可能なこと
を示し、 第5の実施例は結合手段にカレント建2−の適用が可能
なことを示し、 第4の実施例は低耐圧側の過電圧に対する保一手段を提
供するものであシ、 第5の実施例は直流成分を打消すことができる利点かあ
〕、 第6の、実施例は直流成分を打消す際の電源電圧の影響
を除去できる利点があシ、 第7の実施例はカレントンラーの最適動作点を利用でき
、更に双極性の信号を伝送できる利点がTo)、 館8の実施例は地気X、O間の電位差による影響を除去
できる利点があシ、 第9の実施例はバイアス電流が出力に現われることを防
止できる利点がある。
As explained above, according to the present invention, it is possible to apply an element with insufficient equality to the coupling part from one side to the other side (in the embodiment, from the low withstand voltage side to the high withstand voltage side). A large degree of freedom is obtained in circuit design, and as shown in the example, the low voltage side and high voltage side can be separated into information input/output pairs, making it easy to integrate circuits, making it more economical, and reducing the chip area. It has the advantage of being able to Furthermore, to describe the features of the present invention corresponding to each embodiment, the first embodiment shows the basic configuration of the present invention, and the second embodiment applies the present invention to bidirectional transmission. In this case, there is an advantage that the circuit configuration can be separated into a low voltage side and a high voltage side, and the fifth embodiment shows that it is possible to apply an optical coupling element to the coupling means. 2- can be applied, the fourth embodiment provides a means of securing against overvoltage on the low withstand voltage side, and the fifth embodiment has the advantage of being able to cancel out the DC component. A] The sixth embodiment has the advantage of being able to eliminate the influence of the power supply voltage when canceling the DC component, and the seventh embodiment can utilize the optimum operating point of the current tunneler, and also has the advantage of being able to eliminate the influence of the power supply voltage when canceling the DC component. The advantage of the embodiment is that it can transmit signals (To), the embodiment of Tate 8 has the advantage of being able to eliminate the influence of the potential difference between the ground air X and O, and the advantage of the ninth embodiment is that it can prevent bias current from appearing in the output. There is.

以上詳述し九とおシ、本発明の態様の特徴は次のとおシ
である。
Having described the above in detail, the features of the embodiments of the present invention are as follows.

1、 必要に応じて設ける他方の側から一方の側への情
報結合手段に電流結合を適用する仁と。′2 一方の側
から他方の側への情報結合手段に光結合素子を使用する
こと。
1. Apply current coupling to the information coupling means from the other side to the one side provided as necessary. '2 Use an optical coupling element as a means for coupling information from one side to the other.

五−一方の側か2ら他方の側への情報結合手段にカレン
ト第2−の如き電流出力素子を使用すること。− 4直流成分の打消手段を具備すること。
5- Using a current output element such as a current 2- as a means for coupling information from one side to the other. -4 Must be equipped with means for canceling the DC component.

& 他方の匈から一方の側への結合部を平衡伝送とした
こと。
& The connection from the other side to one side is balanced transmission.

& バイアス電流付加手段を具備すること。& Be equipped with bias current adding means.

7.1[数の相互に比例関係にある電流を発生する手段
を複数のトランジスタで栴成し、該トランジスタはベー
スを共通接続して入力端子とし、該各トランジスタのコ
レクタを出力端子とし、工Zツタ側は必要に応じて抵抗
を挿入した後共通接続して共通端子(を源側端子)とす
ること。
7.1 [Means for generating currents whose numbers are proportional to each other are constructed by a plurality of transistors, whose bases are connected in common to serve as input terminals, and the collectors of each transistor are used as output terminals; After inserting a resistor as necessary on the Z vine side, connect it in common and use it as a common terminal (source side terminal).

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の原理を示す第1の実施例、第2図及び
第4図乃至第10図は本発明の第2乃至第9の実施例、
第3図はカレント建2−を説明する丸めの図である。 入力、C30Os C561”’電流発生手段の出力、
CUP ・・・結合手段、CUPt−結合手段の入力、
CUP−・・・結合手段の出力、OPA・・・演算増幅
器、CM、乃至CM、・・・カレントオツーs ’Ll
 、 RXJ 、 R1111、Rf、 Rat乃至J
igs。 R41,Ro−抵抗、 pc−光結合素子層FIMI、
 VXN2  ”’インタフニース回路の入力信号、”
01171 、 VOTJ’t2・・・インタフェース
回゛路の出力信号、not nos ・・”ダイオード
、LG−地気、Fs ”” EtG間電位差、Vo、−
rI!・・・電源電圧、11乃至Iマ1j、 1.Il
、 1.III 、 1;III 、 1.mll 、
・・囲路電流。 特許出願人 日本電信電話公社外4名 代理人弁理士玉蟲久五部(外5名) 第11 第3図 (α)         (b’)         
(C)第10図 第1頁の続き ■出 願 人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12 号 ■出 願 人 富士通株式会社 川崎市中原区上小田中1015番地
FIG. 1 shows a first embodiment illustrating the principle of the present invention, FIG. 2 and FIGS. 4 to 10 show second to ninth embodiments of the present invention,
FIG. 3 is a rounded diagram explaining the current denominator 2-. Input, C30Os C561"' Output of current generating means,
CUP...coupling means, CUPt-coupling means input,
CUP--Output of coupling means, OPA--Operation amplifier, CM to CM,--Current O2'Ll
, RXJ, R1111, Rf, Rat to J
igs. R41, Ro-resistance, pc-optocoupler layer FIMI,
VXN2 ``'Interface nice circuit input signal,''
01171, VOTJ't2...output signal of the interface circuit, not nos..."diode, LG-earth, Fs"" Potential difference between EtG, Vo, -
rI! ...Power supply voltage, 11 to Ima 1j, 1. Il
, 1. III, 1; III, 1. mll,
... Surrounding current. Patent applicant: 4 people from outside Nippon Telegraph and Telephone Public Corporation Patent attorney Gobe Tamamushi (5 people from outside) Figure 11 Figure 3 (α) (b')
(C) Continuation of Figure 10, page 1 ■Applicant Oki Electric Industry Co., Ltd. 1-7-12 Toranomon, Minato-ku, Tokyo ■Applicant Fujitsu Ltd. 1015 Kamiodanaka, Nakahara-ku, Kawasaki City

Claims (1)

【特許請求の範囲】[Claims] 一方の側から°他方の側への2点間に情報を伝達するた
めのインタフェース回路において、該一方の側から他方
の側へ情報を伝達する結合手段と、骸結合手段の出力端
に接続された複数の相互に比例関係にある電流を発生す
る電流発生手段と、該結合手段の入力端に接続布れた誼
電流発生手段からの出力のうちの一″′7の帰還出力と
入力信号とを比較し、両者O比例関係の、一致をとって
該結合手段への入力信号を制御する制御手段とからなる
ことを特徴とすゐインタフェース回路。
In an interface circuit for transmitting information between two points from one side to the other side, a coupling means for transmitting information from the one side to the other side, and a coupling means connected to the output end of the skeleton coupling means. current generating means for generating a plurality of mutually proportional currents, and a feedback output of one of the outputs from the current generating means connected to the input end of the coupling means and an input signal. 1. An interface circuit comprising: control means for comparing the signals, determining a match between the two in a proportional relationship, and controlling the input signal to the coupling means.
JP56178687A 1981-11-07 1981-11-07 Interface circuit Pending JPS5880916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56178687A JPS5880916A (en) 1981-11-07 1981-11-07 Interface circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56178687A JPS5880916A (en) 1981-11-07 1981-11-07 Interface circuit

Publications (1)

Publication Number Publication Date
JPS5880916A true JPS5880916A (en) 1983-05-16

Family

ID=16052788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56178687A Pending JPS5880916A (en) 1981-11-07 1981-11-07 Interface circuit

Country Status (1)

Country Link
JP (1) JPS5880916A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169546U (en) * 1986-04-16 1987-10-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169546U (en) * 1986-04-16 1987-10-27

Similar Documents

Publication Publication Date Title
JP3263089B2 (en) Low voltage analog front end
WO1997042554A1 (en) Voltage-to-current converter
US4254380A (en) Bridge amplifier
JP4822145B2 (en) Regulator and device
GB2372644A (en) MOS circuit for lowering forward voltage drop of diodes
JPH05335838A (en) Full differential type analog circuit
JPS5880916A (en) Interface circuit
JPS62112479A (en) Polygonal line approximation type function generation circuit
JPS6091426A (en) Power supply device
JP3233074B2 (en) Half-wave rectifier
JPS60239141A (en) System for collecting serially signal
CN107690109A (en) Hyperthread transmitting device
JP4388606B2 (en) Digital processing circuit with gain control
JPH0216112B2 (en)
JPH04369112A (en) Noise damping circuit with main signal path and auxiliary signal path having bypass filter characteristic
SE521549C2 (en) Transmitter / receiver for bidirectional communication
JPH04150610A (en) Level correction circuit
JPS58168311A (en) Combined emitter follower circuit
JPS61295701A (en) Differential amplifier circuit type detector
JPH11177353A (en) Voltage current conversion circuit
JPH05275940A (en) Power transless power amplifier
JPH0132688B2 (en)
JPH0494203A (en) Amplifier circuit
JPS6322666B2 (en)
JPS5949729B2 (en) Active 2-terminal impedance circuit