JPS5879322A - 可変遅延等化器 - Google Patents

可変遅延等化器

Info

Publication number
JPS5879322A
JPS5879322A JP17855281A JP17855281A JPS5879322A JP S5879322 A JPS5879322 A JP S5879322A JP 17855281 A JP17855281 A JP 17855281A JP 17855281 A JP17855281 A JP 17855281A JP S5879322 A JPS5879322 A JP S5879322A
Authority
JP
Japan
Prior art keywords
signal
delay
variable
circuit
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17855281A
Other languages
English (en)
Other versions
JPS6349929B2 (ja
Inventor
Kazuo Saito
和夫 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP17855281A priority Critical patent/JPS5879322A/ja
Priority to US06/418,164 priority patent/US4491808A/en
Priority to EP82305871A priority patent/EP0079204B1/en
Priority to DE8282305871T priority patent/DE3275341D1/de
Publication of JPS5879322A publication Critical patent/JPS5879322A/ja
Publication of JPS6349929B2 publication Critical patent/JPS6349929B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/14Control of transmission; Equalising characterised by the equalising network used
    • H04B3/146Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers
    • H04B3/148Control of transmission; Equalising characterised by the equalising network used using phase-frequency equalisers variable equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 6− この発明は一般的には可変遅延等化器に関し、より特定
的にはトランスバーサルフィルタ理論を利用した可変遅
延等化−に関する。
第1図はこの発明の背景となるTDMA通信の一例を示
す概念図である。TDMA通信は、たとえば衛星通信に
利用され、そのような衛星通信システムは複数の地球局
ES、ES”、・・・と共通の通信衛MC8を含む。地
球局ESは、送信値wTRAと受信@1lREAを含む
。送信装置TRAに含まれる変調11M0Dによって変
調された信号は等止器EQLおよび送信器TRを介して
、アンテナAEから通信衛!IC8のアンテナAsに向
けて送られる。その信号は11w内で周波数変換され、
他の地球局ES−に送られる。同様に、他の地球局ES
−からの信号が、通信衛星C8を通して、地球局ESの
アンテナA”’Eで受信され、受信信号は受信装置RE
Aに与えられる。受信1!@REAは、受信器RE、等
化11EQLを通して、復調器DEMで復調される。地
球局トSの送信器TRおよび受信器REならびに、通信
衛星の受信系および送信系は、それぞれ、振幅歪および
/または群遅延歪を生じることが知られている。特に、
通信衛星C8に含まれる高山り増幅器(図示せず)はサ
イズ、価格および安定性などを理由にして、かなり飽和
した状態で使用している。そのために、この^出力増幅
器においてAM−PM変換が発生し、第25!itの線
Aで示すような位相変化を生じる。
なお、第2図において纏Bは出力レベルを示す。
上述のような位相変化は群遅延歪となる。
これらの振幅歪や群遅延歪を、それでれ送信系および受
信系に分けて送I装置TRAに含まれる等化−EQLと
受信装置REAに含まれる等止器EQLによって、振幅
等化しあるいは遅延量等化を行なう。このような等止器
EQLは、従来より、一般に、第3゛図に示すように、
同定振幅等化INFAE、II定遅延等化mFDEなら
びに可変等化−MEを含んで構成されている。実際の振
幅歪あるいは群遅延歪の量により、固定振幅等化器FA
Eあるいは固定遅延等化11FDEのいずれか一方また
は両方とも省略される場合がある。
この発明の背景となるTDMA通信システムでは、一度
運用を謁始すると、それ以後試験信号を送受信して上述
のような振幅特性や群遅延特性を測定し、それによって
最適等化−を測定することは不可能である。なぜなら、
そのような通信システムは時分割で行なわれそのために
1つの地球局が回線を占有する時間が極めて短いためで
ある。
そこで、新しい地球局がそのような通信衛星システムに
加入する場合には、振幅歪や群遅延歪が最小でかつした
がって8ER(1’f@誤り率)が最小の、最適点を捜
す必要がある。このような目的のために、第3図に示す
ような可変等化−MEが用いられる。
第4図はこの発明の背景となる従来の可変等止器の一例
を示す回路図である。入力端子1に入力された入力信号
は、分岐回路2で分岐ξれ、一部は係数−anを有する
係数荷■目14に与えられ、残りの信号は遅延量Tを有
する遅延−3を通って次の分岐回112に入力される。
以下同じような動作で、それぞれの信号がそれfれの係
数を有する9− 係数荷重回路に入力される。係数荷重回路4.4゜・・
・を経た信号は、それぞれ加算−5に入力され、したが
って出力端子6からはこれらの信号の合成されたものが
出力される。なお、係数萄重回[14゜4、・・・は極
性反転を含む。このようにして、係数荷重回路4,4.
・・・の係数を、中心をao−1とし、その両側では極
性が反対で絶対値の等しい+8、および−a、に設定し
、以下同様に+82および−a2.・・・、+a、およ
び−a、のように設定する。このように、各係数荷重回
路4,4.・・・のそれぞれの係数を任意に設定するこ
とにより、公知のトランスバーサルフィルタ理論によっ
て、振幅特性および群遅延特性が設定される。すなわち
、可変等化−MEによって、BERを測定しながら振幅
特性および群遅延特性を変化させて最適点を捜す。
しかしながら、TDMA通信システムにおいては、BE
Rは振幅歪よりむしろ群遅延歪の影響をより大きく受け
、したがって群遅延歪のための最適等化−を設定できれ
ばそのような最適点を捜す10− だめの操作が簡単に行なえる。しかしながら、従来の可
変等止器においては、係数荷重回路4,4゜・・・の係
数がそれぞれ任意に設定されるため、たとえば振幅だけ
あるいは群遅延だけを変化させることはできなかった。
したがって、群遅延の影響が振幅に比べて大きいTDM
A通信システムにおいては、従来の可変等化器では、最
適点を捜すのは困難であることを意味する。また、従来
の可変等化器の係数はそれぞれ、振幅特性および群遅延
特性を決定するが、1つの係数を変化したときそのよう
な特性がどのように変化するかは、他の係数によっても
興なるため、−膨大なシミュレーションのデータなしで
は知ることはできなかった。そのために、振幅および群
遅延がどのような状態でそれぞれ等化されているかも容
賜に確認できない。
可変等化−MEとしては、さらに第5図に示すようなも
のが、たとえば本件出願人によって既に提案されている
。この第5図において、入力端子1から与えられた入力
信号は分配器7によって、分配される。信号分配器7は
、たとえば公知のハイブリッド回路などを利用して、各
信号を3つの同じレベルの信号に分配する。3つの信号
のうちの1つの信号経路には遅延量Tを有する遅延線3
が介挿され、他の1つの経路には遅延線2丁を有する遅
延線31が介挿され、残余の1つの経路には極性反転1
18が介挿される。極性反転器8は、公知のトランスあ
るいはトランジスタなどで構成され、与えられる信号を
1800移相する。遅延線31からの信号と極性反転1
18からの信号は、加綽器9によって合成された後、可
変係数荷重回路10に与えられる。可変係数荷重回路1
0は極性反転を含み、そこからの出力信号は遅延線3か
らの出力信号とともに加算1111で合成される。
ここで、可変係数荷重回路10以外では信号の減衰はな
く、遅延線3および31以外では時間遅れがないとし、
主信号の遅れを基準(Oとする)とすると、出力端子6
に得られる出力信号B(ω)は、次式(1)で表わされ
る。
B (ω) −cos ωt −Acos ω(t +
T)+見COS  ω (t−T) xcos(ωt −π/2 十tan   (1/21slnωT))・・・ (1
) この出力信!!B(ω)の振幅の周波数に対する特性G
[1(ω)および遅延量の周波数に対する特性τB (
ω)は、それぞれ次式(2)および(3)で与えられる
Ga  (ω)− ・・・(2) τB (ω)−−21T ・・・(3) ただし、ωは角周波数で、ω−2πf  <fは周波数
)である。この振幅特性Ga  (ω)と遅延特性τa
 (ω)の、係数庭〉0のときの、変化特性が第6図に
示される。第6図(A)は振幅特性を示13− し、第6I11(B)は遅延特性を示し、それぞれ、係
数庭を大きくしたとき、矢印の方向に変化する。
すなわち、第6図かられかるように、第5図の例では、
係数萄■回路10において係数庭を変化させれば、遷延
量も変化する。しかしながら、この第5wJの例におい
ても、係数庭の変化に応じて遷延量のみならず振幅もま
た変化することになり、TDMA通信システムにおける
可変等化器としてはその利用が極めて困難であった。
それゆえに、この発明の主たる目的は、たとえばTDM
A通信システムにおいて有効に利用されるように、遷延
量を変化させても振幅の変化が非常に小さくなるような
、可表遅延等化器を提供することである。
この発明は、要約すれば、主信号回路の絶対遅延量を基
準としたとき一定時間進みの信号と遅れの信号とを興な
る極性で合成する遅延部と、主信号回路の絶対遷延−を
基準として第2の所定時間進みの信号と遅れの信号とを
合成して振幅補正信号を作成する振幅補正部とを含み、
主信号および14− 遅延部からの出力信号ならびに振幅補正部からの出力信
号を合成するようにした可変遅延等止器であって、振幅
補正部からの出力信号の振幅と遅延部からの出力信号の
信号を常に一定の比率になるように制御して、遅延部で
発生した振幅歪を補正部からの信号で補正するようにし
た、可変遅延等化器である。
この発明の上述の目的およびその他の目的と特徴は図面
を参照して行なう以下の詳細な説明から一層明らかとな
ろう。
第7図はこの発明の一実施例としてのTDMA通信シス
テムに用いられる等止器を示すブロック図である。第7
図において、入力端子101からの信号は、等化−EQ
Lに含まれる振幅可変等化11VAEおよび可変遅延等
化器VDEを通して出力端子102に与えられる。この
等化11EQLがたとえば第1図に示すようなTDMA
通信システムに用いられるならば、送信系に含まれる場
合入力端子101は変調器に接続され出力端子102は
送信器に接続され、受信系に含まれる場合は入力端子1
01は受信器に接続され出力端子102は復調器に接続
されるであろう。可変振幅等化器VAEは、遅延量の変
化なしに振幅特性のみを変化させることができ、可変遅
延等化器VDEは振幅の変化なしに群遅延特性のみを変
化させることができる。このように2つの等止器VAE
およびVDEを縦統的に接続したことにより、それぞれ
独立して、振幅および群遅延の最適な等化が可能になる
。このような等化−EQLを用いれば、システムの振幅
歪および群遅延歪をそれぞれ独立に等化することができ
、それぞれがどのような状態で等化されているかを容易
に把握することができる。
なお、第7図の実施例において、必要に応じて固定等止
器を用いてもよいことはもちろんである。
第8図は可変振幅等化−の−例を示す回路図である。こ
の第8図実施例は、第5図に示す可変等化−に比べて、
極性反転器が省略されている他は、この15図のものと
ほぼ同様である。すなわち、入力端子101からの入力
信号は分配器7によりて分配される。遅延線31を通っ
た信号は遅延線を通らない信号とともに加算II8によ
って合成され、係数kを有する可変係数荷臆回路10を
通って加算器11に与えられる。このようにして、加算
1111において、遅延線3を通った主信号と可変係数
萄■口゛路10を通りた副信号とが合成され、出力端子
101′に出力される。係数荷膳回路10以外では信号
の減衰がなく、遅延線3および31以外では時−遅れが
ないとし、主Il@の遅れを基準としてOとすると、出
力端子101′に導出される出力信@A(ω)は次式(
4)で与えられる。
A(ω)卿cosωt+kcosω(t +T)+ k
cosω(t −T) −(1+ 2kcosωT ) cosωt・・・(4
)この出力信号A(ω゛°)の振幅の周波数特性GA(
ω)は、したがって、次式(5)で与えら4れる。
GA(ω) −201o(1(1+2kc6sωt )
−(5)しかしながら、遅延特性τ、(ω)は平坦であ
る。
この振幅特性GA (ω)の係数kに対する変化時17
− 性は、第9図に示される。係数kを大きくすれば振幅は
矢印の方向に変化する。すなわち、第8図賞m例におい
て、可変係数荷膜回路10の係数訛を変化させることに
よって、遅延量の変化なしに振幅のみが変化する可変振
幅等化器VAEが得られる。
第10図は可変係数荷膳回路の一例を示す回路図である
。可変係数萄重回路10は2臆平衡ミキサDBMとそれ
に制御電圧を与えるための電圧発生器VGを含む。2−
平衡ミキサDBMは入力端子LOと出力端子R,Fと制
御端子IFを含む。そして、2重平衡ミキサDBMは入
力端子LOに接続されたトランスと出力端子RFに接続
されたトランスを有し、2つのトランスの間に4つのダ
イオードD1ないしD4がブリッジ構成で接続されてい
る。制御電圧発生器VGは、可変抵抗11VRとそのベ
ースに可変抵抗IVRからの電圧を受けるトランジスタ
Q1とを含む。トランジスタQ1および可変抵抗11V
Rの一層は電■+Vに接続され、トランジスタQ1のエ
ミッタと可表抵抗器V18− Rの他端は電源−■に接続される。そして、可変抵抗1
1VRの抵抗値を変化させることによって、トランジス
タQ1のエミッタから−JIll端子IFに向かって制
御電流1cが流れる。211平衡ミキサDBMの入力端
子LOにたとえば加算−8からの出力信号を与え、出力
端子RFが加算器11の入力に接続される。
次に、第11図を参照して、この第10図に示す可変係
数荷重回路の動作について説明する。可変抵抗器VRを
調整することによって、トランジスタQ1のエミッタ電
圧Veが+Veから−V6まで設定できる。この電圧v
eにより、端子夏Fを通って2重平衡ミキサDBMに制
御電流(Cが流れ、この電流IOの方向は電圧veの極
性による。そして、電圧Veが十のとき、ダイオードD
1およびD3が導通し、ダイオードD2J5よびD4は
カットオフされる。逆に、電圧V6が−のときダイオー
ドD2およびD4が導通され、ダイオードD1およびD
3がカットオフされる。電圧VeがOvのときには、す
べてのダイオードD1な−いしD4がカットオフされる
。したがって、電圧V6が十の−1と−の範囲とでは、
信号の極性が反転され、出力端子RFから出力される。
また、ダイオード01ないしD4の抵抗値は、電流IC
により変化するため、第1111に示すように、電圧V
eの変化に応じて出力電圧の振幅が変化する。
このようにして、第10図に示す可変係数荷重回路は、
そこを通る信号の振幅を変化させるとともに、極性を反
転させる、ということが理解されよう。
第12図はこの発明の一実施例としての可変遅延等化−
の−例を示す回路図である。この可変遅延等化11VD
Eは、入力端子102′と出力端子102を含み、入力
端子102′はたとえば第8図の出力端子101′に接
続される。そして、出力端子102は5、たとえば送信
器TRまたはamllDEM (第1図)に接続される
。入力端子102−は分配−7に接続され、したがって
入力信号はこの分配−7によって必要な数の信号(ここ
では5つ)の信号に分配される。この5つの信号のうち
の2つは遅延回路12に与えられ、他の2つは補正回路
13に与えられる。残余の1つは、遅延量2丁を有する
遅延線301を通して加算8121に与えられる。遅延
量vs12に与えられる2つの信号は、それぞれ、遅延
量3丁および王を有する遅延線302および303によ
って、主信@回路すなわち遅延線301の絶対遅延量(
ここでは2T)を基準としてTだけ進みの信号およびT
だけ遅れの信号になるように、遅延される。遅延線30
2からの出力信号は、主信号に対して時間T遅れの信号
であり、遅延11303からの出力信号は時flT進み
の信号である。この遅延線303からの出力信号は公知
の極性反転1)14を通して、遅延線302からの出力
信号とともに加算器15に与えられる。したがって、遅
延回路12においては、主信号の絶対遅延量を基準とし
て所定時−T進みの信号および遅れの信号が、同じレベ
ルでかつ興なる極性で合成され、その出力信号は加算1
19に与えられる。他方、分配器7からの補正回路13
への2つの信号の一方はそのままでかつ21− 他方は遅延量4丁を有する遅延線304を介して、加算
器16に与えられる。したがって、この補正回路13で
は、主信号の絶対遅延量を基準として第2の所定時11
27進みの信号と遅れの信号が、陶じレベルで、加算!
116によつて、合成される。
加算器16からの出力信号は、公知の固定減衰器17を
通して、可変係数荷重回路18に与えられる。可変係数
荷11回路18は、係数監を有し、この回路18からの
出力信号は、加算1119に与えられる。したがって、
この加算1119では、遅延回路12からの出力信号と
補正回路13からの出力信号とを合成して、その合成さ
れた出力を可変係数荷重回路20を通して最終段の加算
1121に与える。可変係数荷重回路20は、先の可変
係数荷重回路−18と連動する。具体的には、これら可
変係数荷重回路18および20は、先の第1σ図に示す
ような2重平衡ミキサを用い、電圧発生器VG(第10
図)からの同じ電圧yeによって制御される。したがっ
て、この実施例では、可変抵抗11VR(第10図)の
抵抗値を変化させるだけ22− で、2つの係数荷重回路18および20の係数見を連動
的に変化ξせることができる。
ここで、振幅補正回路13は、先の第8図に示す可変振
幅等化11VAEと同様であり、可変係数荷重回路18
の係数監を表化させることによって、遅延量の変化なし
に振幅のみが表化する。この補正回路13による振幅変
化の繰り返し周期&t1/Tである。一方遅延回路12
における振幅表化の繰り返し周期は1/2丁である。そ
こで、この第12図実施例では、補正回路13の振幅特
性の繰り返し周期を1./2として遅延回路12におけ
るそれと同じにし、それによってこの補正回路13から
の出力信号で遅延回路12に、おける振幅変化を相殺す
ることによって、結果的に振幅変化をなくすか極めて小
さくするようにしている。
可変係数荷重回路18および20ならびに固定減衰器1
7以外では信号の減衰はなく、各遅延線以外では峙一連
れがないとし1.可変係数荷重回路20の係数を庭とし
、固定域1!1117と可変係数荷重回路18および2
0を含む係数をkとすると、出力端子102に得られる
信号C(ω)は次式4式% ) ) ) ) ) (6) したがって、この出力信号C(ω)の振幅特性Gc(ω
)は、次式(7)で与えられる。
・・・(7) 可変係数荷重回路18および2oは相互に連動されかつ
同じ係l!庭を、、有する。固定減衰器17では減衰量
6dBすなわち係数0.5を有するとすれば、全体の係
数には次式(8)で与えられる。
k−0,5xJlxl−112/2     −(83
上記式(8)を(7)に代入すると、ルート記号内の第
2項がOとなり、したがって上記式(7)は次式(9)
式で与えられる。
Gc(a+)= ・・・(9) 上記式(9)ど先の式(2)とを比べると、振幅の周波
数に対して変化する項は、式(2)では2Jl’coB
2ω丁であるのに対し、式(9)では1’cos”ωT
となり、係数寵く1の範囲で、非常に小さくなっている
ことがわかる。他方、このときの遅延特性τC(ω)は
次式(10)で与えられる。
τC(ω) =−2TILX (l sin 2ωT−sin ωT
+(1”+1)cosωT  /(i+2FL2+見牟
cos  ’  2ω1)) ・・・(10) この振幅特性Gc(ω)と遅延特性τC(ω)の25− 係数庭に対する変化特性が第13図に示される。
第13図(A)が振幅特性を示し、第13図(8)が遅
延特性を示す。この第131かられかるように、第12
図の′2つの可変係数荷重回路18および20の係数り
を大きくすれば、振幅および遅延量はそれぞれ矢印の方
向に変化する。そして、このl1i3図から、係数監を
変化させることによって遅延−を変えることができるが
、他方振幅表化は係数りにかかわらずほとんどない、と
いうことがわかる。
なお、仮定として可変係数荷重回路と固定減衰器以外で
は信号の減衰はないものとしたが、上記式く12)は、
絶対的な減衰量には関係なく成立する。時間遅れについ
ても同様である。
第13図のグラフは、係数L〉0の場合の振幅変化およ
び遅延量変化を示す。係数庭く0の範囲では、上記式(
10)の符号が反転し、遅延量の進みおよび連れが基準
に対して反対となる。しかしながら、上記式(10)は
係数寵〈0となっても、係1RfLの絶対値が等しいな
ら、同じ値となり、26− 反転しない。すなわち、係数庭が十から−まで変化する
と、遅延量は第141!IIに示すように反転して変化
するが、振”幅は第13図(A)の変化を繰り返すだけ
である。このようにして、第12図実施例が振幅変化な
しに遅延量のみを変化させることができる、ということ
が理解されよう。したがって、このような可変遅延等化
量VDEがTDMA通信システムの可変等化量として利
用されれば、群遅延歪によるBERの劣化分のみを独立
して等化することができるので、従来のもののように振
幅と遅延量が一緒に変化してしまう場合に比べて、最適
点を捜し出すための操作が極めて−単に行なえる。また
、このような可変遅延等化量と可変振幅等化量とを利用
することによって、量幅歪と遅延歪のそれぞれに対する
等化量が確実に把擲でき、したがって膨大なシミュレー
ションなしでも、再現可能なデータが得られる。
第15図はこの発明の他の実施例を示す回路図である。
この第15rIJは、第12図実施例に比べて、可変係
数荷重回路20が挿入される位置が変えられていて、そ
れに応じて可変係数荷重回路18−の係数が変えられて
いる。すなわち、第12図実施例では可変係数荷重回路
20を加算器19の接設に接続したが、一方の可変係数
荷重回路18′の係数を、2乗倍してfL2とするなら
ば、この第15図に示すように、可変係数荷重回路20
を加算1115と19との簡に配置することができる。
原理的には、補正回路13からの出力信号の振幅を遅延
回路12からの出力信号の振幅に対して2乗倍すなわち
デシベル換算で2倍減衰させるように、2つの可変係数
荷重回路を連動させればよいのである。
第16図はこの発明の他の実施例を示す回路図である。
この第15図実施例は、信号導出手段として、第4図に
示す従来の分岐回路と遅延線との組合わせを用いたこと
を除いて、第12図実施例と同様である。
第17図はこの発明の他の実施例を示す回路図である。
この第12図実施MflIは、遅延回路および補正回路
にそれぞれ複数組の信号経路を持つように構成したもの
である。すなわち、遅延回路12′の加算器15および
15′が補正回路13−の加算器16および16′にそ
れぞれ対応するように組合わされている。加算1115
−の出力信号は固定減衰器22によって減衰され、加算
1116”からの出力信′号は固定減衰1122′で減
衰される。
固定減衰1122および22′は、それぞれ係数−およ
び12を有する。そして、加算1115および16の組
合わせによる可変遅延量と興なる遅延量を必要とすると
き、このように係数−およびI2を設定することにより
、加111115=を通る信号の振幅変化が加算器16
′を通る信号の振幅変化によって相殺され、結果的に出
力端子102に得られる信号は可変係数荷重回路18お
よび20の係数庭を連動的に変化させることによって遅
延量のみを変化されることができる。
なお、上述の実施例においては、可変荷重係数回路の一
例として2重平衡ミキサを用いた。しかしながら、この
ような可変係数荷重回路は、それ以外の回路構成によっ
ても達成され得ることは当29− 業者にとって容易に理解されよう。
また、第7Ill賞論例では、等化11EQLとしてそ
れぞれ1段ずつの可変振幅等化11VAEtaよび可変
遅延等化器VDEを縦続接続したが、それでれ複数の可
変振幅等化器と可変遅延等化器とを縦続接続すれば、高
次成分の等化が可能である。
さらに、第12図、第15図、第16図および第17図
実施例において、極性反転器14.14′は、180’
移相器が用いられた。しかしながら、このような極性反
転器は、90°移相器の組合わせを利用することもでき
る。たとえば第12図実施例において、遅延線303の
前俵に906移相器を配置しても、同じ結果が得られる
。IIはたとえば第12図実施例において加算器15に
与えられる2つの信号が結果的に極性が興なるようにさ
れていればよいのである。
同様に、可表係数萄膳1路18(または18′)および
20も、極性反転を含むことなく、別の極性反転−が用
いられてもよい。また、これら回路18 (18′)お
よび20は、遅延a諮12から30− の出力信号と補正回路13からの出力信号のそれぞれの
振幅が結果的に一定比率になるように連動されればよく
、その挿入位置や係数は、そのような要求を満たす限り
、任意に選択されればよい。
たとえば第12図実施例において遅延回路12および補
正回路13に与えられるそれぞれの信号経路に所定の係
数を有する可変係数荷重回路を相互に連動可能なように
配置してもよい。
また、可変遅延等化量が利用される一例として、TDM
A通信システムについて説明したが、必要に応じて、F
DA通信システムなどについても利用できることは、い
うまでもない。
以上のように、この発明によれば、振幅の周波数特性の
変動なしに遅延量の周波数特性のみを可変できる、可変
遅延等化器が待られる。また、複数の可変係数荷重回路
を連動させるようにすれば、そのような遅延量の調整が
容易である。また、夾□ 施例のように、同じ可変係数荷重回路を連動させるよう
にすれば、非常に単純な回路構成でしかも1度の高い可
変遅延等化器がより安価に得られる。
【図面の簡単な説明】
第1図はこの発明の背景となるTDMA通信システムの
概念を示す。第2図は通信衛星に含まれる^出力増幅器
の特性を示すグラフである。第3図はTDMA通信シス
テムに用いられる等化量の一例を示すブロック図である
。第4図は従来の可変等化量の一例を示す回路図である
。第5図は可変等化器の他の例を示す回路図である。第
6図は第5図の例の振幅および遅延量のそれぞれの周波
数特性を示すグラフである。 第71i!IIはこの発明の一実施例としてのTDMA
通信システムに用いられる等化量の一例を示すブロック
図である。第8図は可変振幅等化器の一例を示す回路図
である。第9図は第8図実施例の振幅の周波数特性を示
すグラフである。第10図は可変係数荷重回路の一例を
示す回路図であ°る。第11図は第10!ll寅施例の
動作を説明するグラフである。第1211は可変遅延等
化−の一例を示す回路図である。第13図は第12al
l実施例の振幅および遅延量のそれぞれの周波数特性を
示すグラフである。第14図は遅延量の周波数特性を示
す別のグラフである。第15図は可変遅延等化器の他の
例を示す回路図である。第1611は可変遅延等化器の
さらに他の例を示す回路図である。第17図は可変遅延
等化器のその他の例を示す回路図である。 図において、EQLは等化量、VAEは可変振幅等化器
、■DEは可変遅延等化器、101は入力端子、102
は出力端子、3,31,301ないし304および31
1ないし318は遅延線、14.14−は極性反転器、
15.15−.16゜16”、19.21.24.25
は加算器、18゜18=、20は可変係数荷重回路を示
す。 代理人 葛 野 信 −(外1名) 33− 笑2図 入力しべ1し 第5図 第6図 第8図 部9図 第10図 第11図 第17(!1 手続補正書 (1尭) 特許庁長官殿 1、 .1(イ’L (7)表示     特願昭 5
6−178852 号事件との関係   特許出願人 5、補正の対象 明細書の特許請求の範囲の−および発明の詳細な説明の
―ならびに図面 6、補正の内容 (1) 特許請求の範囲を別紙のとおり。 (2) 明細書第23頁第3行ないし第15行を下記の
文章に訂正する。 記 ここで、主信号回路と振幅補正回路13は、先の第8図
に示す可変振幅等化!IVAEと同様であり、遅延回路
12がないと仮定すると、可変計数荷重回路18の係数
史を変化させることによって、遅延量の変化なしに振幅
のみが変化する。この補正回路13による振幅変化の繰
り返し周期は1/2Tである。一方、主信号回路と遅延
回路12における補正回路13がないと仮定しての振幅
変化の繰り返し周期は1/2Tである。この第12図実
施例では、補正回路13の振−特性の繰り返し周期と遅
延回路12におけるそれとを同じにし、それによってこ
の補正回路13からの出力信号で遅延回路12における
振幅変化を相殺することによって、結果的に振幅変化を
極めて小さくするようにしている。 く3) 明細書第30頁第2行ないし第6行を削除する
。 (4) 明細−第30貫第9行ないし第16行の[しか
しながら、・・・・・・得られる。]を下記の文章に訂
正する。 記 しかしながら、このような極性反転器は、1800合成
−や90°分配器9合成器を利用することもできる。た
とえば第12図実施例において、加算器15に1806
合成器を配置したり加算器15と分配器7の遅延回路に
信号を送る部分に906分配器1合IRIlを配置して
も同じ結果が得られる。 (5) 明細書第31頁第11行のrFDA通信システ
ム」をrFDM通信システム」に訂正する。 (6) 第6図、第911.第13図および第14図を
別紙のとおり訂正する。 以  上 4− 2、特許請求の範囲 (1) 信号入力部、および 前記信号入力部からの入力信号を分配し遅延して、少な
くとも、主信号および第1.第2.第3ならびに第4信
号を導出するための信号導出手段を含み、 前記第1および第2信号は、それぞれ、前記主信号の絶
対遅延量を基準として、第1の所定時間進みの信号およ
び遅れの信号であり、 前記13および14信号は、それぞれ、前記主信号の絶
対遅延量を基準として、第2の所定時間進みの信号およ
び遅れの信号であり、 前記第1および第2信号を結果的に相互に極性が興なる
ようにするための第1の極性反転手段、極性が興なるか
つ同じレベルの前記第1および第2信号を合成するため
の第1の合成手段、同じレベルの前記第3および第4信
号を合成して振幅補正信号を出力する補正信号作成手段
、前記第1の合成手段からの出力信号と前記補正信号作
成手段からの出力信号とを、結果的に常に5− 所定振幅比になるように、変化させるための振幅変化手
段、 前記第1の合成手段からの出力信IL結果的に−の 力
  に べて極 が  するようにするための第2の極
性反転手段、および 極性が興なるかつ所定振幅比の前記第1の合成手段から
の出力信号および前記補正信号作成手段からの出力信号
を前記主信号とともに合成するための第2の合成手段を
備える、可変遅延等化器。 (2) 前記補正信号作成手段は、 同じレベルの前記第3および第4信号を合成するための
加算器手段、および 前記加算器手段からの出力信号を一定量減資させるため
の固定減衰器手段を含む、特許請求の範囲第1項記載の
可変遅延等化器。 (3) 前記第2の所定時間は前記第1の所定時間の2
倍に選ばれている、特許請求の範囲第1項または第2項
記載の可変遅延等化器。 (4) 前記振幅変化手段は前記補正信号作成手段から
の出力信号の振幅を、結果的に前記第1の合−成子段か
らの出力信号の振幅の2乗倍(デシベル換算で2倍)減
衰させるための振幅調整手段を含む、特許請求の範囲第
3項記載の可変遅延等化器。 (5) 前記振幅調整手段は前記第1の合成手段からの
出力信号の振幅に影響を与える信号の経路および前記補
正信号作成手段からの出力信号の振幅に影響を与える信
号の経路にそれぞれ介挿されるかつ相互に連動する少な
くとも2つの可変係数荷重回路を含む、特許請求のam
第4項記載の可変遷延等化器。 (6) 前記第2の合成手段は 前記第1の合成手段からの出力信号と前記補正信号作成
手段からの出力信号を合成するための第1の加算器、お
よび 前記主信号と前記第1の加算器からの出力信号とを合成
するための第2の加算器を含む、特許請求の範囲第5項
記載の可変遷延等化器。 (7) 前記振幅調整手段は 前記補正信号作成手段と前記第1の加算器との閤に介挿
される第1の可変係数荷重回路、および 前記第1の加算器と前記第2の加算器との関に介挿され
るかつ前記第1の可変係数荷重回路と連動する第2の可
変係数荷重回路を含む、特許請求の範囲第6項記載の可
変遅延等化器。 (8) 前記第2の極性反転手段は前1112の可変係
数荷重回路に含まれる、特許請求の範囲第7項記載の可
変遅延等化器。 (9) 前記振幅調整手段は 前記第1の1合成手段と前記第1の加算器との間に介挿
される第1の可変係数荷重回路、および前記補正信号作
成手段と前記第1の加御器との間に介挿されるかつ前記
第1のり変係数荷重口路と連動するかつ前記第1の可変
係数荷重回路の係数の2  −ジベル  で2  の係
数を有する第2の可変係数荷重回路を含む、特許請求の
範囲第6項記載の可変遅延等化器。 (10) 前記第2の極性反転手段は前記第1および第
2の可変係数荷重回路に含まれる、特許8− 請求の範囲第9項記載の可変遅延等化器。 (11) 前記振幅調整手段は前記第1ないし第4信号
のそれぞれの経路に介挿されるかつ相互に連動する複数
の可変係数荷重回路を含む、特許請求の範囲第6項記載
の可変遅延等化器。 (12) 前記信号導出手段は 前記信号入力部からの入力信号を少なくとも前記5つの
信号に分配するための分配回路、および 前記分配回路からの各信号経路に介挿される必要な遅延
回路を含む、特許請求の範囲第1項記載の可変遷延等化
器。 (13) 前記第1の極性反転手段は前記第1の信号の
経路および前記第2の信号の経路のいずれか一方におい
て、前記必要な遅延回路と前記第1の合成手段との闇に
介挿される、特許請求の範囲第12項記載の可変遷延等
化器。 (14) 前記第1の極性反転手段は前記第1の信号の
経路および前記第2の信号の経路のいずれか一方におい
て、前記必要な遅延回路と前記分−〇− 配回路との闇に介挿される、特許請求の範囲第1211
戟の可変遅延等化量。 (15) 前記信号導出手段は 前記信号入力部からの入力信号を受けるかつ縦統的に接
続される複数の分岐回路、および前記各分岐回路間に介
挿される遅延回路を含む、特許請求の範囲第1項記載の
可変遅延等化器。 (16) 前記第1の極性反転手段は前記第1の信号を
取出すための分岐回路および前記第2の信号を取出すた
めの分岐回路のいずれか一方と前記w41の合成手段と
の間に介挿される、特許請求のI/lAl1第15項記
載の可変遅延等化器。 (17) 前記第1の合成手段および前記補正信り作成
手段は、それぞれ複数組設置ノられている、特許請求の
範囲第1墳記載の可変遅延等化器。 10− 第6V ( 埠9図                  (葵13
図 棹14図 ”        4’T        7    
1KI* 儒k(ca>ン4T      27

Claims (1)

  1. 【特許請求の範囲】 (1) 信号入力部、および 前記信号入力部からの入力信号を分配し遅延して、少な
    くとも、主信号および第1.第2.第3ならびに第4信
    号を導出するための信号導出手段を含み、 前記第1および第2信号は、それぞれ、前記主信号の絶
    対遅延−を基準として、第1の所定時闇進みの信号およ
    び遅れの信号であり、 前記第3および第4信号は、それぞれ、前記主信号の絶
    対遅延量を基準として、第2の所定時(資)進みの信号
    および遅れの信号であり、 前記第1および第2信号を結果的に相互に極性が興なる
    ようにするための第1の極性反転手段、極性が興なるか
    つ同じレベルの前記第1および第2信号を合成するため
    の第1の合成手段、同じレベルの前記第3および第4信
    号を合成して振幅補正信号を出力する補正信号作成手段
    、前記第1の合成手段からの出力信号と前記補正信号作
    成手段からの出力信号とを、結果的に常に所定振幅比に
    なるように、変化させるための振幅変化手段、 前記第1の合成手段からの出力信号および前記補正信号
    作成手段からの出力信号を結果的に相互に極性が興なる
    ようにするための第2の極性反転手段、および 極性が興なるかつ所定振幅比の前記第1の合成手段から
    の出力信号および前記補正信号作成手段からの出力信号
    を前記主信号とともに合成するための第2の合成手段を
    備える、可変遷延等化器。 (2) 前記補正信号作成手段は、 同じレベルの前記第3および第4信号を合成するための
    加算一手段、および 前記加算器手段からの出力信、号を一定量減衰さ、せる
    ための固定減衰器手段を含む、特許請求の一一第1項記
    載の可変遷延等化量。 (3) 前記第2の所定時−は前記第1の所定時間の2
    倍に選ばれている、特許請求の範囲第1項または第2項
    記載の可変遅延等止器。 (4) 前記振幅変化手段は前記補正信号作成手段から
    の出力信号の振幅を、結果的に前記第1の合成手段から
    の出力信号の!fKIIaの2乗1(デシベル換算で2
    倍)減衰させるための振幅調整手段を含む、特許請求の
    範囲第3項記載の可変遅延等化器。 (5) 前記振幅調整手段は前記第1の合成手段からの
    出力信号の振幅に影響を与える信号の経路および前記補
    正信号作成手段からの出力信号の振幅に影響を与える信
    号の経路にそれぞれ介挿されるかつ相互に連動する少な
    くとも2つの可変係数荷重回路を含む、特許請求の11
    !!1第4項記載の可変遅延等化器。 (6) 前記第2の合成手段は 前記第1の合成手段からの出力信号と前記補正信号作成
    手段からの出力信号を合成するための第1の加算器、お
    よび 前記主信号と前記第1の加算−からの出力信号とを合成
    するための第2の加算器を含む、特許請求の範囲第5項
    記載の可変遅延等化器。 (7) 前記振幅調整手段は 前記補正信号作成手段と前記第1の加算器との関に介挿
    される第1の可変係数荷1回路、および 前記第1の加算器と前記第2の加算器との間に介挿され
    るかつ前記第1の可変係数荷重回路と連動する第2の可
    変係数荷重回路を含む、特許請求の範1第6項記載の可
    変遅延等化■。 (8) 前記第2の極性反転手段は前記第1および第2
    の可変係数荷重回路に含まれる、特許請求の範囲第7項
    記載の可変遅延等化器。 (9) 前記振幅調整手段は 前記*iの合成手段と前記第1の加算器との−に介挿さ
    れる第1の可変係数荷11回路、および前記補正信号作
    成手段と前記第1の加算器との間に介挿されるかつ前記
    第1の可変係数荷重回路と連動するかつ前記第1の可変
    係数荷重回路の係数の所定倍の係数を有する第2の可変
    係数荷重回路を含む、特許請求の範囲第6項記載の可変
    遅延等化器。 (10) 前記第2の極性反転手段は前記第1および第
    2の可変係数荷重回路に含まれる、特許請求の範囲第9
    項記載の可変遅延等化器。 (11) 前記振幅sg*手段は前記第1ないし第4信
    号のそれぞれの経路に介挿されるかつ相互に連動する複
    数の可変係数荷重回路を含む、特許請求の範囲第6項記
    載の可変遅延等化−0(12) 前記信号導出手段は 前記信号入力部からの入力信号を少なくとも前記5つの
    信号に分配するための分配回路、および 前記分配回路からの各信号経路に介挿される必要な遅延
    回路を含む、特許請求の範囲第1項記載の可変遅延等化
    器。 (13) 前記第1の極性反転手段は前記第1の信号の
    経路および前記第2の信号の経路のいずれか一方におい
    て、前記必要な遅延回路と前記第1の合成手段との藺に
    介挿される、特許請求の一5− 1第12項記載の可変遅延等化l。 (14) 前記第1の極性反転手段は前記第1のI!号
    の経路および前記第2の信号の経路のいずれか一方にお
    いて、前記必要な遅延回路と前記分配回路との藺に介挿
    される、特許請求の範囲第12項または第13項記載の
    可変遅延等化器。 (15) 前記(l@導出手段は 前記信号入り部からの入力信号を受けるかつl統的に接
    続される複数の分岐回路、および前記各分岐回路−に介
    挿される遅延回路を含む、特許請求の範囲第1項記載の
    可変遅延等化器。 (16) 前記第1の極性反転手段は前記第1の信りを
    取出すための分岐回路および前記第2の信号を取出すた
    めの分岐asiのいずれか一方と前記第1の合成手段と
    の閤に介挿される、特許請求のIII第15項記載の可
    変遵・延等化量。 (17) 前記1111の合成手段および前記補正信号
    作成手段は、それぞれ複数組設けられている、特許請求
    の範囲第1項記載の可変遅延等化器。
JP17855281A 1981-11-05 1981-11-05 可変遅延等化器 Granted JPS5879322A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP17855281A JPS5879322A (ja) 1981-11-05 1981-11-05 可変遅延等化器
US06/418,164 US4491808A (en) 1981-11-05 1982-09-14 Equalizer circuit for use in communication unit
EP82305871A EP0079204B1 (en) 1981-11-05 1982-11-04 Equalizer circuit for use in communication unit
DE8282305871T DE3275341D1 (en) 1981-11-05 1982-11-04 Equalizer circuit for use in communication unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17855281A JPS5879322A (ja) 1981-11-05 1981-11-05 可変遅延等化器

Publications (2)

Publication Number Publication Date
JPS5879322A true JPS5879322A (ja) 1983-05-13
JPS6349929B2 JPS6349929B2 (ja) 1988-10-06

Family

ID=16050472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17855281A Granted JPS5879322A (ja) 1981-11-05 1981-11-05 可変遅延等化器

Country Status (1)

Country Link
JP (1) JPS5879322A (ja)

Also Published As

Publication number Publication date
JPS6349929B2 (ja) 1988-10-06

Similar Documents

Publication Publication Date Title
US9479198B2 (en) Analog compensation circuit and method
CA1113546A (en) Space diversity receiver with combined step and continuous phase control
US4679248A (en) Test equipment for simulating multipath interference
US4605902A (en) Hybrid junction signal combiner
GB2199468A (en) Techniques for cross-polarization cancellation in a space diversity radio system
US2776410A (en) Means for and method of compensating signal distortion
EP1186124B1 (en) Apparatus for testing mobile phones
EP0079204B1 (en) Equalizer circuit for use in communication unit
US20070279278A1 (en) Method and apparatus for equalizing broadband chirped signal
US4586153A (en) Serial cross-correlators
US4013960A (en) Quadraphase modulator
US3480867A (en) Adaptive receiver system for minimizing path intermodulation noise
US4266201A (en) Method and apparatus using first and second parallel channels, one of which includes an inverter, for producing an electrical signal with an improved on/off ratio
JPS5879322A (ja) 可変遅延等化器
US5506549A (en) Cable equalizer
CN108881086B (zh) 调制信号的电路,调制信号的方法
US3555447A (en) Signal reflector and circulator networks for synchronizing and combining the outputs of a plurality of oscillators
KR970009402B1 (ko) 광학 rf 진폭 등화를 위한 방법 및 장치
US2629782A (en) Reduction of phase distortion
JPS6226211B2 (ja)
US4095185A (en) Electrical energy transmission network
US2853686A (en) Electric equalizing networks
JP2007506394A (ja) 無線周波システムにおける遅延の電気的調整方法及び電気的調整装置
JPS62136133A (ja) 自動トランスバ−サルフイルタ
US2579285A (en) Transmission line distortion corrector