JPS5866572A - Phase control gate pulse generating circuit for thyristor converter - Google Patents

Phase control gate pulse generating circuit for thyristor converter

Info

Publication number
JPS5866572A
JPS5866572A JP16269481A JP16269481A JPS5866572A JP S5866572 A JPS5866572 A JP S5866572A JP 16269481 A JP16269481 A JP 16269481A JP 16269481 A JP16269481 A JP 16269481A JP S5866572 A JPS5866572 A JP S5866572A
Authority
JP
Japan
Prior art keywords
gate pulse
circuit
overcurrent
counter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16269481A
Other languages
Japanese (ja)
Inventor
Yasuhiro Mishiro
康広 三代
Makoto Tachikawa
真 立川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Engineering Co Ltd
Hitachi Ltd
Original Assignee
Hitachi Engineering Co Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Engineering Co Ltd, Hitachi Ltd filed Critical Hitachi Engineering Co Ltd
Priority to JP16269481A priority Critical patent/JPS5866572A/en
Publication of JPS5866572A publication Critical patent/JPS5866572A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/08Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/084Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters using a control circuit common to several phases of a multi-phase system

Abstract

PURPOSE:To accurately control a pulse shift by enabling to instantaneously shift a gate pulse at the time of generating an overcurrent of a thyristor converter. CONSTITUTION:When an overcurrent is generated in a normal operation state, an overcurrent state input signal 202 is inputted to a control angle alpha setting circuit 20. Then, the circuit 20 feeds an overcurrent state signal to a signal switching circuit 24, thereby instantaneously switching the output signal 201 of a gate pulse generating circuit 8 to a signal 200. Accordingly, an overcurrent counter 21 has already started counting, but continues as it is, and returns to 0 after the prescribed time, at which it outputs a gate pulse 107 to a thyristor 11. Consequently, since the gate pulse shift can be instantaneously performed, the gate pulse shift is not delayed by half period.

Description

【発明の詳細な説明】 本発明はサイリスタ変換装置の位相制御ケートパルス発
生回路に係り、特に、ゲートパルスを瞬時にシフトでき
るようにしてサイリスタ変換装置を過電流から保護する
に好適々サイリスタ変換装置の位相制御ゲートパルス発
生回路に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a phase-controlled gate pulse generation circuit for a thyristor conversion device, and particularly to a gate pulse generation circuit for a thyristor conversion device suitable for instantaneously shifting gate pulses to protect the thyristor conversion device from overcurrent. The present invention relates to a phase control gate pulse generation circuit.

従来のこの種のサイリスタ変換装置の位相制御ゲートパ
ルス発生回路は、第1図に示すように構成されている。
A conventional phase control gate pulse generation circuit of this type of thyristor conversion device is constructed as shown in FIG.

第1図に示すブロック図において、符号1〜3はレベル
変換回路、4は同期化回路、5〜7はカウンタ、8〜1
0はゲート発生回路、11はゲートパルス分配回路、1
2は3相ザイリスタブリツジ、13は負荷、14は制御
角α設定回路である。
In the block diagram shown in FIG. 1, symbols 1 to 3 are level conversion circuits, 4 is a synchronization circuit, 5 to 7 are counters, and 8 to 1
0 is a gate generation circuit, 11 is a gate pulse distribution circuit, 1
2 is a three-phase Xyrister bridge, 13 is a load, and 14 is a control angle α setting circuit.

サイリスタ変換装置の3相サイリスタブリツジ12に接
続される電源(図示せず)の電圧100に同期をとるだ
め、電圧100はレベル変換回路1でディジタル信号1
01に変換され同期化回路4に供給される。同期化回路
4では、前記電源電圧100に同期したカウントスター
ト信号102を形成してカウンタ5に供給する。カウン
タ5は、前記カウントスタート信号102によりカウン
トを開始し、制御角α設定回路14からの制御角α設定
値となったときにカウントを停止する。このカウンタ5
の出力信号は、信号104として出力される。まだ、制
御角α設定回路14は、制御角α信号103を入力する
ことによりサイリスタ変換装置のサイリスタブリッジ1
2に接続された負荷13の状態に応じて制御角αを設定
できるようになっている。特に制御角α設定回路14は
、制御角α信号103により平常時は制御角α、を出力
し、また過電流状態を検出したときには制御角α2を出
力してゲートパルス7フトを行なわせるようになってい
る。
In order to synchronize with the voltage 100 of a power supply (not shown) connected to the three-phase thyristor bridge 12 of the thyristor conversion device, the voltage 100 is converted into a digital signal 1 by the level conversion circuit 1.
01 and supplied to the synchronization circuit 4. The synchronization circuit 4 forms a count start signal 102 synchronized with the power supply voltage 100 and supplies it to the counter 5. The counter 5 starts counting in response to the count start signal 102, and stops counting when the control angle α setting value from the control angle α setting circuit 14 is reached. This counter 5
The output signal of is output as signal 104. Still, the control angle α setting circuit 14 controls the thyristor bridge 1 of the thyristor conversion device by inputting the control angle α signal 103.
The control angle α can be set according to the state of the load 13 connected to the motor 2. In particular, the control angle α setting circuit 14 outputs the control angle α in normal times according to the control angle α signal 103, and outputs the control angle α2 when an overcurrent condition is detected to perform the gate pulse 7-ft. It has become.

一方、カウンタ5のカウント結果信号104はゲートパ
ルス発生回路8に入力されるようになっており、ケート
パルス発生回路8はこのカウント結果信号104に基づ
いてゲートパルス105を発生し、このゲートパルス5
をゲートパルス分配回路11を介してサイリスタ変換装
置のサイリスタブリッジ12に供給するようになってい
る。
On the other hand, the count result signal 104 of the counter 5 is input to the gate pulse generation circuit 8, and the gate pulse generation circuit 8 generates the gate pulse 105 based on this count result signal 104.
is supplied to a thyristor bridge 12 of a thyristor conversion device via a gate pulse distribution circuit 11.

このように構成された位相制御ケートパルス発生回路の
動作を第2図に示すタイムチャートに基づいて説明する
。第2図において、横軸には時間が示され、各縦軸には
、これに伺された符号と同一の符号を有する第1図の部
分の信号が示されている。第2図のタイムチャートのよ
うに、時間t2で信号状態信号103が立ち上りゲート
パルスシフトを行なう制御角α2が設定されても、カウ
ンタ5はすでに時間t1でカウントを開始しているため
、時間13でゲートパルスが出力されてしまい、パルス
シフトは半周期間遅れてし丑つという欠点があった。
The operation of the phase-controlled gate pulse generation circuit configured as described above will be explained based on the time chart shown in FIG. In FIG. 2, the horizontal axis represents time, and each vertical axis represents the signal of the portion of FIG. 1 having the same symbol as that shown therein. As shown in the time chart of FIG. 2, even if the signal state signal 103 rises at time t2 and the control angle α2 for performing the gate pulse shift is set, the counter 5 has already started counting at time t1. The disadvantage is that the gate pulse is output in the process, and the pulse shift is delayed by half a cycle.

本発明の目的は、サイリスク変換装置の過電流発生時に
半周期間遅れることなく瞬時にケートパルスシフトを可
能にすることにより、信頼性が高く、安価なサイリスク
変換装置の位相制御ゲートパルス発生回路を提供するに
ある。
An object of the present invention is to provide a highly reliable and inexpensive phase control gate pulse generation circuit for a Cyrisk conversion device by enabling instantaneous gate pulse shift without a half-cycle delay when an overcurrent occurs in the Cyrisk conversion device. There is something to do.

本発明は、」−記目的を達成するために、カウンタを電
源電圧に同期して動作する制御角α用カウンタト渦電流
用カウンタとの二つから構成し、通常は制御角α用カウ
ンタを使用し、過電流発生時には過電流用カウンタへ切
替えゲートパルスをシフトするようにしたものである。
In order to achieve the above object, the present invention consists of two counters: a control angle α counter and an eddy current counter that operate in synchronization with the power supply voltage, and the control angle α counter is usually used. However, when an overcurrent occurs, the switching gate pulse is shifted to the overcurrent counter.

以下、本発明の一実施例を図面に基づいて詳細に説明す
る。
Hereinafter, one embodiment of the present invention will be described in detail based on the drawings.

第3図は、本発明の一実施例を示すブロック図である。FIG. 3 is a block diagram showing one embodiment of the present invention.

この図に示すように本実施例は、電源電圧をディジタル
信号に変換するレベル変換回路1〜3、電源電圧と同期
をとるだめの同期化回路4、各相毎に2回路を有するカ
ウンタ5〜7.21〜23、信号切替回路24〜26、
ケートパルス発生回路8〜10、論理回路で構成された
ゲートパルス分配回路11、および、制御角α設定回路
20で構成される。即ち、第1図のカウンタ5〜7を、
第2図では制御角α用カウンタ5〜7と過電流用カウン
タ21〜23とにそれぞれ構成し、通常時は前記制御角
α用カウンタ5〜7からのカウント結果出力信号を用い
、一方、サイリスク変換装置の過電流時には過電流用カ
ウンタ21〜23からのカウント結果出力信号を用いる
ようにしだものである。−相分でさらに説明すると、制
御角α用カウンタ5及び過電流用カウンタ21は、同期
化回路4からのカラン]・スタート信号102によって
カウントを開始するようになっており、そのカウント結
果を信号切換回路24にそれぞれ供給するようになって
いる。そして、制御角α設定回路20からの出力信号に
より、通常は制御角α用カウンタ5のカウンタ結果を信
号切換回路24を介してゲートパルス発生回路8に供給
し、一方、過電流状態入力信号202が制御角α設定回
路20に入力されると信号切換回路24を切り換えて過
電流用カウンタ21のカウント結果信号200をゲート
パルス発生回路8に供給するようになっている。以上−
相について説明したが、他の相も同様に構成されている
As shown in this figure, this embodiment includes level conversion circuits 1 to 3 for converting the power supply voltage into digital signals, a synchronization circuit 4 for synchronizing with the power supply voltage, and counters 5 to 3 having two circuits for each phase. 7.21-23, signal switching circuits 24-26,
The gate pulse generation circuit 10 includes gate pulse generation circuits 8 to 10, a gate pulse distribution circuit 11 made up of logic circuits, and a control angle α setting circuit 20. That is, counters 5 to 7 in FIG.
In FIG. 2, control angle α counters 5 to 7 and overcurrent counters 21 to 23 are respectively configured, and in normal times, the count result output signal from the control angle α counters 5 to 7 is used. When an overcurrent occurs in the converter, the count result output signals from the overcurrent counters 21 to 23 are used. - To explain further in terms of phases, the control angle α counter 5 and the overcurrent counter 21 are configured to start counting in response to a start signal 102 from the synchronization circuit 4, and transmit the count results to the signal. The signals are supplied to the switching circuit 24, respectively. The output signal from the control angle α setting circuit 20 normally supplies the counter result of the control angle α counter 5 to the gate pulse generation circuit 8 via the signal switching circuit 24, while the overcurrent state input signal 202 When input to the control angle α setting circuit 20, the signal switching circuit 24 is switched to supply the count result signal 200 of the overcurrent counter 21 to the gate pulse generation circuit 8. That's all -
Although the phase has been described, the other phases are similarly configured.

本実施例の動作を第4図のタイムチャートを参照しなか
ら一相について説明する。第4図は、本実施例の動作を
説明するに示すタイムチャートであり、横軸には時間が
示され、縦軸にはこの#qI+に付された符号と同一符
号を有する第3図の部分の信号が示されている。図にお
いて、電源電圧入力100は、レベル変換回路1でディ
ジタル信号101に変換される。各相のレベル変換回路
1〜3から出力されたディジタル(i−9から同期化回
路4は、カウントスタート信月102を形成する。
The operation of this embodiment will be explained for one phase with reference to the time chart of FIG. FIG. 4 is a time chart shown to explain the operation of this embodiment, in which the horizontal axis shows time, and the vertical axis shows the symbols in FIG. Partial signals are shown. In the figure, a power supply voltage input 100 is converted into a digital signal 101 by a level conversion circuit 1. The synchronization circuit 4 from the digital signal (i-9) output from the level conversion circuits 1 to 3 of each phase forms a count start signal 102.

制御角α用カウンタ5及び過電流用カウンタ21は、カ
ウントスタート 始して、制御角α設定回路20からの設定値α。
The control angle α counter 5 and the overcurrent counter 21 start counting at the set value α from the control angle α setting circuit 20.

及び設定値α2時間後にII OITに戻る(第4図1
04 、200)、信号切替回路24は、制御角α設定
回路20からの過電流状態信号を受け、過電流状態の場
合は信号104を、正常の場合は信号200をゲートパ
ルス発生回路8に出力する。
and set value α Return to II OIT after 2 hours (Fig. 4 1
04, 200), the signal switching circuit 24 receives the overcurrent state signal from the control angle α setting circuit 20, and outputs the signal 104 in the case of an overcurrent state and the signal 200 in the case of normality to the gate pulse generation circuit 8. do.

ゲートパルス発生回路8は、入力信号201がII O
IIに戻った時点でパルス幅1wのパルス出力をゲート
パルス分配回路11に出力する。ゲートパルス分配回路
11は、6個のサイリスタにゲートパルスを分配する。
The gate pulse generation circuit 8 receives an input signal 201 from II O
When returning to II, a pulse output with a pulse width of 1w is output to the gate pulse distribution circuit 11. The gate pulse distribution circuit 11 distributes gate pulses to six thyristors.

正常動作状態において、時間t2に過電流が発生すると
過電流状態入力信号202が制御角α設定回路20に入
力される。すると、制御角α設定回路20は、過電流状
態信号を信号切替回路24へ送り、ゲートパルス発生回
路8への出力信号201を信号200へ瞬時に切替える
。このだめ、過電流用カウンタ21は、すでに時間t,
でカウントを開始しているが、そのままカウントを続は
時間(/3で′0″′に戻り、この時点でサイリスタ1
1ヘゲ−)・パルス107を出力する。従って。
In a normal operating state, when an overcurrent occurs at time t2, an overcurrent state input signal 202 is input to the control angle α setting circuit 20. Then, the control angle α setting circuit 20 sends the overcurrent state signal to the signal switching circuit 24, and instantly switches the output signal 201 to the gate pulse generating circuit 8 to the signal 200. Unfortunately, the overcurrent counter 21 has already detected time t,
Counting starts with , but if you continue counting, it will return to '0'' at time (/3), and at this point, thyristor 1 will start counting.
A pulse 107 is output. Therefore.

瞬時にゲートパルスシフトを行なうことができるので、
ゲートパルスシフトが半周勘違れることがない。
Since gate pulse shifts can be performed instantaneously,
The gate pulse shift will not be mistaken for half a cycle.

上述したように本実施例は高精度でありながら安価な、
そして、ゲートパルスシフトも瞬時に可能なディジタル
式の位相制御ゲートパルス発生回路を実現できる。さら
に、マイクロコンピュータ制御によシデイジタル式の位
相制御ゲートパルス発生回路を構成することができるも
のである。
As mentioned above, this embodiment is highly accurate and inexpensive.
Furthermore, it is possible to realize a digital phase control gate pulse generation circuit that can instantaneously shift gate pulses. Furthermore, a digital phase control gate pulse generation circuit can be constructed under microcomputer control.

本発明によれば以」二のように、サイリスタ変換装置の
過電流発生時に、瞬時にゲートパルスシフトをできるの
で、高精度のパルスシフl− 制御力できると共に、安
価なサイリスタ変換装置の位相制御ゲートパルス発生回
路を提供できるという効果がある。
According to the present invention, as described in (2) below, it is possible to instantaneously shift the gate pulse when an overcurrent occurs in the thyristor converter, so that it is possible to achieve highly accurate pulse shift l-control, and to reduce the cost of the phase control gate of the thyristor converter. This has the effect of providing a pulse generation circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来のサイリスタ変換装置のゲートパルス発生
回路を示すブロック図、第2図は第1図のブロック図の
過電流発生時のゲートパルスシフト時の状態を示すタイ
ムチャート、第3図は本発明の一実施例を示すブロック
図、第4図は第3図の実施例の過電流発生時におけるゲ
ートパルスシフトの状態を示すタイムチャートである。 4・・・同期化回路、5〜7・・・制御角α用カウンタ
、8〜10・・・ゲートパルス発生回路、12・・・3
相サイリスタブリツジ、13・・・負荷、20・・・制
御角α設定回路、21〜23・・・過電流用カウンタ、
24〜26・・・信号切換回路、100・・・電源電圧
入力、102・・・カウントスタート信号、104・・
・カウンタ出力信号、105・・・ゲートパルス、10
6・・・Upゲートパルス、107・・・UNゲー]・
パルス、200・・・過電流用カウンタ出力信号、20
1・・・信号切替回路出力信号。 代理人 弁理士 高橋明夫
Fig. 1 is a block diagram showing the gate pulse generation circuit of a conventional thyristor conversion device, Fig. 2 is a time chart showing the state of the gate pulse shift when an overcurrent occurs in the block diagram of Fig. 1, and Fig. 3 is A block diagram showing one embodiment of the present invention, and FIG. 4 is a time chart showing the state of gate pulse shift when an overcurrent occurs in the embodiment of FIG. 3. 4...Synchronization circuit, 5-7...Counter for control angle α, 8-10...Gate pulse generation circuit, 12...3
Phase thyristor bridge, 13... Load, 20... Control angle α setting circuit, 21-23... Overcurrent counter,
24-26...Signal switching circuit, 100...Power supply voltage input, 102...Count start signal, 104...
・Counter output signal, 105... Gate pulse, 10
6...Up gate pulse, 107...UN game]・
Pulse, 200... Counter output signal for overcurrent, 20
1...Signal switching circuit output signal. Agent Patent Attorney Akio Takahashi

Claims (1)

【特許請求の範囲】 ■、 サイリスタ変換装置に接続される電源の電圧に同
期をとる同期化回路と、該サイリスタ変換装置の負荷の
状態に応じてサイリスタへの制御角αを制御する制御角
α設定回路と、前記同期化回路からの信号に基づいてカ
ウントを開始しかつそのカウント値が制御角α設定回路
からの設定値に達するとカウントを停止するカウンタと
、このカウンタのカウント結果に基づいてゲートパルス
発生回 発生回路とを含んでなるサイリスタ変換装置の位相制御
ゲートパルス発生回路において、前記カウンタは、制御
角α用カウンタと過電流用カウンタとから構成し、通常
時には制御角α用カウンタからのカウント結果が出力さ
れると共に、サイリスク変換装置の過電流時には過電流
用カウンタからのカウント結果が出力されるようにして
サイリスタへのゲートパルスを瞬時にケートパルスシフ
トするようにしたことを特徴とするサイリスタ変換装置
の位相ゲートパルス発生回路。
[Claims] ■. A synchronization circuit that synchronizes with the voltage of the power supply connected to the thyristor conversion device, and a control angle α that controls the control angle α to the thyristor according to the load condition of the thyristor conversion device. a setting circuit, a counter that starts counting based on a signal from the synchronization circuit and stops counting when the count value reaches a set value from the control angle α setting circuit; In the phase control gate pulse generation circuit of a thyristor conversion device, which includes a gate pulse generation times generation circuit, the counter is composed of a counter for control angle α and a counter for overcurrent, and under normal conditions, the counter for control angle α In addition to outputting the count result from the overcurrent counter when the thyristor converter overcurrent occurs, the gate pulse to the thyristor is instantaneously shifted to the gate pulse. Phase gate pulse generation circuit for thyristor converter.
JP16269481A 1981-10-14 1981-10-14 Phase control gate pulse generating circuit for thyristor converter Pending JPS5866572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16269481A JPS5866572A (en) 1981-10-14 1981-10-14 Phase control gate pulse generating circuit for thyristor converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16269481A JPS5866572A (en) 1981-10-14 1981-10-14 Phase control gate pulse generating circuit for thyristor converter

Publications (1)

Publication Number Publication Date
JPS5866572A true JPS5866572A (en) 1983-04-20

Family

ID=15759515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16269481A Pending JPS5866572A (en) 1981-10-14 1981-10-14 Phase control gate pulse generating circuit for thyristor converter

Country Status (1)

Country Link
JP (1) JPS5866572A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6043065A (en) * 1983-08-19 1985-03-07 Yaskawa Electric Mfg Co Ltd Gate firing system of thyristor converter
US4634213A (en) * 1983-04-11 1987-01-06 Raychem Corporation Connectors for power distribution cables

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634213A (en) * 1983-04-11 1987-01-06 Raychem Corporation Connectors for power distribution cables
JPS6043065A (en) * 1983-08-19 1985-03-07 Yaskawa Electric Mfg Co Ltd Gate firing system of thyristor converter

Similar Documents

Publication Publication Date Title
EP0082558B1 (en) Control signal generator arrangement for semiconductor switches
US3523236A (en) Circuit to control inverter switching for reduced harmonics
JPS5866572A (en) Phase control gate pulse generating circuit for thyristor converter
JPS6380776A (en) Current controller for pwm inverter
US4041365A (en) Circuit for detecting a malfunction in an inverter
JPH04262272A (en) Judging device for input state of three phase
SU1140204A1 (en) Pulse synchronizer
SU570164A1 (en) Cycloconverter with multiphase output
JPS6217473B2 (en)
JP3036223B2 (en) Clock transfer circuit
JPH055834Y2 (en)
SU940271A1 (en) Device for control of thyristorized switching apparatus of three-phase induction electric motor
SU1039030A1 (en) Pulse ditributor
JP2710682B2 (en) Clock switching circuit
JP3131975B2 (en) Digital three-phase PWM waveform generator
SU1102008A1 (en) One-channel synchronous phase control device for polyphase rectifier converter
RU1774433C (en) Pulse synchronizer
JP3252625B2 (en) On delay time compensation method for PWM inverter
JPS5926800Y2 (en) Electric motor drive control device
SU1360522A1 (en) Method of protecting bridge converter
SU964962A1 (en) Device for control of cycle converter
SU1292107A1 (en) Device for switching two m-phase a.c.sources
SU1048418A2 (en) Universal ac measuring converter
SU1636959A1 (en) Rectifier controller
JPH07222434A (en) Phase control circuit