JPS5862930A - デイジタル・アナログ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル形とアナログ形との間でデータを変
換する装置ＩＣ！Ｉｌすやものである。さらに詳述する
と、本発明は誤りの少ない、高出力かつ高周波数で、簡
単かつ信頼できる方法によっかかる変換な行う装置に関
するものである。本発明が特に有利なのは、それがモノ
）＝ツクに基づいてかかる変換を与え、かつディジタル
信号が例えに２進値ｒ５１１Ｊから２進値ｒ５１２Ｊに
ま文は２進値「１０２３」から２道値ｒ１０２４Ｊに値
の変更を愛社るときに普通生じるようなアナログ値の不
連続性が少しもないからである。

輪１ろいろな形の機器は情報をアナログ形式で受ける。

かかる機器にはプロセス制御機器、　Ｉｌｌ定計、通信
機器および広範囲な他の形の機器が含まれる。

ディジタル−コンピュータおよびデータ装置は、コンピ
ュータまたはデータ処理装置における処理のために、こ
のアナログ情報をディジタルの形に変換する。アナログ
情報がディジタル情報に変換され、処理されてから、デ
ィジタル−コンピュータまたはデータ処理装置からの出
力情報はしばしばアナログ形に変換される。出力情報な
アナログ形に変換するととによって、使用者は継続情報
がディジタル形である場合に困難であったり不可能にな
る方法で情報を同化することができる。

前項で説明した変換の１つの良い例は、音楽の録音およ
び再生の場合である。音楽はアナログ形で作られる。そ
れは最近開発されたデータ処理法に１ってディジタル形
に変換され、かつテープまたはディスクのような媒体の
上に録音される。音　−楽を再生する場合、それが再度
アナログ形に変換されるのは、聴取者が音楽を聴くとき
にこれが聴取者にとって有意義な青変換器を作動させる
のに必要な形だからである。

ディジタル−コンピュータおよびデータ処理装置が産業
および事務の分野に広く行、きわたり、家庭でさえも普
通忙使用されるよう忙なるにつれて。

アナログ形とディジタル形との間で情報を変換する安価
で、簡単で、信頼できる装置の要求が高まってきた。正
確で、安定した、簡単な、安価で、しかも信頼できる変
換装置を提供するための多大の努力が数１０年間にわた
って捧げられてきた。

かかる努力にもかかわらず、いま使用されている変換装
置はかかる基準のすべてに倉致していない。

また現用の変換装置には、長年の他の問題がある。例え
ば、現用の変換装置は、極めて高価かつ複雑なものを除
いては、モノトニックであり得な情報が漸増値のアナロ
グ情報に変換されて、ディジタル値の漸増につれてアナ
ログ値が少しも減少しないことをいう。また現用の変換
装置は、極めて°高価一つ複雑なものを除いては微分お
よび積分の非直線性が比較的高い。積分の非直線性は、
アナログ値とディジタル値との広い範囲にわたる変換に
おいて蓄積された誤りに起因する。微分の非直線性は、
アナログ値とディジタル値との比較的狭い範囲にわたる
変換において作られた誤りに起因する。

現用の変換装置にはまた、１つの大きな問題がある。こ
れは、特定のディジタル値が１＠の数字だけ増分される
ときに生じる。例えば、現用の変換器の問題は、ｒ５１
１Ｊの２進表示がｒ５１２Ｊの２進表示に変換°される
ときに生じる。これは、最下位の数字が右であｊ場合、
２１ｉＡ表示が０１１１１１１１１１の値で表され、か
つ「４」の２進雫示が１０００００００００で表される
ことに起因する。見られるとおり、１０進値がｒ５１１
Ｊからｒ５１２Ｊに変わるとき、各２進数字の値が変わ
る。２進数字が０１１から１００に変わると不連続が生
じるのは、各２進数字において［０」の２進値と「１」
の２進値との間に変化があるからである。その結果、変
換器を本当にモノトニックにさせない不連続が生じるこ
とがある。この問題は、問題の解決を試みて極めて複雑
に作られる変換器において丁ら存在する。

（−＝ｒディジタル値アナログ値とを変換する装置」と
いつ名称でヘンリー・ニス・カツエンシＳ−イン（Ｈｅ
ｎｒｙ　８．　Ｋａｔｉｅｎａｔｅｉｎ−）によって出
願された係属出願第　　　　　　　号において、上述の
問題の少なくとも若干の重大性ｔかなり減少したアナロ
グ値とディジタル値とを変換する装置が開示され、主張
されている。それは大電流レベルで高い精密度で作動す
ることができる。その結果。

変換装置は先行技術の変換器では利用できない範囲で使
用することかできる。例えば、このような装置は変換器
および電流増幅器の両方の働きをすることによって、ア
ナログ形の聴覚情報なディジタル形に変換しかつディジ
タル情報なもとのアナログ形の聴覚情報に変換すること
ができる。

出願第　　　　　　　号に開示されかつ主張された装置
は、ある重要な他の利点をも備えている。

例えばそれは、％に精密度の高い素子が使用されかつ多
数の素子が変換器にあるとき、ディジタル値の漸増と共
にアナログ値を漸増させることができる。またそれは、
特に精密度の高い素子が使用されかつ多数の素子が変換
器にあるとき、微分および積分の非直線性を低くするこ
とができる。またそれは、エージングおよび温度変化の
影響を受けない。またそれは、高周波数でアナログ値と
ディジタル値との正確かつ信頼できる変換を与え。

誤りはどく少ない。

本発明は、出願第　　　　　　　号で開示されかつ主張
された装置の改良を与える。この改良の結果として、装
置は真にモノトニックである。二′れが生じる理由の一
部は、本発明の装置がｒ５１１Ｊ、およびｒ５１２Ｊの
ような２進値の関またはｒ１０２５Ｊおよびｒ１０２４
Ｊの間で変換を与えることができ、先行技術の変換器忙
生じるような不連続性を少しも作らない。

本発明の１つの実施例では、特定の値を蓄積して表しか
つ特定の有効係数の重み値を別個に持つディジタル信号
を受ける複数個の入力ラインが具備されている。この実
施例には、開および閉の状態を持ちかつ特定値の電流を
供給するために閉状態で作動する複数個のスイッチも含
まれている。

複数個の回路網が、漸増有効係数の数字のためにマトリ
ックス関係に電気配列されている０回路網は相互にかつ
スイッチに接続されて、ディジタ・ル信号で表されるデ
ィジタル値次第で多数のスイッチに電流を流ｊ。

各論理回路網は特定の重み有効係数のディジタル信号を
受信して、スイッチに作動結合されるとともに、４１定
のディジタル有効係数よりも低い有効係数の論理回路網
に接続され；特定の重み有効係数に相当する数のスイッ
チを閉じる。各論理回路網は、次に高いディジタル有効
係数の信号の特性および前に閉じられたスイッチの数に
より閉じるように、複数個の論理回路網を準備する。論
理回路網はディジタル信号によって表されるディジタル
値の漸増によって同じスイッチを閉に保も、またディジ
タル値□の漸増によって追加のスイッチを閉じる。この
ようｋして、変換器はモノトニックであり、微分および
直線の非直線性を最小量に押える。直線の非直線性は、
特に精密度の高いスイッチが使用されかつ変換器に多数
のスイッチがあるときに最小となる。

閉じたスイッチを通る電流は出力ラインに流れるので、
出力ラインの電流はアナログ値を表す。

ディジタル信号用のライン、スイッチ、論理回路網およ
び出力ラインは、大規模集積（ＩＩ８工）または超大規
模集積（Ｔｈ８ｍ）法によって集積回路チップ上に配置
される。所望の場合、複数個の電ジンルが単集積回路チ
ップ上に配置され、各モジュールは上述の方法で詰られ
る。モジュールはディジタル表示の数字の数を増加する
ように電気結合される。

本発明の実施例を付図について以下に説明する。

本発明の１つの実施例では、一般に１０で示されている
ディジタル・アナログ変換器が具備されている。変換器
１０は複数個の入力ライン１２゜１４．１６および１８
でディジタル信号を受信する。ラインに現れる信号は情
報を２進形で表すと、とが望ましい。例えけ、ライン１
２および１４の信号は「１」の２進値な表し、ライン１
６．１８および２０の信号はそれぞれ「２」ならびに［
２町のような漸増２進有効係数の情報を表すことができ
る。説明のために、２道の「１」は高振幅の信号によっ
て表され、２進の「０」は低振幅の信号によって表され
る。１ｍの数字しか示されて（１ないが、任意の特定な
数の数字を使用できることが認められると思う。さらに
、情報は２進形であることが望ましいが、他のディジタ
ル符号な使用することもできる。

一般に２２で示される論理回路網はライン１２゜１４．
１６および１８の信号に応動して、ラインに現れる２進
情報をアナログ形に変換させる。このような論理回路網
は第１デートおよび第２デートによって表される。例え
ば、第１　ｒ　−）は「オア」ｒ−ト、絡２デートは「
アンド」ｒ−トであることができる。各２進ライン１２
，１４，１６゜１８および２０と組み合わされるデート
の数は、個々のラインに現れる信号によって表される２
進情報の童み有効係数次第である。

「オア」ｒ−トおよび［アンｉＪ？”−）が使用される
とき、「オア」デート２６ならびに「アンｒＪデート２
４はライン１２および１４に現れる信号に応動する。「
オアＪｒ−）２６および「アンド」ゲート２４の第１入
力端子はライン１２に接続されている。「オア」ｒ−ト
２６および「アンＰＪｒ−）２４の第２入力端子はライ
ン１４に接続されている。

「アンＶ」回路網３０および「オア」回路網３２は、「
アンｒ」回路網２４の出力端子に接続される第１入力端
子を有するとともｋ、ライン１６に接続される第２入力
端子を有する。同様に、「アンｒ」回路網３４および「
オア」回路網３６の第１人力層子は「オア」回路網２６
の出力端子に接続され、「アンド」回路網３４および「
オア」回路網２６の第２入力端子はライン１６１Ｃ接続
されている。

「アンｒ」回路網４０と「オア」回路網４２、「アンｒ
」回路網４４と「オア」回路網４６、「アンｒ」回路網
４８と「オア」回路網５０、および「アンＰ」回路網５
２と「オア」回路網５４はそれぞれ、デート３Ｇ、３２
．３４および３６と組み合わされてｒ−）の出力端子か
ら信号を受信する。デート４０．４２，４４．４ｆｉ、
４　Ｂ。

５０．５２および５４の第２入力端子は入力ライン１８
に接続されている。

スイッチ６０，６２，６４，６６．６Ｂ、７０゜７２お
よび７４はそれぞれデー）４０，４２゜４４．４８．４
Ｂ、５０．５２および５４からの出力を受ける。スイッ
チ６０〜７４（偶数）は事実上同じ特性を持つことが望
ましい。各スイッチは開状態であったり閉状態であるこ
とができる。

スイッチは開状態で常時作動され、組み合わされるｒ−
）Ｙ活性化する信号がδイツチに２ＦＯわると閉状態に
トリガされる。

スイッチは２つの作動状態を持つ限流装置と考えられる
。各スイッチの１つの状態では、スイッチに電流は流れ
ない。各スイッチの他の状態では、スイッチの特性に起
因する制限された電流がスイッチに流れる。

スイッチ６０〜７４（偶数）は任意の適当な形のトラン
ジスタであることができる。例えばそれらは、ｐ型また
はｎ型のＭＯ８電界効果トランジスタあるいは薄膜トラ
ンジスタあるいはＮＰＮまたはＰＮＰ　電流鏡バイポー
ラ・トランジスタあるいはｎ型またはｐ型のチャンネル
接合電゛界効果トランジスタあるいは直／並列゛回路網
の金属膜抵抗器と組み合わされるスイッチであることが
できる。

スイッチ６０〜７４（偶数）がトランジスタを構成する
ときは、組み合わされるｒ−）　４９〜５４（偶数）の
出力にｉわれる活性信号は、トランジスタ６０〜７４（
偶数）のベースに加えられることが望ましい。トランジ
スタ６０〜７４（偶数）のコレクタは、電圧源Ｔ６に接
続されている。

トランジスタ６０〜７４（偶数）のエミッタは、出力ラ
イン７８ＫＩｉ続されている。

所望の場合、抵抗器が、トランジスタ６Ｏ−７４（偶数
）のコレクタと電圧源７６との間ＩＩｃ接続される。抵
抗器はすべて、事実１郷しい値を持つことができる。抵
抗器は、チップ上のシリコンの不純度またはチップ上の
シリコンの厚さの変化トいった周知の方法によって集積
回路チップに作られる。

ライン１２および１４はおのおのｓ　２’の２進値を表
す信号を供給することができる。ライ／１６の信号は２
１の２進値を表し、ライン１８の信号は２１の値を表す
ことができる。したがって第１図に示された！トリック
ス配列は、１０進値「０」と「８」との間の任意なディ
ジタル表示をアナログ値に変換することができる。これ
は第７図のチャートから見られる。このチャートにおい
て、「１」および「０」の２進値はライン１２゜１４．
１６および１８に現れる信号の振幅にしたがってこれら
のラインに作られる。また第７図に示されるチャートは
各トランジスタ６０，６２゜６４．６６．６８，７０．
７２および７４Ｙ通る電流の流れを［Ｊで示す。ライン
７８の出力電流は、「電流出力」で表されている最後の
列に示されている。見られるとおり、この電流は表示す
べきアナログ値に相当する「０」と「８」との間の１０
進の大きさを持つ。

第１図に示される回路の作動はいくつかの例から見るこ
とができる。例えば、ｆ４」の１０進値を表すためにラ
イン４２，１４および１６に信号が供給されると、ｒ−
）２４および２６は活性化される＊ｒ−）２４の活性化
はデート３２および４６ｔ’活性化するとと１にトラン
ジスタ６＠を導通させる。同様に％？　−）　２　ｇの
活性化はｒ−）３６および５４を活性化するとともにト
ランジスタ７４を導通させる。同時に、「１」の２進値
を表す信号がライン１６に作られると、Ｐ−）３Ｑおよ
び４０は活性化されるが、その理由は「１」の２進値を
表す信号がデート２４およびライン１６からデート３ｏ
、ＫＬ　またデート２０およびうイン１６からデート３
４に同時に加えられるからである。ｒ−）３０および３
４の活性化は順次、ｒ−）４２および５０を活性化しか
つトランジス／６２お、ｔび７０’＆−導通させる。４
個のトランジスタが導通となるので、「４」の大きさを
待つ出力電流が出力ライン７８に作られる。

奄う１つの例として、「１」の２進１［Ｙ表丁信号がラ
イン１４および１８＃Ｃ同時に作られて、「５」の１０
進値な表丁ことができる。「１」の２進値を表丁信号が
ライン１４に加わると、ｒ−）２６，３６および５４が
活き化されるとともにトランジスタ７４が導通される。

「１」の２進値を表す信号がライン１８に同時に加えら
れると、デート４２，４６．５０および５４は活性化さ
れ、トランジスタ６２，６６および７０は導通される。

同時に、ライン１８およびｆ−）　３６からの信号が同
時に加わるのでデート５２ｉ末活性化される。

これはトランジスタ７２ｔ−導通させる。その結果、「
５」の大きさを持つ電流が出力ライン７８に作られる。

河様Ｋ、ライン１２，１４，１６および１Ｂに現れる信
号の任意なパターンについてマトリックス配列を通る通
路をたどることができる。第７図から見られるとおり、
トランジスタ６０．６２゜６４．６６．６Ｂ、７０．７
２および７４は、既に導通したトランジスタが導通を保
ちかつ追加トランジスタが１０進値のｒＯＪから「８」
までの漸増忙つれて導通するようなパターンで導通され
る。これは第７図に示されるチャートで文字ｒＸＪのパ
ターンから知ることができる。

既に導通したトランジスタが導通な保ちかつ追加トラン
ジスタがディジタル値の漸増につれて導通する配列を作
ること忙よって、第１図に示される変換器のモノトニッ
ク作動が保証される。さらに、トランジスタ６０〜７４
（偶数）が精密に作られるとき、およｑ多数のトランジ
スタが第１図□１．：１： に示されるマトリックスの作動に応動するとき、変換器
は最小の微分および積分の非直線性を与えるようｌ’＋
［する。

輯′に導通状態のトランジス゛りは導通な保ち続けかつ
追加トランジスタはディジタル値の漸増にっれて導通す
るようになるので、変換される数がｒ５１１Ｊのような
１０進値からｒ５１２Ｊのような１Ｏ−ｊｌｌｌＫまた
はｒ１０２３Ｊのような１０進値からｒ１０２４８Ｊの
ような１０進値に変わる忙つれて不連続性は作られない
。これはさらに、第１図の変換器がモノ）＝ツクである
ことを保証する。

第１図に示される回路が概略図に過ぎないことは認めら
れると思う。例えば、各「オア」ダートおよび各「アン
ド」ゲートの出力にインバータが。

接続されることがある。異なるデートの出力忙増幅器も
具備されることがある。いろいろなゲートの出力とトラ
ンジスタ６０〜７４（偶数）のベースとの間にも増幅器
が接続されることがある。

上述の第１図に示された装置は、衝増値を表すディジタ
ル値ぎ号を相当するアナログ信号に変換する際に定常状
態方式で考えたときモノトニックである。これは、各漸
増ディジタル値が既に導通しているトランジスタの数に
１個のトランジスタな加えたもので表されるからである
。これは、第７図に示されるチャートから知ることがで
きる。異なるトランジスタは事実上同じ特性を備えてい
るので、各追加トランジスタの導通の状態への変換は、
既に出力ライン７８を流れているエミッタ電流に事実−
ト一定の増分の追加！与える。

第１図に示された上述の装置は、第２図で一般に８０で
示される集積□回路チップ上に組み込まれる。かかる組
込みは、大規模集積（ＬＳＩ　）または超大規模集積（
Ｖｂｅ工）法によって得られる。こうして、装置は自蔵
式とすることができる。さらに、すべてのトランジスタ
は同時に作られ、チップは極めて小形であるので、トラ
ンジスタは事実上同じ特性を備えている。これが特に本
当なのは、チップが約１７、ｏ平方インチ未満の表面積
を持つからである。かかる小形チップの上圧トランジス
タを同時に作ることは、出力ライン７８の電流がライン
１２，１４，１６および１８の信号によって表されるデ
ィジタル情報をアナレグの形に正確に表丁のを保証する
のに役立つ。

実際には、第３図忙一般に９０で示される９単チツプの
上に複数個のモジュールが具備される。モジュールは第
３回圧おいて９２，９４，９（ｉおよび９８で概略的に
示されている。各モジュールは第１図に示されるものと
同様に構成される。こうじて、数字の増加数は、モジュ
ール９’ｌと９４とを組み合わせて２個のモジュールか
ら１＠の出力を作るととｋよって得られる。このような
組合せを作るとζによって、モジュール９２および９４
はどちらか一方だけが作動しているときに得られるより
な°わずか４個の２進数ではなく５個の２進数字ｔ−表
す出力を供給する。

モジエール９２およびＳ４は第８図に示されるとおり組
み合わされることがある。この配列では、第１図に示さ
れるモジュールが含まれ、かつ第３図に９２で示される
とともに第８図の９２で破線によって示される。また第
６図および第８図に９４で一般に示されるモジエールが
含まれ、かつ。

モジュール９２＆Ｃあるｒ’−）の数に相当する異なる
ｒ−）の数が具備されるが、ただしこのような各デート
の番号のｖｋＶｃプライム印が付けられている。例えば
モジュール９４にあるｒ−）２４’はモジュール９２に
あるデート２４に相当する。ライ／ＩＬ１４ｅおよび１
６＆Ｃ接続され＊ｒ−）１Ｆ）みが第８図に簡単のため
示されているが、ライン１８用の七ジュール９２および
９４１Ｃ具備されるデートは同様な方法で結合されるこ
とが認められると思う。

分かると思うが、モジュール９２にあるデートはモジュ
ール９４にあるｒ−）に反復的に結合されている。「ア
ン）’Ｊｒ−）１０２および「オア」デート１０４は、
モジュール９２にあるｆ−）２４および２６の接続に相
当する配列で七ジュール９０ならびに９２に結合されて
いる。これにかんがみて、ライン１４はいま２１の値を
表し、ライン１２は２°の値を表丁　２０の値を表す対
応するライン１２１がモジュール９４に一臭備されてい
る。ライン１０６は？−）１０６および１０４の入力端
子に接続されて、＃！１図のライン１２に相当する。こ
うして、第８図のライン１０６．１２゜１４および１６
は「１」、ｒＩＪ、ｒ２ＪならびＪＣｒ４Ｊの２進値を
持ち、ライン１８は「８」の２進値を持つ。

上記の説明から分かると思うが、第１図のライン１２ま
たは第８図の一ライン１０６は「拡張」信号を供給する
ものと考えられる。かかるラインは、モジュールの結合
によってマトリックス配列の拡張を与え、アナログ値と
ディジタル値との関、の変換に伴う数字の数を増加させ
る。さらに認められると思うが、マトリックス配列に拡
張ラインが含まれると、追加数字の変換が得られる。

こうして、追加モジュールは変換に伴う数字の数を増加
するように結合される。例えば、第１図のイネ−デル・
ライン１２が含まれると、マトリックス配列は「０」と
「７」ではなく「０」と「８」との間のディジタル値の
変換を与える。

「０」と「８」との間の変換が得られることによって、
モジュール９４はモジュール９２に直結されて、「０」
と「１６」との間のディジタル値の変換が得られる。モ
ジュール９６と９８をモジエール９２と９４にさらＪＩ
ＣＩＩｉ合することによって、「０」とｒ’３２Ｊとの
間のディジタル値の変換が得られる。

単チツプ上に複数個のモジュールを具備することは、他
の利点な屯与える１例えｄ１モジュール９６の不良が試
験によって示されても、モジュール９２および９４は依
然として組み合わせ使用されて、５個の２進ビツト（ラ
イン１２の信号によって表されるピッ）１−含む）のデ
ィジタル有効係数を供給する。このモジュールは、６個
の２進ビツトではなく５個の２進ビツト（ライン１２の
信号によって表されるビットを含む）の精度にのみ関心
を持つ顧客に販売される。こうして、不良モジュールは
必ずしもチップの破１に！意味せず、チップがディジタ
ル情報からアナログ情報へのその変換のＳ度がある程度
劣化するかもしれないことを示すに過ぎない。

出力ライン７８の出力電流の精度を向上させるために、
纂４図に示されるような隔離関係に異なるトランジスタ
、を配置することができる。例えば、トランジスタ６６
および７４は入力ライン１６の２進信号のアナログ値を
示す屯のと思われる。これらのトランジスタはしたがっ
て、チップ上に隔離位置に置くことができる。同様忙、
トランジスタ６２．６６、’１０および７４はライン１
６の信号の値をアナログの形で示すものと思われる。し
たがってトランジスタ６２および７０は、相互にかつト
ランジスタ６６ならびにＴ４に対してチップ上に隔離関
係位置くことができる。トランジスタ６０，６４．６８
および７２も、相互ｋかつトランジスタ６２，６６．７
０ならびにＴ４に対してチップ上に隔離関係に置くこと
ができる。

各２進数字な表すトランジスタを隔離関係に配置するこ
とによって、チップ上の分離された位置におけるチップ
の特性のどんな偏差でも各群のトランジスタで平均化さ
れるので、ライン７８の出力電流の精度は向上される。

繍４図に示される配列は例に過ぎず、またトランジスタ
の配置は所望の平均化の効果を得るために任意の適当な
隔離関係に行われることが認められると思う。

第５図の１１０で一般に示される追加トランジスタも、
第２図のチップ８０の上にまたは第３図のチップ９０の
モジュールの中に備えることができる。これらの追加ト
ランジスタの特性は、第１図のトランジスタの特性と事
実上同一である。追加トランジスタ１１０は第５図に示
される装置と共に作動して、第１図に示されるトランジ
スタを通る電ｆｉを調整する。

第５図圧水される装置では、電流は第１図の電圧源７６
に相当する電圧源１１２から追加トランジスタ１１０に
流れる。追加トランジスタ１１０に流れる電流は、比較
器１１４Ｖｃおいてライン１１６の基準電流と比較され
る。比較器１１４からの出力信号は、比較中の任意な差
を表す誤差を構成する。誤差信号は電圧源１１２からの
電圧を変えるように電圧ニーに加えられるので、追加ト
ランジスタ１１０を通る電流は基準電流に等しくなる。

電圧源１１２からの調整済電圧は、トランジスタを通る
電流の調整に応じてライン１１３１に通り第１図のトラ
ンジスタの′＝ニレフタ加えられる。こうして、出力ラ
イン７８の電流は、それがディジタル表示の真のアナロ
グ値を与えるよう＆Ｃ調整される。

どんな数のトランジスタでも追加トランジスタ１１０と
して使用できるとともに、第２図のチップ８０の上ｋま
たは第３図のチップのモジュール９２．９４．９６およ
び９８の中に配置することができる。追加トランジスタ
は第１図のトランジスタについて説明した方法と同様の
方法で、チップ８０を通じまたはチップ９０の各モジュ
ールを通じて隔離される。認められると思うが、１群の
追加トランジスタ１１０は各モジュール９２゜９４．９
６および９Ｂと別個に組み合わされる。

こうして、追加トランジスタ１１０を通る電流は平均化
されて、第２図の千ツデ８０または第３図のチップ９０
の上の材料の特性の局部偏差に起因する第１図のトラン
ジスタの特性の偏差を補償する。

第１図から第５図までおよび第８図に示された上述の装
置は、ディジタル信号からアナログ表示への変換を与え
る。第１図から第５図までおよび第８図に示された装置
は、第６図に示されたような装置にも使用されて、アナ
ログ情報からアナログ情報を表す複数個のディジタル信
号への変換を与える。

ｗＪ６図に示される実施例では、アナログ信号はライン
１９０に供給される。このアナログ信号はディジタ形に
変換すべきである。このアナログ信号は比較器１９２に
おいて、第１図に示された変換器の出力ライン７Ｂに相
当するライン１９４のアナログ信号と比較さ、する。比
較器１９２からの比較の結果は、ライン１９６を通して
マイクロプロセッサ１９８のようなデータ処理装置に加
見られる。マイクロプロセッサ１９８は、ライン１９６
の信号によって表される情報を処理するとともに、第１
図に示される変換器に相当するディジタル−アナログ変
換器２００の入力端子に信号を加える。

ディジタル・アナログ変換器２００に加えられた信号に
よって、同変換器はライン１９０のアナログ信号の特性
に相当する特性のアナログ信号をうイン１９４に供給す
る。ライン１９４のアナログ信号の特性がライン１９０
のアナログ信号の特性に相当するとき、マイクロプロセ
ッサからのライン１９９に３Ｊれる出力信号はｊＩ！１
図のアナログ変換器に加えられるディジタル信号な構成
して、相当するアナログ信号への変換が得られる。

上述の装置は、上述の利点のほかＫある重要な利点を備
えている。それは、おのおの１個の電流源を制御するス
イッチの開閉により変換を生じるので、ディジタルとア
ナログとの間の高速変換を与える。その変換は、４？に
変換器が集積回路チップ上に配置されるとき正確であり
かつ信頼できる。

これは１．チップが極めて小形でありかつチップがその
表面積を通じて事実上−一な特性を備えているととに起
因する０例えば、チップはｌ／ｌｏ平方インチ未満の表
面積を持つことができる。さらに、変−１器の精度は、
チップの表面積！１通じて隔離関係に各群のスイッチを
配置することによって向上される。

本発明の変換器には他のある重要な利点もある。

これは、漸増値のディジタル信号からアナログ形への変
換が、増加した数のスイッチを閉状態にして増加した数
のスイッチ忙合成電流を流す一方、既に導通済のスイッ
チの導通を保つことＫよって得られる利点である。さら
に、スイッチを閉じてディジタル情報からアナログ−形
へ変換することによって、微分および積分の非直線性か
ら生じる誤差は極めて小となる。これは特に、スイッチ
が精密トランジスタであるときおよび変換器に多数のス
イッチがあるときに言える。

本発明の変換器には他の重要な利点がある。例えば、本
発明の変換器は極めて小形である。これは特に、本発明
の変換器が先行技術の比較し得る精度を与える変換器と
比較されるときに言える。

本発明の変換器は極めて安価でもある。これは。

変換器が単チップの上に作られることに一部起因する０
　、　（、、”　、　　；　、４本神明、の装置◆１、
大出力電流を供給する利点もある。これは、第１−のり
−ド７８のような出力リードに加えられる電力の量が各
段のスイッチの数およびサイズを変えて調整できること
に８因する。例えば、出力電流は各段のスイッチの数を
倍にすると倍にされる。大電流を供給するその能力の結
果として、本発明の変換器は変換を与えると同時に電流
増幅を与えるものと考えられる。これは、音のような聴
覚情報の変換といった応用において重要である。したが
って本発明は、音のディジタル録音および再生の最近開
発された方法に脣に有効である。

本発明の装置は、その精度向上のための数字追加を与え
るのに容易に適応される。これは、第３図に示されるよ
うな装置のモジュール構造および論理マトリックスの反
復性にτ部起因している。

また本装置はエージングにつれてその精度を維持する。

これは特に、第２図または第３図に示されるようなチッ
プよに本装置が配置されるときに言える。本装置がエー
ジングにつれてその精度を維持するのは、チップが本質
的に均一構造だからである。その結果、チップ上のスイ
ッチは丁べて事実上同じ関係でエージングする。チップ
上に隔離関係に異なるスイッチを配置することシ、精度
が維持すれるエージングを容易にする。

また本装置は、エージングに関する上述と事実上同じ理
由で、温度の影響を事実土嚢けない。これは特に、出力
端子の電流が第５図に示されたとおりかつ上述のとおり
調整されるときに言える。

チップにおいて温度の影響をこのように回避することは
、チップの表面積を通じて各群のスイッチの分布がチッ
プの温度を任意な局部区域で過度忙しないことからも得
られる。

本出願は特定の前用に関して開示され、説明されたが、
基本原理は当業者にとって明らかであると思う他の多く
の応用に利用できる。したがって本発明は、特許請求の
範囲によって示されるとおりｋのみ制限されるものとす
る。

【図面の簡単な説明】

第１＠はディジタル信号とアナログ信号との間で変換す
る本発明の１つの実施例を構成する変換器の概略電気図
、第企図は第１図に示された変換器が配置される集積回
路チップの械略図、第６図は第１図に示されたような複
数個の変換器がモジュールの形に配置される集積回路チ
ップの概略図。 第４図は第１図圧水された異な−るトランジスタの集積
回路チップ上の隔離配置を示す概略図、第５図は変換器
からの出力を調整するため゛に第１図の変換器に含まれ
る装置のゾロツク図、第６図は第１図の装置の装置を組
み込むアナログ・ディジタル変換器を示すブロック図、
第７図はアナログ値とディジタル値との間で変換する第
１図の変換器の作動を示すチャート、第８図は第１図お
よび纂３図に示された１対の変換器が数字の増加数を伴
う変換を与えることができる単一変換器を作るように電
気的に組み合わされる方、法な示す概略図である。 符号の説明 １２．１４．１Ｂ、ＩＬ　　１０ｇ・・・入カラーイン
。 ２２．９４・・・論理回路網、６Ｇ−，６２，６４゜６
６．６Ｂ、ＴＯ，７２，Ｔ４・・・スイッチ、２４゜２
４’、２６．２８’、３０．３０’、３２．３２’、　
　　３Ｌ　　３６’、４θ、４２，４４，４１１，４８
゜５０、　５２．　５４．　１０２．　１０４・・・ｒ
−）、７６．１１２・・・電圧源、８０．９０・・・チ
ップ、９２．９４，９６．９８・・・モジュール、１１
０・・・追加トランジスタ、１１４，１９２・・・比較
器、１１６・・・基準電流回路、１９８・・・マイクロ
ゾロセ代理人　桟材　皓 ４／４ へ′４゜ 昭和５０年１０月２２日 特許庁長官殿 １、事件の表示 昭和５７年特許願第　１６１５４７　　号２、発明の名
称 ディジタル・アナログ変換装置 ｊ、補正をする者 事件との関係　特許出願人 ４、代理人 ５、補正命令の日付 昭和　　年　　月　　日 往補ｉ日ハり増加する発嬰の数

Claims (1)

1. 【特許請求の範囲】 （１）ディジタル表示値とディジタル表示値に相当する
   アナログ表示値との間で変換する装置であって、 特定の値を漸増的に表しかつ特定のディジタル有効係数
   の重み値を別個に持つディジタル信号を供給する装置と
   。 おのおの開および閉の状態を有しかつおのおの特定の値
   を供給するために閉状態で作動する複数個のスイッチと
   。 補増した有効係数の数字用にマトリックス関係に電気配
   列されかつ相互にまたスイッチに結合されて、マトリッ
   クスの回路網の電気的配置と数字の値とによってスイッ
   チの中の特定のスイッチに電流を通し、さらに電流を通
   すようにマトリックスにおける次のディジタル有効係数
   を準備する複数個の論理回路網と。 スイッチに作動結合されて、各瞬間に閉じた特定のスイ
   ッチに相当する尚骸瞬間の大きさを持つ出力電流をスイ
   ッチから供給する装置２゜の組合せを有することを特徴
   とする前記変換装置。 （２）前記特許請求の範囲第（１）項記載の組合せの変
   換装置において。 信号供給装置、複数個のスイッチ、複数個の回路網、お
   よび電流供給装置が集積回路チップ上に配置されている
   ことを特徴とする前記変換装置。 （３）前記特許請求の範囲第（２）項記載の組合せの変
   換装置において。 スイッチがトランジスタを構成しかつ回路網が論理ゲー
   トを含むことを特徴とする前記変換装置。 （４）前記特許請求の範囲第（３）項記載の組合せの変
   換装置において、 各数字用の複数個のスイッチがチップを通じて隔離関係
   に配置されることを特徴とする前記変換装置。 （５）前記特許請求の範囲第（１）項記載の組合せの変
   換装置において。 信号供給装置、複数個のスイッチ、複数個の一路網、お
   よび電流供給装置が集積回路チップ上に峰ジエールの形
   に配置されている°ことＶ特徴とする前記変換装置。 （６）前記特許請求の範囲第（５）項記載の組合せの変
   換装置において、 モジュールがディジタル表示とアナログ表示との間の変
   換で処理されている数字の数を増加するように組み合わ
   される構造にされ、また処理されている数字の数を増加
   するようにモジュールを組み合わせる追加の論理回路網
   が具備されることを特徴とする前記変換装置。 （７）前記特許請求の範囲第（１）項記載の組合せの変
   換装置において、 論理回路網は伊々の有効係数の数字を表す信号および減
   少した有効係数の信号に応動する第１デートを備えてか
   かる信号の個々″の特性にエリ活性化され、さらに個々
   の有効係数の数字を表ｊｇ１号および減少した有効係数
   の信号に応動する第２デートを備えてかかる両信号の特
   性により活性化さ。 れることな特徴とする前記変換装置。 （８）　　前記特許請求の範囲第（１）項記載の組合せ
   の変換装置において、 回路網はディジタル信号によって表されるディジタル値
   の漸増により同じスイッチを閉に保ちかつディジタル値
   のかかる漸増により追加のスイッチを閉じるように配列
   されていることｖ４Ｉ徴とする前記変換装置。 （９）　　ディジタル表示値とディジタル表示値に相当
   するアナログ表示値との間で変換する装置であって、 任意な特定の値を漸増的に表しかつ特定のディジタル有
   効係数の重み値を別個に持っディジタル信号を供給する
   装置と。 おのおの開および閉の状態を有しかつおのおの特定の電
   流を供給丁゛るために閉状態で作動する複数個のスイッ
   チと、１：：１ 複数個のスイッチと組み合わされる複数個の論理回路が
   おのおの信号供給装置に応動するとともに次の重みのデ
   ィジタル有効係数の特定論理回路網に応動じて特定の重
   みのディジタル有効係数のディジタル信号およびかかる
   特定論理回路網からの信号を受信し、またスイッチに作
   動結合されて特定の重みのディジタル有効゛係数により
   かつかかるディジタル信号の特性により複数個のスイッ
   チを閉じるとともに次の最も高いディジタル有効係数の
   ディジタル信号の特性にし・たがって、次のディジタル
   有効係数のかかる数字の重み有効係数および前に閉じた
   スイッチ次第で、閉じるように複数個の次の重みディジ
   タル有効係数で論理回路網を準備する前記複数個の論理
   回路網と、スイッチに作動結合されて各瞬間における複
   数個の閉じたスイッチを通る電流の蓄積に当該瞬間−に
   相当する出力信号を供・給する装置と、の組合せを有す
   ることを特徴とする前記変換装置〇Ｇ　　前記特許請求
   の範囲第（９）項記載の組合せの変換゛装置において、 論理回路網は特定の重み有効係数の数字を表丁信号およ
   び次の重み有効係数の信号忙応動してかかる信号の個々
   の１つの特性にしたがってそれらの組み合わされるスイ
   ッチを閉じる第１デートを含み、また特定の重み有効係
   数の数字を表丁信号および次の重み有効係数の信号に応
   動してかかる両信号の特性にしたがってそれらの組み合
   わされるスイッチを閉じる第２デートを含むことを特徴
   とする前記変換装置。 αυ　前記特許請求の範囲第ａ１項記載の組合せの変換
   装置において、 スイッチはトランジスタであり、かつ信号供給装置、ス
   イッチ、論理回路網、および出力装置は集積回路チップ
   上に配置されることを４１徴とする前記変換装置。 ａ渇　　前記特許請求の範囲第（９）項記載の組合せの
   変換装置において、 信号供給装置、スイッチ、論理回路網、および出力装置
   は集積回路チップ上にモジュールとして配置され、かつ
   複数個のかかるモジュールが集積回路チップ上に配置さ
   れることを４Ｉ徴とする前記変換装置。 Ｉ　前記特許請求の範囲第Ｑｌ）項記載の組合せの変換
   装置において。 スイッチ、論理回路網、信号供給装置、および出力装置
   は集積回路チップ上にモジュールとして配置され、かつ
   複数個のかかるモジュールが集積回路チップ上に配置さ
   れるとともにディジタル表示の数字の数な増加するよう
   に電気相互接続される構造にされ、また追加の論理回路
   網が複数個のモジュールと組み合わされてディジタル表
   示の数字の数を増加するようにかかる七ジュールを電子
   相互接続することＶ４Ｉ徴とする前記変換装置。 α４　前記特許請求の範囲第α３項記載の組合せの変換
   装置において、 各数字用のスイッチが集積回路チップ上の各モジュール
   において隔離関係に配置されることｖ４Ｉ徴とする前記
   変換装置。 ａ！９　　前記特許請求の範囲第ｔ１７Ｊ項記載の組合
   せの変換装置くおいて、 複数個のスイッチに相当する追加スイッチが電流の流れ
   を受けるために具備され、また追加スイッチを通る電流
   の流れの変化にしたがって出力装置の電流の流れを変え
   る装置が具備されることを特徴とする前記変換装置。 翰　前記特許請求の範囲第ａ１項記載の組合せの変換装
   置において、第１　ｒ　−）および第２ｒ−）が構成さ
   れかつ相互接続されて、信号供給装置の信号によって表
   されるディジタル値の漸増と共に同じトランジスタを導
   通に保つとともにかかるディジタル値の漸増と共に追加
   トランジスタを導通させるととｖＩ！＃徴とする前記変
   換装置−０αｒＩチイジタル表示値とディジタル表示値
   に相当するアナログ表示値との間で変換する装置であっ
   て、 特定の値Ｖｍ増的ＫｆＩＬかつ特定のディジタル有効係
   数の重み値を別個に持つディジタル信号を供給する装置
   と、 おのおの特定の重みの有効係数の別個な数字を表す信号
   を受信するよＬＫ接続された第１入力端子を持ちかつ減
   少した有効係数の信号を受信するように接続された第２
   入力端子を持つ第１　？−）であり、その入力端子に加
   えられる信号の個々の信号の特性により活性化されるよ
   うに構成される前記第１デートと、 おのおの特定の重みの有効係数の別個な数字な表す信号
   を受信するように接続された第１入力端子を持ちかつ減
   少した有効係数の信号を受信するように接続された第２
   入力端子１持つ第２デートであり、その入力端子に加え
   られるかかる両信号の特性により活性化されるように構
   成される＃！２ゲートと、 マトリックス関係に接続される前記第１）ｆ−）および
   前記第２ｒ−トと、 開状態と閉状態とを持ちかつ第１および１ｇ２ｆ−トに
   よって形成されるマトリックス関係に接続されて、各瞬
   間にディジタル信号によって表わされるディジタル値次
   第で当該瞬間にモノトニック関係にスイッチを閉じる複
   数個のスイッチと。 スイッチの閉に応動して各瞬間に閉じられるスイッチ次
   第の特性を持つ出力信号を当該瞬間に作る装置と、 の組合せを有することＹ％黴とする前記変換装置。 ａの　前記特許請求の範囲第（１？）項、記載の組合せ
   の変換装置において、ディジタル信号によって表される
   値の漸増と共に、モノ）＝ツク方式で追加スイッチの漸
   増数を閉じさせて、ディジタル−スイッチにより表され
   る値の漸増につれて前に閉じた。特定のスイッチにどん
   な変化も生じさせないマトリックス関係が構成されるこ
   とを特徴とする前記変換装置。 （ＩＩ　　前記特許請求の範囲第（１８１項記載の組合
   せの変換装置において、 複数個のモジュールが前記第ａｓ項記載のとおりおのお
   の構成され、また第１および第２ｒ−トの追加ｒ−）が
   具備されて変換に伴う数字の数を増加するマトリックス
   関係に異なるモジュールを電気結合することｖＩｆ！ｆ
   徴とする前記変換装置。 （社）前記特許請求の範囲第舖項記載の組合せの変換装
   置において、異なるモジュールが集積回路チップ上に配
   置されることＶ＊＊とする前記変換装置。 Ｑυ　前記特許請求の範囲第（イ）項記載の変換装置に
   おいて、スイッチがトランジスタな構成しかつトランジ
   スタを通る電流を調整する装置が含まれることを４Ｉ徴
   とする前記変換装置。 （２）９Ｐ４ジタル表示値とディジタル表示値に相当す
   るアナログ表示値との間で変換する装置であって、 特定の値を漸増的に表しかつ特定のディジタル有効係数
   の重み値を別個に持つディジタル信号を供給する装置と
   、 おのおの開状態と閉状態とを持ちかつおのおの特定の電
   流を作るように閉状態で作動する複数個のスイッチと、 スイッチと組み合わされかつディジタル信号に応動じて
   、各瞬間にディジタル信号によって表されるディジタル
   値にしたがって当該瞬間に複数個、のスイッチを閉じる
   とともにかかるディジタル値の漸増と共に前に閉じたス
   イッチを閉状態に保ち、スイッチのモノトニック作動を
   与える装置と、閉スィッチに応動して、各瞬間に閉じら
   れたスイッチ次第で当該瞬間に特性を持つ出力信号な作
   る装置と、 の組合せを有することを特徴とする前記変換装置。 （至）前記特許請求の範囲第（２）項記載の組合せの変
   換装置において、 スイーツチ閉止装置がディジタル信号に応動する論理回
   路網のマ）　ＩＪソックス列を含むことを４！徴とする
   前記変換装置。 （財）前記特許請求の範囲第（至）項記載の組合せの変
   換装置忙おいて、 スイッチはトランジスタを構成しかつ信号供給装置、ス
   イッチ、論理回路網、および出力装置が集積回路チップ
   上忙配置されることを特徴とする前記変換装置。 （ハ）前記特許請求の範囲第（財）項記載の組合せの変
   換装置において、 複数個の七シュｉルが集積回路チップ上に配置されかつ
   前記第（財）項記載と事実上同じ構造の各モジュールが
   具備され、またアナログ値とディジタル値との間の変換
   に伴う数字の数を増加するようにモジュールを電気結合
   する装置が集積回路チップ上に具備されることｔ’ｓ徴
   とする前記変換装置。 弼　前記特許請求の範囲第（ハ）項記載の組合せの変換
   装置において、− モジュールを結合する装置は各−関にディジタル信号に
   よって表されるディジタル値にしたがって当該瞬間に多
   数のスイッチを閉じるとともに％スイッチのモノトニッ
   ク作動を与えるように前に閉じたスイッチをかかるディ
   ジタル値の漸増と共に閉状態に保つことを特徴とする前
   記変換装置。 ＠　ディジタル表示値とディジタル表示値に相当するア
   ナログ表示値との間で変換する装置であって、 おのおの開状態と閉状態とを持ちかつ閉状態で特定の特
   性を持ち、開状態で常時作動する複数個のスイッチと、 おのおの特定の重みの有効係数のディジタル値を表す信
   号な受信する複数個の入力ラインと、おのおの１対の入
   力信号を受信しかつ入力信号のいずれかの特性により導
   通するように構成された複数個の第１デートと、 おのおの１対の入力信号を受信しかつ内入力信号の特性
   により導通するように構成された複数個の第２ｒ−トと
   、 ディジタル信号によって表されるディジタル値の各瞬間
   における値次第で多数のスイッチを当該瞬間に閉じかつ
   ディジタル値ｖ衷丁前に閉じたスイッチをディジタル値
   の漸増の開閉状態に保つように、マトリックス関係に電
   気接続される前記複数個の第１デートおよび第２デート
   と、スイッチに接続されて各瞬間に閉じたスイッチの数
   次第の特性を持つ出力信号な当該瞬間に供給する装置と
   、 の組合せを有することを特徴とする前記変換装置（至）
   前記特許請求の範囲第■項記載の組合せの変換装置であ
   って、 「オア」デートである第１で一トと「アンｒ」ｒ−）で
   ある第２グー）！含むこと’ｉｇＩ￥１ｇｉとする前記
   変換装置。 （至）前記特許請求の範囲第（至）項記載の組合せの変
   換装置であって、 対にされた第１ｒ−）および第２ゲートがおのおの同一
   人力信号に応動する前記第１および第２デートな含むこ
   とな！＃黴とする前記変換装置。 （至）前記特許請求の範囲第一項記載の組合せの変換装
   置であって、 次の最も高いディジタル有効係数の数字について第１ゲ
   ートの各１個および第２ｒ−トの４ｒ１＠に加えられる
   各個の数字用の各第１デートからの出力と、 次の最奄高いディジタル有効係数の数字について第１ダ
   ートの各１個および第２デートの各１＠に加えられる各
   個の数字用の各第２デートからの出力と、 を含むことｔ＃特徴とする前記変換装置。 ６υ　前記特許請求の範囲第（至）項記載の組合せの変
   換装置において、 入力ライン、スイッチ、第１デ＋ト、第２ｒ−ト、およ
   び出力装置がチップ上に配置されかつスイッチがトラン
   ジスタを構成することｔ％黴とする前記変換装置。 装置において、　′ 入力ライン、スイッチ、第１ｒ−ト、１ｇ２デート、お
   よび出力装置がチップ上にモジエールとして配置されか
   つ複数個のかかるモジュールはチップ上に配置されると
   ともに電気相互接続されてディジタル表示とアナログ表
   示との間の変換に伴う数字の数を増加量るように構成さ
   れることを特徴とする前記変換装置。 （至）ディジタル表示値とディジタル表示値に相当する
   アナログ表示値との間で変換する装置であって。 複数個の入力ラインと、 別個に重みを付けたディジタル有効係数の数字を表す信
   号を人力ラインの別個なラインにそれぞれ加える装置と
   、 工よ１．１．□ヶ１１：ちヵ、っ、ヵ態□、１ヶ持つ複
   数個のスイッチと。 特定の重み有効係数の各個の数字についてマトリックス
   関係に電気配列された複数個の論理回路網が特定の重み
   有効係数の偵々の数字Ｖ表示信号に応動して、かかる個
   々のディジタル信号の特性にしたがって数字の重み有効
   係数に相当する特定数のスイッチの閉な作り、かつ次の
   最も高いディジタル有効係数の数字の値にしたがって多
   数の追加スイッチを閉じるように次の最屯高い有効係数
   のマトリックスにおける第１論理回路網を準備し、かつ
   次の最も高い重み有効係数のディジタル信号の特性にし
   たがって多数の追加スイッチを閉じるように次の最も高
   いディジタル有効係数の第２論理回路網をマトリックス
   関係に準備する際に、より低い重み有効係数のディジタ
   ル信号の特性次第で、より低いディジタル有効係数の論
   理回路網と共動する前記複数個の論理回路網と、 の組合せを有すること７％像とする前記変換装置（財）
   前記特許請求の範囲第（至）項記載の組合せの変換装置
   であって、 ゛各個の数字を表丁何号または次の最も低い重み有効係
   数の数字を表す信号に応動するＭ１ｗＫ理回路網を備え
   、さらに各個の数字を表す信号および次の最も低い重み
   有効係数の数字を表す信号に応動する第２論理回路網を
   備える、各個の数字用の論理回路網を含むこと’ｔ−＊
   徴とする前記変換装置。 （至）前記特許請求の範囲第＠項記載の組合せの変換装
   置もあって、 各個の数字を表丁信号に応動する第１入力端子と次の最
   も低い重み有効係数の論理回路網の各個に応動する第２
   入力端子とを備える各個の数字用の論理回路網が対にな
   っていて、入力信号の少なくとも１つの特性の発生によ
   り対の論理回路網の第１回路網で応動しかつ両人力信号
   の特性の発生により対の論理回路網の第２回路網で応動
   する前記各個の数字用の論理回路網を含むことｔ−特徴
   とする前記変換装置。 （至）前記特許請求の範囲第（至）項記載の組合せの変
   換装置において、 入力ライン、信号供給装置、スイッチ、論理回路網、お
   よび出力装置がチップ上忙配置され、各個の数字用の論
   理回路網はその数字を表示信号または次の最も低い重み
   有効係数の数字を表す信号に直接応動する第１の追加論
   理回路網な含むととも忙、その数字を表丁信号および次
   の最も低い重み有効係数の数字を表丁信号に直接応動す
   る第２の論理回路をさらに含むことＶ％徴とする前記変
   換装置。 皇η　前記特許請求の範囲第（至）項記載の組合せの変
   換装置において、 スイッチがエミッタ、ペースおよびコレクタを持つトラ
   ンジスタを構成し、エミッタ、ペースおよびコレクタの
   １つはトランジスタを非導通忙保つようにバイアスされ
   、かつエンツタ、ペースおよびコレクタのもう１つは組
   み合わされる論理回路からの信号を受信して導通するよ
   うに接続され、さらにトランジスタの工２ツタ、ペース
   およびコレクタのもう１つはアナログ−信号装置に接続
   されて各瞬間に導通するトランジスタの数により当該瞬
   間にアナログ−信号装置な通る電流の流れを作ることｔ
   ４Ｉ徴とする前記変換装置。 （至）前！ｅ特許請求の範囲第（至）項記載の組合せの
   変換装置において、 スイッチ−閉止装置は各瞬間にディジタル信号により表
   されるディジタル値にしたがって当該瞬間に複数情の多
   数の一イッチを閉じ、また出力装置は各瞬間に閉じられ
   るスイッチの数による特性な持つ出力信号を当該瞬間に
   作る、ことを特徴とする前記変換装置。 （至）前記特許請求の範囲第−項記載の組合せの変換装
   置において、 複数個のスイッチはマトリックス関係に接続されて各瞬
   間にディジタル信号によって表されるディジタル値に相
   当する多数のスイッチを当該瞬間に七ノドニック関係に
   閉じ、また 出力信号装置は各瞬間に閉じたスイッチの数に関係のあ
   る特性を持つ出力信号な当該瞬間に作る、ことを特徴と
   する前記変換装置。 ＠〔前記特許請求の範囲第（９）　）Ｊ記載の組合せの
   変換装置において、才パ 各論理回路網は論理回路網に加えられたディジタル信号
   の重み有効係数に相当する被数個の多数のスイッチな閉
   じるとともに１次のディジタル有効係数のかかる数字の
   重み有効係数により１次のディジタル有効係数のディジ
   タル信号の特性にしたがって追加数のスイッチを閉じる
   ように次の重みディジタル有効係数の複数個の論理回路
   網を準備することＶ％像とする前記変換装置。 θυ　前記特許請求の範囲第（１）項記載の組合せの変
   換装置において− 論理回路網はマトリックスにある回路網の電気配置によ
   りかつ数字の値により多数のスイッチに電流を通し、ま
   た 出力電流装置は各瞬間に閉じたスイッチの数に相当する
   大きさの出力電流を当該瞬間に供給する、ことＶ特徴と
   する前記変換装置。