JPS5857750B2 - Interlace display method and device for display device - Google Patents

Interlace display method and device for display device

Info

Publication number
JPS5857750B2
JPS5857750B2 JP8204178A JP8204178A JPS5857750B2 JP S5857750 B2 JPS5857750 B2 JP S5857750B2 JP 8204178 A JP8204178 A JP 8204178A JP 8204178 A JP8204178 A JP 8204178A JP S5857750 B2 JPS5857750 B2 JP S5857750B2
Authority
JP
Japan
Prior art keywords
raster
output
odd
display
rasters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8204178A
Other languages
Japanese (ja)
Other versions
JPS5510610A (en
Inventor
洋二 西尾
将弘 岩村
長晴 浜田
茂雄 久保木
重秋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8204178A priority Critical patent/JPS5857750B2/en
Publication of JPS5510610A publication Critical patent/JPS5510610A/en
Publication of JPS5857750B2 publication Critical patent/JPS5857750B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Description

【発明の詳細な説明】 本発明はディスプレイ装置に係り、特にインターレース
表示(とびこL7走査による表示)において表示文字の
゛ゆらぎパのない良好な画質を得るためのインターレー
ス表示方法および装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a display device, and more particularly to an interlaced display method and device for obtaining good image quality without fluctuation of displayed characters in interlaced display (display using interlaced L7 scanning).

インターレース表示においては第1図に示すように偶数
フィールドでは実線で示されたラスタ上の文字ビットを
表示し、奇数フィールドでは点線で示されたラスタ上の
文字ビットを表示して両フィールドで完全な画像を得る
ことは周知である。
In interlaced display, as shown in Figure 1, character bits on the raster indicated by solid lines are displayed in even fields, character bits on the raster indicated by dotted lines are displayed in odd fields, and both fields are completely displayed. Obtaining images is well known.

従来のインターレース表示方式ではすべての表示行に亘
って偶数フィールドではラスタ番号O12,4,6,8
の文字ドツトが表示され、奇数フィールドではラスタ番
号1.3.5.7.9の文字ドツトが表示される。
In the conventional interlaced display method, raster numbers O12, 4, 6, 8 are used for even fields across all display lines.
Character dots with raster numbers 1.3.5.7.9 are displayed in odd-numbered fields.

ところで、第1図の文字”E I+の偶数フィールドと
奇数フィールドの輝点の数の比は4対21になり、また
、文字n T 11では6対11になり、両フィールド
間の輝点の数のアンバランスがある。
By the way, the ratio of the number of bright spots in the even field and the odd field for the character "E I+" in Figure 1 is 4:21, and for the character n T 11 it is 6:11, and the ratio of the bright spots between both fields is 4:21. There is a numerical imbalance.

その他の文字についても同様なアンバランスがあり、表
示画面全体で見た場合でも偶数フィールドと奇数フィー
ルド間では平均的に数倍以上の輝点のアンバランスがあ
る。
Similar imbalances exist for other characters, and even when viewed over the entire display screen, there is an imbalance of bright spots that is several times larger on average between even and odd fields.

このため、陰極線管のビーム電流は輝点の数のアンバラ
ンスに比例して変化する。
Therefore, the beam current of the cathode ray tube changes in proportion to the imbalance in the number of bright spots.

ビーム電流の変化により陰極線管の高圧電源電圧が変動
し、これにより偶数フィールドと奇数フィールドで画面
サイズが変動して表示文字に好ましくない”ゆらぎ″を
生じることになる。
Changes in the beam current cause fluctuations in the high-voltage power supply voltage of the cathode ray tube, which causes the screen size to vary between even and odd fields, causing undesirable "fluctuation" in displayed characters.

通常のインターレース表示において、偶数フィールドお
よび奇数フィールドでそれぞれどの部分のドツトが表示
されるのかについて第2図A−Cを用いて説明する。
In a normal interlaced display, which portions of dots are displayed in even and odd fields will be explained with reference to FIGS. 2A to 2C.

第2図A−Cは、文字Eを2行表示した場合を示す。FIGS. 2A to 2C show the case where the character E is displayed in two lines.

まず、偶数フィールドにおいて表示される、ラスタを第
2図Aに示す。
First, FIG. 2A shows a raster displayed in an even field.

これを見れば明らかなように、各行とも、ラスタ2.4
.6.8に夫々1ドツト(図の○印が1ドツトの輝点を
表わす。
As you can see, each row is raster 2.4
.. 6.1 dot in each of 8 (○ mark in the figure represents a bright spot of 1 dot.

)の表示がある。つまり、偶数フィールドでは、文字E
の輝点は4ドツトとなる。
) is displayed. That is, in an even field, the letter E
The bright spot is 4 dots.

奇数フィールドにおいて表示されるラスタを第2図Bに
示す。
The raster displayed in the odd field is shown in FIG. 2B.

第2図Bでは、各行とも文字Eの輝点は21ドツトとな
っている。
In FIG. 2B, the bright spot of the letter E is 21 dots in each line.

第2図Aと第2図Bの表示は、交互に繰り返され、第2
図Cの如く表示される訳である。
The displays in Figures 2A and 2B are repeated alternately,
It is displayed as shown in Figure C.

しかし、第2図Aと第2図Bから明らかなように、偶数
フィールドと奇数フィールドでの輝点の数のアンバラン
スがある。
However, as is clear from FIGS. 2A and 2B, there is an imbalance in the number of bright spots between even and odd fields.

このアンバランスの程度が大きければ大きい程゛ゆらぎ
″が生じる原因となることは上述した通りである。
As mentioned above, the greater the degree of this unbalance, the more "fluctuation" will occur.

上記文字の゛ゆらぎ″を解消する本質的な対策は陰極線
管の高圧電源を負荷(ビーム電流)の変化に対して安定
化することであるが、高度な技術とそれに見合った高価
な陰極線管が離京される。
The essential measure to eliminate the above-mentioned "fluctuation" is to stabilize the high-voltage power supply of the cathode ray tube against changes in the load (beam current), but this requires advanced technology and an appropriately expensive cathode ray tube. He leaves Tokyo.

本発明の目的は上記した従来技術の欠点を解消し、文字
の“ゆらぎ″のない安定したインターレース表示方法お
よび装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to provide a stable interlaced display method and apparatus without "fluctuation" of characters.

本発明は、偶数フィールドと奇数フィールド間の文字の
輝点りアンバランスを解消するために、1行を2n+1
ラスクで構成する場合を例にとると、第3図に示すよう
に偶数フィールドの偶数行(偶数ライン)ではO12,
4,6、・・・・・・、2nなるラスタアドレスを発生
し、偶数フィールドの奇数行(奇数ライン)では1.3
.5、・・・・・・2n1なるラスタアドレスを発生し
、奇数フィールドの偶数行では1.3.5、・・・・・
・、2n−1なるラスタアドレスを発生し、奇数フィー
ルドの奇数行では024.6、・・・・・・、2nなる
ラスタアドレスを発生するようラスタカウンタのリセッ
トタイミングとラスタカウンタの出力をフィールドの偶
奇と行(ライン)の偶奇によってコントロールしたもの
である。
In the present invention, in order to eliminate the unbalance of bright spots of characters between even and odd fields, one line is divided into 2n+1
For example, in the case of a rask configuration, as shown in Fig. 3, in the even rows (even lines) of the even field, O12,
Generates raster addresses of 4, 6, ..., 2n, and 1.3 for odd lines in even fields.
.. Generates a raster address of 5,...2n1, and 1.3.5,... for even rows in odd fields.
・The reset timing of the raster counter and the output of the raster counter are adjusted to generate a raster address of 024.6, 2n-1 in the odd row of an odd field and a raster address of 2n. It is controlled by the evenness and oddness of the lines.

この方法により表示した例を第3図に示す。An example of display using this method is shown in FIG.

第3図をみればわかるように、偶数フィールドの文字E
の輝点の数と奇数フィールドの文字Eの輝点は2行分で
みた場合には同一となる。
As you can see in Figure 3, the letter E in the even field
The number of bright spots of the letter E and the bright spots of the letter E in the odd field are the same when viewed in two lines.

つまり、この場合には、1:1になり、文字の゛ゆらぎ
パの解消に効果的である。
That is, in this case, the ratio is 1:1, which is effective in eliminating character fluctuations.

第3図の表示例を更に詳細に示しているのが第4図A−
Cである。
Figure 4A shows the display example in Figure 3 in more detail.
It is C.

まず、第4図Aは、偶数フィールドにおいて表示される
ラスタを示す。
First, FIG. 4A shows a raster displayed in an even field.

図の○印が1ドツトの輝点を示す。The circle mark in the figure indicates a single dot bright spot.

第4図Aをみれば明らかなように、偶数行での輝点の数
と、奇数行での輝点の数とが異なる。
As is clear from FIG. 4A, the number of bright spots on even-numbered rows is different from the number of bright spots on odd-numbered rows.

つまり、偶数フィールドにおける偶数行の表示は、偶数
ラスタに該当する輝点を表示する。
That is, the display of even rows in even fields displays bright spots corresponding to even rasters.

偶数フィールドにおける奇数行の表示は、奇数ラスタに
該当する輝点を表示する。
The display of odd rows in even fields displays bright spots corresponding to odd rasters.

次に、奇数フィールドにおいては、第4図Bに示すよう
に、第4図Aの場合と逆のラスタ表示となる。
Next, in the odd field, as shown in FIG. 4B, the raster display is reversed to that in FIG. 4A.

つまり、奇数フィールドにおける(第4図Bの場合)偶
数行の表示は、奇数ラスタに該当する輝点を表示する。
That is, the display of the even rows in the odd field (in the case of FIG. 4B) displays bright spots corresponding to the odd raster.

奇数フィールドにおける奇数行の表示は、偶数ラスタに
該当する輝点を表示する。
The display of odd rows in odd fields displays bright spots corresponding to even rasters.

これらのフィールドは、交互に繰り返され、第4図Cの
如く文字が表示される。
These fields are repeated alternately and the characters are displayed as in FIG. 4C.

このような表示方法を採れば、第4図の場合、偶数フィ
ールドで表示される輝点の数(偶数行の輝点数4+奇数
行の輝点数21)と、奇数フィールドで表示される輝点
の数(偶数行の輝点数21+奇数行の輝点数4)とが同
じ数となる。
If this display method is adopted, in the case of Figure 4, the number of bright spots displayed in the even field (number of bright spots in the even numbered rows is 4 + the number of bright spots in the odd numbered rows is 21) and the number of bright spots displayed in the odd numbered fields is The number (21 bright spots on even rows + 4 bright spots on odd rows) is the same number.

つまり、偶奇フィールドにおける輝点の数のアンバラン
スを少なくすることができる。
In other words, the imbalance in the number of bright spots in even-odd fields can be reduced.

陰極線管のビーム電流は輝点の数のアンバランスに比例
して変化するので、上述の如き表示方法によればビーム
電流の変化が少ない。
Since the beam current of a cathode ray tube changes in proportion to the imbalance in the number of bright spots, the above-described display method causes little change in the beam current.

したがって、陰極線管の高圧電源電圧の変動が少なくな
り、これにより偶数フィールドと奇数フィールドにおけ
る画面サイズの変動が少なくなり、゛ゆらぎ″の少ない
表示が得られる。
Therefore, fluctuations in the high-voltage power supply voltage of the cathode ray tube are reduced, thereby reducing fluctuations in screen size between even and odd fields, and a display with less "fluctuation" can be obtained.

次に本発明の一実施例を図面によって説明する。Next, one embodiment of the present invention will be described with reference to the drawings.

第5図について説明すると、ラスク数レジスタ100に
9すなわち2進数の「1001」あるいは8すなわちl
−1000Jを設定すると第3図に示すラスタアドレス
が得られる。
To explain FIG. 5, the rusk number register 100 contains 9, that is, the binary number "1001" or 8, that is, l.
If -1000J is set, the raster address shown in FIG. 3 is obtained.

今は9あるいは8が設定されているとする。Assume that 9 or 8 is currently set.

第5図のタイムチャートを第6図及び第7図に示すがそ
れらとともに説明する。
The time chart of FIG. 5 is shown in FIGS. 6 and 7, and will be explained together with them.

まずラスタカウンタ111の動作について述べる。First, the operation of the raster counter 111 will be described.

ラスタカウンタ111には1/2ラスタ時間周※※期の
クロック200が入力され、ラスタカウンタ出力201
は第4図、第5図に示すようにカウントアツプする。
A clock 200 with a 1/2 raster time period is input to the raster counter 111, and the raster counter output 201
is counted up as shown in FIGS. 4 and 5.

一致ゲート105ではカウンタ出力201の最下位ビッ
トを除く上位ビットとラスク数レジスタ100の最下位
ビットを除く上位ビットすなわち「100」とが比較さ
れる。
The match gate 105 compares the upper bits of the counter output 201 excluding the least significant bit with the upper bits of the rask number register 100 excluding the least significant bit, that is, "100".

したがってラスタカウンタ出力201が8と9の時に一
致信号204が出力される。
Therefore, when the raster counter output 201 is 8 and 9, a match signal 204 is output.

そして偶数フィールドで偶数行の時及び奇数フィールド
で奇数行の時(すなわち行カウンタ最下位ビット出力2
02と偶数フィールド信号207とのレベルが異なって
EORゲート102の出力がハイレベル(Highle
vel )となったとき)には、一致信号204は1ラ
スタ時間遅延ゲート109に入力されて1ラスタ時間遅
れた最大ラスタ信号205が得られる。
Then, when it is an even number row in an even field and when it is an odd number row in an odd field (i.e., the row counter least significant bit output 2
02 and the even field signal 207 are different, and the output of the EOR gate 102 is at a high level.
vel ), the coincidence signal 204 is input to the one raster time delay gate 109 to obtain the maximum raster signal 205 delayed by one raster time.

偶数フィールドで奇数行の時及び奇数フィールドで偶数
行の時(すなわち、行カウンタ最下位ビット出力202
と偶数フィールド信号207とのレベルが同じになって
EORゲート102の出力がローレベル(Low 1e
vel )となったとき)には、一致信号204がその
まま最大ラスタ信号205となる。
When there is an odd number of rows in an even field and when there is an even number of rows in an odd field (i.e., the row counter least significant bit output 202
The level of the even field signal 207 becomes the same, and the output of the EOR gate 102 becomes a low level (Low 1e
vel ), the coincidence signal 204 becomes the maximum raster signal 205 as it is.

行カウンタ最下位ビット信号202と偶数フィールド信
号207とEORゲート102の出力との関係を第1表
に示す。
Table 1 shows the relationship between the row counter least significant bit signal 202, the even field signal 207, and the output of the EOR gate 102.

なお、偶数行であるか奇数行であるかはそれぞれ行カウ
ンタの最下位ビット出力202のLowレヘル、Hig
hレベルに対応し、偶数フィールドか奇数フィールドで
あるかはそれぞれ偶数フィールド信号20γのHigh
レベル、Lwwレベルに対応している。
Note that whether it is an even numbered row or an odd numbered row is determined by the Low level and High level of the least significant bit output 202 of the row counter, respectively.
h level, and whether it is an even field or an odd field is determined by the High level of the even field signal 20γ.
It corresponds to level and Lww level.

最大ラスタ信号205はパルス幅変換ゲート110に入
力され、パルス幅が後半の1/2幅のラスタカウンタリ
セット信号206に変換され、ラスタカウンタ111を
リセットする。
The maximum raster signal 205 is input to a pulse width conversion gate 110, where the pulse width is converted into a raster counter reset signal 206 with the latter half width, and the raster counter 111 is reset.

次にラスタカウンタ出力201からラスタアドレス20
3への変換について述べる。
Next, from the raster counter output 201 to the raster address 20
The conversion to 3 will be described.

ラスタカウンタ出力201の最下位ビットは使用せずに
、上位ビットはそのままラスタアドレス203として使
用する。
The least significant bit of the raster counter output 201 is not used, and the upper bit is used as it is as the raster address 203.

ラスタアドレス203の最下位ビットはインバータ11
2の出力を用いる。
The least significant bit of raster address 203 is inverter 11
Use the output of 2.

インバータ112の出力は、第1表から判るように偶数
フイ−ルドで奇数行の時と奇数フィールドで偶数行の時
はHighレベルとなり、それ以外の時はLOWレベル
となる。
As can be seen from Table 1, the output of the inverter 112 is at a high level when the field is an even field and an odd row, and when it is an even field and an even row, and at other times it is a low level.

例えば、第7図に示すように、偶数フィールドにおける
偶数行でラスタカウンタ出力201が8と9のとき(2
進数で表わすと8が「1000」で9が「1001」と
なる。
For example, as shown in FIG. 7, when the raster counter output 201 is 8 and 9 in an even row in an even field (2
When expressed in base numbers, 8 is "1000" and 9 is "1001".

)は、インバータ112の出力はrOJであるのでラス
タアドレスはJlooOJ、すなわち8となる。
), the output of the inverter 112 is rOJ, so the raster address is JlooOJ, that is, 8.

したがって、第6図、第7図に示すようにラスタアドレ
ス203が得られ、第3図あるいは第4図A−Cで示し
た如きラスタアドレスを発生することになる。
Therefore, a raster address 203 as shown in FIGS. 6 and 7 is obtained, and raster addresses as shown in FIG. 3 or FIG. 4 A-C are generated.

この実施例によれば、高度の技術が要求され、かつ高価
な高圧安定化電源を備えた陰極線管を使わずに、文字の
゛ゆらぎ″のない安定したインターレース表示が行え、
インターレース表示の文字品質の向上とディスプレイ装
置のコスト低減の効果が顕著である。
According to this embodiment, stable interlaced display without character fluctuation can be performed without using a cathode ray tube that requires advanced technology and is equipped with an expensive high-voltage stabilized power supply.
The effects of improving character quality in interlaced display and reducing cost of display devices are remarkable.

第8図は本発明の他の実施例を示すもので、第5図と同
一部分は同一符号で示す。
FIG. 8 shows another embodiment of the present invention, in which the same parts as in FIG. 5 are designated by the same reference numerals.

第5図と異なる点は、ラスタカウンタロック300を1
ラスタ時間周期にしたことによって、ラスタカウンタ1
11を1ビツト少なくできたことと、リセット信号発生
回路113のパルス輻変換ゲート110が不要になった
ことである。
The difference from FIG. 5 is that the raster counter lock 300 is
By setting the raster time period, the raster counter 1
11 can be reduced by one bit, and the pulse conversion gate 110 of the reset signal generation circuit 113 is no longer necessary.

第8図のラスタ数レジスタに9あるいは8を設定した場
合のタイムチャートを第9図、第10図に示す。
FIGS. 9 and 10 show time charts when 9 or 8 is set in the raster number register in FIG. 8.

この動作を以下に説明する。ラスタ数レジスタ100に
9あるいは8を設定すると第3図に示すラスタアドレス
が得られる。
This operation will be explained below. When 9 or 8 is set in the raster number register 100, the raster address shown in FIG. 3 is obtained.

今9あるいは8が設定されているとする。Assume that 9 or 8 is currently set.

まずラスタカウンタ111の動作について述べる。First, the operation of the raster counter 111 will be described.

ラスタカウンタ111には1ラスタ時間周期のクロック
300,6”=入力され、ラスタカウンタ出力201は
第9図、第10図に示すようにカウントアツプする。
A clock 300,6'' of one raster time period is input to the raster counter 111, and the raster counter output 201 counts up as shown in FIGS. 9 and 10.

一致ゲート105ではカウンタ出力201とラスタ数レ
ジスタ100の最下位ビットを除く上位ビットすなわち
「100Jとが比較される。
The match gate 105 compares the counter output 201 and the upper bits of the raster number register 100 excluding the least significant bit, that is, "100J."

したがってラスタカウンタ出力201が4の時に一致信
号204が出力される。
Therefore, when the raster counter output 201 is 4, a match signal 204 is output.

そして偶数フィールドで偶数行の時及び奇数フィールド
で奇数行の時、すなわち第1表に示すように202と2
07のレベルが異なってEORゲート102の出力がH
ighレベルの時は、一致信号204は■ラスク時間遅
延ゲート109に人力されて1ラスタ時間遅れた最大ラ
スタ信号及びラスタカウンタリセット信号206が得ら
れる。
And when it is an even number field and an even number row, and when it is an odd number field and an odd number row, that is, 202 and 2 as shown in Table 1.
07 is different, and the output of the EOR gate 102 is H.
When at the high level, the coincidence signal 204 is input to the rask time delay gate 109 to obtain the maximum raster signal and raster counter reset signal 206 delayed by one raster time.

偶数フィールドで奇数行の時及び奇数フィールドで偶数
行の時、すなわち第1表に示すように202と207の
レベルが同じとなってEORゲート102の出力がLo
wレベルの時は、一致信号204がそのまま最大ラスタ
信号及びラスタカウンタリセット信号206になる。
When it is an even field and an odd row, and when it is an odd field and an even row, as shown in Table 1, the levels of 202 and 207 are the same and the output of the EOR gate 102 is Low.
At the w level, the match signal 204 directly becomes the maximum raster signal and raster counter reset signal 206.

なお、偶数行であるか奇数行であるかはそれぞれ行カウ
ンタの最下位ビット出力202のLow レベル、Hi
ghレベルに対応し、偶数フィールドが奇数フィールド
であるかはそれぞれ、偶数フィールド信号207のHi
ghレベル、Lowレベルに対応している。
Note that whether it is an even numbered row or an odd numbered row is determined by the Low level or High level of the least significant bit output 202 of the row counter, respectively.
Corresponding to the gh level, whether an even field is an odd field is determined by the Hi level of the even field signal 207.
Compatible with gh level and low level.

次にラスタカウンタ出力20・1からラスタアドレス2
03の変換について述べる。
Next, from raster counter output 20/1 to raster address 2
The conversion of 03 will be described.

ラスタカウンタ出力201のI′ビットはラスタアドレ
スの2n+1 ビットとして用いる。
The I' bit of the raster counter output 201 is used as the 2n+1 bit of the raster address.

また、ラスタアドレスの最下位ビットはインバータ11
2の出力ヲ用いる。
Also, the least significant bit of the raster address is transferred to the inverter 11.
Use the output of 2.

インバータ112の出力は第1表から判るように偶数フ
ィールドで奇数行の時と奇数フィールドで偶数行の時は
Highレベルになり、それ以外の時はLow レベル
になる。
As can be seen from Table 1, the output of the inverter 112 is at High level when the field is an even field and an odd row, and when the field is an odd field and an even row, and at other times it is a Low level.

このため、例えば第10図に示すように、偶数フィール
ドにおける偶数行でラスタカウンタ出力201が3のと
き(2進数表示で「11」のとき)、インバータ112
の出力はrOJであるので、ラストアドレスはl−11
0Jすなわち6となる。
Therefore, as shown in FIG. 10, for example, when the raster counter output 201 is 3 in an even row in an even field ("11" in binary representation), the inverter 112
Since the output of is rOJ, the last address is l-11
0J or 6.

したがって、第9図、第10図に示すようにラスタアド
レス203が得られ、第3図あるいは第4図A〜Cに示
した如きラスタアドレスを発生することになる。
Therefore, a raster address 203 as shown in FIGS. 9 and 10 is obtained, and raster addresses as shown in FIG. 3 or FIGS. 4A to 4C are generated.

本実施例によれば、安定したインターレース表示が行え
ることはもちろんのこと、ハードウェア量の減少に伴う
ディスプレイ装置のコスト低減の効果が顕著である。
According to this embodiment, not only stable interlaced display can be performed, but also the cost reduction of the display device due to the reduction in the amount of hardware is remarkable.

以上説明したように本発明によれば、インターレース表
示において゛ゆらぎ″を軽減することができ、文字表示
品質を向上することができる。
As explained above, according to the present invention, it is possible to reduce "fluctuation" in interlaced display and improve character display quality.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のインターレース表示におけるラスタアド
レスを示す図、第2図A〜Cは従来のインターレース表
示を説明するための図、第3図は本発明の一実施例によ
るインターレース表示におけるラスタアドレスを示す図
、第4図A−Cは、本発明の一実施例におけるインター
レース表示を説明するための図、第5図は本発明の一実
施例を示すラスクアドレス発生方式図、第6図及び第7
図は第5図の説明のためのタイムチャート図、第8図は
本発明の他の実施例を示すラスクアドレス発生方式図、
第9図及び第10図は第6図の説明のためのタイムチャ
ート図である。 100・・・・・・ラスタ数レジスタ、111・・・・
・・ラスタカウンタ、105・・・・・・一致ゲート、
113・・・・・・リセット信号発生回路。
FIG. 1 is a diagram showing raster addresses in a conventional interlaced display, FIGS. 2 A to C are diagrams for explaining a conventional interlaced display, and FIG. 3 is a diagram showing raster addresses in an interlaced display according to an embodiment of the present invention. 4A to 4C are diagrams for explaining interlaced display in an embodiment of the present invention, FIG. 5 is a diagram of a rask address generation method showing an embodiment of the present invention, and FIGS. 7
The figure is a time chart diagram for explaining FIG. 5, and FIG. 8 is a diagram of a rusk address generation method showing another embodiment of the present invention.
9 and 10 are time charts for explaining FIG. 6. 100... Raster number register, 111...
... Raster counter, 105 ... Match gate,
113...Reset signal generation circuit.

Claims (1)

【特許請求の範囲】 12フイールドで1フレームを構成するインターレース
を行って情報を表示するものにおいて、一方のフィール
ドにおいては、21行(i=o、1.2、・・・・・・
、n)を構成するラスタ群のうち奇数(または偶数)の
ラスタを走査し、21+1行を構成するラスタ群のうち
偶数(または奇数)のラスタを走査し、他方のフィール
ドにおいては、21+1行を構成するラスタ群のうち奇
数(または偶数)のラスタを走査し、21行を構成する
ラスタ群のうち偶数(または奇数)のラスタを走査する
ことを特徴とするディスプレイ装置のインターレース表
示方法。 2 表示すべき情報を記憶しておき、タイミング信号に
同期して内容を読出すメモリと、 該メモリの出力と表示ラスタアドレスとな入力し、各ラ
スタに応じた前記情報の映像信号を出力するキャラクタ
ジェネレータと、 該キャラクタジェネレータの出力により情報を表示する
表示部と、 前記メモリと前記キャラクタジェネレータと前記表示部
に必要なタイミング信号を出力するタイミング回路 とを有するディスプレイ装置において、 該タイミング回路が、 1ラスタ時間かそれよりも早い周期で動作するラスタカ
ウンタと、 1行あたりのラスタ数を設定するラスタ数レジスタと、 前記ラスタカウンタの出力と前記ラスタ数レジスタの出
力とが一致した時点に信号を出力する一致ゲートと、 該一致ゲートの出力およびインターレースの偶数フレー
ムか奇数フレームかを示す信号から各行に対応した前記
ラスタカウンタのリセット信号を出力するリセット信号
発生回路とを有し、前記ラスタカウンタの出力と、前記
インターレースの偶数フレームか奇数フレームかを示す
信号とを、前記キャラクタジェネレータに、前記表示ラ
スタアドレスとして出力することに特徴を有するディス
プレイ装置のインターレース装置。
[Claims] In a device that displays information by interlacing one frame with 12 fields, one field has 21 lines (i=o, 1.2, . . .
, n), scan the odd (or even) rasters of the raster group constituting 21+1 rows, and scan the 21+1 rows of the other field. An interlaced display method for a display device, comprising scanning odd (or even) rasters among a group of rasters that constitute a raster group, and scanning even (or odd) rasters among a group of rasters that constitute 21 rows. 2. A memory that stores information to be displayed and reads out the contents in synchronization with a timing signal, and inputs the output of the memory and display raster address, and outputs a video signal of the information according to each raster. A display device comprising a character generator, a display unit that displays information based on the output of the character generator, and a timing circuit that outputs timing signals necessary for the memory, the character generator, and the display unit, the timing circuit comprising: A raster counter that operates at a cycle of one raster time or faster, a raster number register that sets the number of rasters per line, and a signal that is sent when the output of the raster counter and the output of the raster number register match. a match gate that outputs, and a reset signal generating circuit that outputs a reset signal for the raster counter corresponding to each row from the output of the match gate and a signal indicating whether an interlaced even frame or an odd frame. An interlace device for a display device, characterized in that an output and a signal indicating whether the interlace frame is an even frame or an odd frame are output to the character generator as the display raster address.
JP8204178A 1978-07-07 1978-07-07 Interlace display method and device for display device Expired JPS5857750B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8204178A JPS5857750B2 (en) 1978-07-07 1978-07-07 Interlace display method and device for display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8204178A JPS5857750B2 (en) 1978-07-07 1978-07-07 Interlace display method and device for display device

Publications (2)

Publication Number Publication Date
JPS5510610A JPS5510610A (en) 1980-01-25
JPS5857750B2 true JPS5857750B2 (en) 1983-12-21

Family

ID=13763425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8204178A Expired JPS5857750B2 (en) 1978-07-07 1978-07-07 Interlace display method and device for display device

Country Status (1)

Country Link
JP (1) JPS5857750B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960008066B1 (en) * 1994-01-07 1996-06-19 금성일렉트론 주식회사 On screen display circuit of interlaced scanning system

Also Published As

Publication number Publication date
JPS5510610A (en) 1980-01-25

Similar Documents

Publication Publication Date Title
JP2641478B2 (en) Video display method
US4095216A (en) Method and apparatus for displaying alphanumeric data
JPS6257995B2 (en)
US4345244A (en) Video output circuit for high resolution character generator in a digital display unit
US4521774A (en) Raster CRT having balanced pel distribution for flicker reduction
NL8220288A (en) IMAGE VIEWING DEVICE.
US4212008A (en) Circuit for displaying characters on limited bandwidth, raster scanned display
KR890002943B1 (en) A circuit for increasing the number of pixels in a scan of a bit mapping type video display
USRE37069E1 (en) Data stream converter with increased grey levels
JPS5857750B2 (en) Interlace display method and device for display device
JPS6219890A (en) Display controller
EP0194404B1 (en) Dual purpose screen/memory refresh counter
US3697955A (en) Visual display system
US4684937A (en) Enhanced data display system
US4053931A (en) Enhancement of a video signal produced from information stored in a digital memory
JP2731639B2 (en) Image memory control method and image memory device
US4914426A (en) Sinusoidally modulated dot-matrix data display system
JPS5854394B2 (en) CRT display device
JP3461034B2 (en) How to display waveform data
CA1236601A (en) Window borderline generating circuit for crt display
JPH0443249B2 (en)
SU643925A1 (en) Device for displaying information on crt screen
JPS5852234B2 (en) CRT display device
KR980013374A (en) Video signal scan conversion device
JPH0347515B2 (en)