JPS5857606A - Pcm decoder - Google Patents
Pcm decoderInfo
- Publication number
- JPS5857606A JPS5857606A JP15767281A JP15767281A JPS5857606A JP S5857606 A JPS5857606 A JP S5857606A JP 15767281 A JP15767281 A JP 15767281A JP 15767281 A JP15767281 A JP 15767281A JP S5857606 A JPS5857606 A JP S5857606A
- Authority
- JP
- Japan
- Prior art keywords
- output
- dropout
- signal
- pcm
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 230000003111 delayed effect Effects 0.000 claims description 5
- 230000007257 malfunction Effects 0.000 abstract description 3
- 238000002135 phase contrast microscopy Methods 0.000 description 26
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 241000792276 Drino Species 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【発明の詳細な説明】
本発明はビデオテープレコーダ(以下VTRと呼ぶ)又
はその一部を利用して標準テレビジョン信号に準拠した
PCM信号を再生するPCMデコーダに関し、磁気テー
プ上に記録された信号がドロップアウトした場合に生ず
る同期部れを防止し、PCM復調の誤動作を防止するこ
とを目的とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a PCM decoder that uses a video tape recorder (hereinafter referred to as VTR) or a part thereof to reproduce PCM signals compliant with standard television signals, and relates to a PCM decoder that uses a video tape recorder (hereinafter referred to as VTR) or a part thereof to reproduce PCM signals compliant with standard television signals. The purpose of this is to prevent synchronization errors that occur when a signal drops out, and to prevent malfunctions in PCM demodulation.
第1図aは日本電子機械工業会規格(STC−Oo7)
で定められたPCM信号の1水平開期区間内の信号配列
を示すものであり、各部の期間はマスタークロック周期
の整数倍の値をとっている。Figure 1a is the Japan Electronics Industry Association standard (STC-Oo7)
This shows the signal arrangement within one horizontal opening period section of the PCM signal determined by , and the period of each part takes a value that is an integral multiple of the master clock period.
このPCM信号中のPCMデータの読み取りは、水平同
期信号の立下りから数クロックLOWの期間が持続する
と水平同期信号が存在したと判定し、かつその立下りか
ら26ビツト目に”1010”のデ3/・−ご
〜り同期信号が存在すれば、以後のデータはPCMデー
タとして読み取るような論理で行われるのが通常である
。To read the PCM data in this PCM signal, it is determined that the horizontal synchronization signal exists when a LOW period of several clocks continues from the fall of the horizontal synchronization signal, and a data of "1010" is detected at the 26th bit from the fall of the horizontal synchronization signal. 3/...- If a synchronization signal is present, the subsequent data is normally read using logic such as PCM data.
しかしこのような読み取り方法では、例えば磁気テープ
にドロップアウトが発生し、第1図すのようにデータ部
が乱されて、数ビット以+LOWの期間が存在すれば、
疑似的に水平同期信号が存在したと見なされ、たまたま
その疑似水平同期信号から26ビツト目に11o1o”
ノP C、Mデータがあれば、実際にはPCMデーりの
−水平同期の途中のデータにもかかわらず、PCMデー
タの先頭であると判定するため、データ配列のIl[l
k序を誤りPCM再生信号に大きな雑音が発生する。However, with this reading method, if a dropout occurs on the magnetic tape, for example, and the data part is disturbed as shown in Figure 1, and there is a LOW period of several bits or more,
It is assumed that a pseudo-horizontal synchronization signal exists, and it happens that the 26th bit from the pseudo-horizontal synchronization signal is 11o1o.
If there is no PC, M data, it is determined that it is the beginning of the PCM data, even though the data is actually in the middle of horizontal synchronization of the PCM data, so Il[l of the data array
If the k order is incorrect, large noise will occur in the PCM reproduction signal.
本発明はこのようなドロップアウトが生じても、VTR
のキャリアー増幅系のドロップアウト検出回路の出力を
利用して、ドロップアウトの期間PCM信号をミ、−−
テングすることにより、疑似水平同期信号が発生しない
ようにしたPCMデコーダを提供するものである。The present invention allows VTRs to be used even if such dropouts occur.
Using the output of the dropout detection circuit of the carrier amplification system, the PCM signal is detected during the dropout period.
The present invention provides a PCM decoder which prevents the generation of pseudo-horizontal synchronization signals by using a PCM decoder.
以下本発明の一実施例を第2図〜第6図とともに説明す
る。An embodiment of the present invention will be described below with reference to FIGS. 2 to 6.
第2図はVTRのキャリアー増幅系に使われる周知のド
ロップアウト補償回路のブロック図である。FIG. 2 is a block diagram of a well-known dropout compensation circuit used in a carrier amplification system of a VTR.
第2図においてキャリア増幅器1の出力はりεツタ2を
通過した後ドロップアウト検出回路3に入力され、その
出力はローパスフィルタ4によりFMキャリア成分が除
かれてエンベロープが検出され、このエンベロープ信号
でドロップアウトドン′
ライム5を駆動し、その出力でミキサ−6を駆動してい
る。ミキサー6の一方の入力端子に幻:キャリアー増幅
器1の出力が接続され、もう一方の入力端子にはミキサ
ー6の出力をディレィライン7で1水平期間遅延した信
号が入力されている。すなわち第2図のドロップアウト
補償回路は、ドロップアウトのない場合はミキサー6カ
l”キャリア増幅器1の出力をそのまま通過させ、ドロ
ップアウトのある場合はその期間だけディレィライン7
により1水平期間前の信号をうめ合わせてビデオ信号の
欠落を補償している。In Fig. 2, the output beam of the carrier amplifier 1 passes through the ε vine 2 and then is input to the dropout detection circuit 3, and the output is filtered by the low-pass filter 4 to remove the FM carrier component and detect the envelope. Autodon' lime 5 is driven, and its output drives mixer 6. The output of the phantom carrier amplifier 1 is connected to one input terminal of the mixer 6, and a signal obtained by delaying the output of the mixer 6 by one horizontal period by a delay line 7 is input to the other input terminal. In other words, the dropout compensation circuit shown in Fig. 2 allows the output of the mixer 6" carrier amplifier 1 to pass through as it is when there is no dropout, and when there is a dropout, the delay line 7 is passed through for only that period.
The missing video signal is compensated for by filling in the signal from one horizontal period ago.
を利用して第1図すに示すような疑似水平同期信号を除
去する回路である。This is a circuit that eliminates pseudo-horizontal synchronization signals as shown in FIG.
第3図において、8は第2図のドロップアウトドライバ
ー5の出力が入力される端子で、ドロップアウトが生じ
るとその期間だけ第4図aに示すようなパルスを発生す
る。9は上記パルスを反転する反転増幅器で、その出力
は第4図すのようになり、抵抗10とコンデンサ11に
よる積分回路によp積分されてインバータ12[入力さ
れ、その出力は第4図Cのように遅延したパルスとなる
。In FIG. 3, 8 is a terminal to which the output of the dropout driver 5 of FIG. 2 is input, and when a dropout occurs, a pulse as shown in FIG. 4a is generated only during that period. Reference numeral 9 denotes an inverting amplifier that inverts the above pulse, and its output is as shown in Figure 4.The output is integrated by an integrating circuit consisting of a resistor 10 and a capacitor 11, and is input to an inverter 12 [C]. This results in a delayed pulse like this.
上記遅延パルスは端子8より入力されるドロップアウト
ドライバー5の出力(第4図a)と供に第1の論理ゲー
トであるNANDゲート13に入力され、その出力は第
4図dのようになる。このNANDゲート13の出力に
より抵抗14を介してミューティング用トランジスタ1
5をドライブすれば、FM検波器16でFM検波され、
ローパスフィルタ17によりキャリア成分の除去された
PCM信号は、第5図aに示すようにドロップア −
ウドの生じている期間は少くともミューテングされ、そ
のレベルがPCM信号の直流レベルに固定された信号と
して端子18に出力される。このようにすれば、第1図
すに示すような疑似水平同期信号を発生することがない
ので、PCMデータの読み取りを誤ることはない。The above-described delayed pulse is input to the NAND gate 13, which is the first logic gate, together with the output of the dropout driver 5 (FIG. 4a) inputted from the terminal 8, and its output becomes as shown in FIG. 4d. . The muting transistor 1 is connected to the muting transistor 1 via the resistor 14 by the output of the NAND gate 13.
If you drive 5, the FM wave will be detected by the FM detector 16,
The PCM signal from which the carrier component has been removed by the low-pass filter 17 is muted at least during the period in which drop-out occurs, as shown in FIG. 5a, and is treated as a signal whose level is fixed to the DC level of the PCM signal. It is output to terminal 18. If this is done, a pseudo horizontal synchronization signal as shown in FIG. 1 will not be generated, so that there will be no error in reading PCM data.
なお第5図aにおいて11の遅れはFM検波器16およ
びローパスフィルタ17によるPCM信号の遅れにより
生じ、t2の遅れは第3図の積分回路を構成する抵抗1
0、コンデンサ11により生じるものである。Note that the delay 11 in FIG.
0, which is caused by the capacitor 11.
ところで、ドロップアウトのタイミングが第5図すのよ
うに水平同期信号のタイミングで発生すると、水平同期
信号の立下りが等測的に遅れることになり、第1図aで
説明したようにデータ同期信号が水平同期信号から26
ビツト目以前に到来するため、PCMデータの読み取り
誤りを発船する。By the way, if the dropout timing occurs at the timing of the horizontal synchronization signal as shown in Figure 5, the falling edge of the horizontal synchronization signal will be delayed isometrically, and the data synchronization will be delayed as explained in Figure 1a. The signal is 26 from the horizontal sync signal
Since it arrives before the th bit, an error occurs in reading the PCM data.
第3図の点線で囲んだ部分19は、このような疑似水平
同期信号にゲートをかけてこれを無視す了、・・
るための回路である。すなわち端子8より入力されたド
ロップアウトドライバー5の出力とNANDゲート13
の出力を第2の論理ゲートであるANDゲー)20に入
力すれば、その出力は第4図eに示すようなパルスとな
り、この立上りエツジで第1の一安定マルチバイプレー
ク21をトリガーすると、そのQ出力は第4図fの点線
で示す波形となる。但し一安定マルチバイブレータの時
定数は充分大きく選んでおく。一方端子22には第4図
qで示される水平同期信号が入力され、この水平同期信
号の立上りエツジで第2の一安定マルチ・くイブレータ
23をトリガーすると、そのQ出力は時定数を適当に短
く選べば第4図りで示すような波形となる。この出力が
前述の第1の一安定マルチバイプレーク21のリセット
端子に接続されているため、結局第1の一安定マルチバ
イプレータ21のQ出力は第4図fの実線で示すように
り七ソトされる。したがってこの第1の一安定マルチバ
イブレーク21のQ出力と端子22に入力される水平同
期信号を第3の論理ゲートであるORゲート24に入力
すれば、その出力は第4図i(/C示すようにドロップ
アウトの生じた後の次の水平同期信号は消滅することに
なる。この場合PCM信号は一水平同期期間読み取りを
行わないことになるが、誤り訂正のための冗長データを
各水平同期区間の中に持っているので、実用土伺ら問題
なくPCM復調することが可能となる。A portion 19 surrounded by a dotted line in FIG. 3 is a circuit for gating such a pseudo-horizontal synchronizing signal to ignore it. In other words, the output of the dropout driver 5 input from the terminal 8 and the NAND gate 13
If the output is inputted to the second logic gate (AND gate) 20, its output becomes a pulse as shown in FIG. The Q output has a waveform shown by the dotted line in FIG. 4f. However, the time constant of the monostable multivibrator should be selected to be sufficiently large. On the other hand, the horizontal synchronizing signal shown in FIG. If a short length is chosen, the waveform will be as shown in the fourth diagram. Since this output is connected to the reset terminal of the first monostable multi-bip plate 21, the Q output of the first mono-stable multi-bip plate 21 becomes seven solutes as shown by the solid line in Fig. 4f. be done. Therefore, if the Q output of the first monostable multi-by break 21 and the horizontal synchronizing signal input to the terminal 22 are input to the OR gate 24, which is the third logic gate, the output is In this case, the next horizontal synchronization signal after the dropout occurs will disappear.In this case, the PCM signal will not be read for one horizontal synchronization period, but redundant data for error correction will be transmitted to each horizontal synchronization signal. Since it is located within the section, it is possible to demodulate PCM without any problem even in practical use.
以上のように、本発明はドロップアウト検出出力を利用
して、少くともドロップアウトの生じている期間はPC
M信号にミー、−ティングをかけ、さらに手記ドロップ
アウト検出出力とPCM信号中の水平同期信号を利用し
てPCM0Mデルみ取り用の水平同期信号を出力するよ
うにしたものであるから、磁気テープのドロップアウト
による同期乱れを防止し、PCM復調の誤動作を確実に
防止することができる。As described above, the present invention utilizes the dropout detection output to ensure that the PC
Since it applies meeting to the M signal and outputs a horizontal synchronization signal for removing the PCM0M delta by using the memo dropout detection output and the horizontal synchronization signal in the PCM signal, it is possible to use a magnetic tape. It is possible to prevent synchronization disturbance due to dropout of PCM and reliably prevent malfunction of PCM demodulation.
第1図a、bは日本電子機緘工業会で定められたPCM
信号の信号配列及びそのドロップアウトの生じた様子を
示す図、第2Nd、従来のドロップ9、、−、
アウト補償回路のブロック図、第3図は本発明の一実施
例のブロック図、第4図a −iはその動作を説明する
ためのタイムチャート、第5図a、bは同じく上記実施
例の動作を説明するだめの波形図である。
1o・・・・・キャリア増幅器、2・・・・−・リミッ
タ、6・・・・・・ミキサー、7・・・・・・ディレィ
ライン、8・・・・・・ドロップアウトドライノ(出力
の入力される端子、9・・・・・・反転増幅器、10.
11・・・・・・積分回路、12・・−・・・インバー
タ、13・・・・・・第1の論理ゲート、16・・−・
・・ミー−ティング用トランジスタ、16・・・・・・
FM検波器、17・・・・・・ローパスフィルタ、18
・・・・・・PCM信号の出力端子、20・・・・・・
第2の論理ゲート、21・・・・・・第1の一安定マル
チバイプレーク、22・・・・・・水平同期信号の入力
される端子、23・・・・・・第2の一安定マルチバイ
ブレーク、24・・・・・・第3の論理ゲート。
第1図
第2図
第4図
第5図
1閃Figure 1 a and b are PCMs defined by the Japan Electronics Industry Association.
A diagram showing the signal arrangement of signals and how dropouts occur, 2nd Nd, conventional dropout 9, -, block diagram of out compensation circuit, 3rd is a block diagram of an embodiment of the present invention, 4th Figures a-i are time charts for explaining the operation, and Figures 5a and 5b are waveform diagrams for explaining the operation of the above embodiment. 1o...Carrier amplifier, 2...Limiter, 6...Mixer, 7...Delay line, 8...Dropout Drino (output terminals to which are input, 9...inverting amplifier, 10.
11...Integrator circuit, 12...Inverter, 13...First logic gate, 16...
...Meeting transistor, 16...
FM detector, 17...Low pass filter, 18
....PCM signal output terminal, 20...
Second logic gate, 21...First monostable multi-byte gate, 22...Terminal into which a horizontal synchronization signal is input, 23...Second monostable multi-bicycle gate. Break, 24...Third logic gate. Figure 1 Figure 2 Figure 4 Figure 5 Figure 1 Flash
Claims (1)
レビジョン信号に準拠したPCM信号のドロップアウト
を検出するドロップアウト検出手段と、上記ドロップア
ウト検出手段の出力とその遅延出力の論理をとる第1の
論理ゲートと、上記第1の論理ゲートの出力で、少くと
もドロップアウトの生じている期間、FM検波されたP
CM信号をミューティングするミューティング手段と、
上記ドロップアウト検出手段の出力と上記第1の論理ゲ
ートの出力の論理をとる第2の論理ゲート、と、上記第
2の論理ゲートの出力で駆動される第゛1の一安定マル
チバイプレータと、上記PCM信号中の水平同期信号で
駆動され、その出力で上記第1の一安定マルチバイプレ
ークをリセットする第2の一安定マルチバイブレークと
、上記第1の一安定マルチバイブレータの出力と上記水
平同期 − 信号の論理をとる第3の論理ゲートとを備え、上記第3
の論理ゲートから上記PCM信号中のPCMデータ読み
取り用の水平同期信号を出力するようにしたことを特徴
とするPCMデコーダ。[Claims] Dropout detection means for detecting a dropout of a PCM signal compliant with a standard television signal recorded on a magnetic tape for a video tape recorder, and logic for the output of the dropout detection means and its delayed output. and a first logic gate that takes FM detection at the output of the first logic gate, at least during a period in which dropout occurs.
a muting means for muting a CM signal;
a second logic gate that takes a logic between the output of the dropout detection means and the output of the first logic gate; and a first monostable multivibrator driven by the output of the second logic gate. , a second monostable multivib break driven by a horizontal synchronization signal in the PCM signal and whose output resets the first monostable multivibrator; and an output of the first monostable multivibrator and the horizontal synchronization. - a third logic gate that takes the logic of the signal;
A PCM decoder characterized in that a horizontal synchronizing signal for reading PCM data in the PCM signal is output from the logic gate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15767281A JPS5857606A (en) | 1981-10-02 | 1981-10-02 | Pcm decoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15767281A JPS5857606A (en) | 1981-10-02 | 1981-10-02 | Pcm decoder |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5857606A true JPS5857606A (en) | 1983-04-05 |
Family
ID=15654852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15767281A Pending JPS5857606A (en) | 1981-10-02 | 1981-10-02 | Pcm decoder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5857606A (en) |
-
1981
- 1981-10-02 JP JP15767281A patent/JPS5857606A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4238770A (en) | Vertical synchronizing signal detector circuit | |
JPS5857606A (en) | Pcm decoder | |
JPS6128188B2 (en) | ||
JPH0410791B2 (en) | ||
US3571525A (en) | Pilot signal playback clamping during dropouts to prevent spurious time-base errors | |
JPS54130116A (en) | Running direction detector for recording media | |
GB2103899A (en) | Noise immune data regenerating circuit for video signal reproduction | |
US5239422A (en) | Rotary head type digital magnetic recording-reproducing apparatus | |
JPH0381219B2 (en) | ||
JPS631665B2 (en) | ||
EP0316184A3 (en) | Apparatus for detecting phase difference and apparatus for recording and reproducing data using the same | |
JPS6245336Y2 (en) | ||
JPH0532831B2 (en) | ||
KR890001278Y1 (en) | Circuit for reducing distortion | |
JPH0551986B2 (en) | ||
JPS5641566A (en) | Digital signal recording and reproducing system | |
JP2782435B2 (en) | Rotating head type video signal reproducing device | |
JPH0523556B2 (en) | ||
JPS6243266B2 (en) | ||
JPH0362787A (en) | Signal detector | |
JPS61147604A (en) | Fm demodulation system | |
JPS5658120A (en) | Record/reproduction state detector for recorder/ reproducer | |
JPH0158576B2 (en) | ||
JPS6231068A (en) | Speed controller for digital signal reproducing device | |
JPH01311466A (en) | Video signal recording and reproducing device |