JPS5855645B2 - Atsushi Yokusei Gyoden Atsubun Atsuki Souchi - Google Patents

Atsushi Yokusei Gyoden Atsubun Atsuki Souchi

Info

Publication number
JPS5855645B2
JPS5855645B2 JP50049037A JP4903775A JPS5855645B2 JP S5855645 B2 JPS5855645 B2 JP S5855645B2 JP 50049037 A JP50049037 A JP 50049037A JP 4903775 A JP4903775 A JP 4903775A JP S5855645 B2 JPS5855645 B2 JP S5855645B2
Authority
JP
Japan
Prior art keywords
voltage
resistor
output
length
resistor surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50049037A
Other languages
Japanese (ja)
Other versions
JPS51127454A (en
Inventor
エルムウツド ヘアーン ウイリアム
ハンソン ランペン ステフアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUPEKUTORAASHINBORU CORP
Original Assignee
SUPEKUTORAASHINBORU CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUPEKUTORAASHINBORU CORP filed Critical SUPEKUTORAASHINBORU CORP
Priority to JP50049037A priority Critical patent/JPS5855645B2/en
Publication of JPS51127454A publication Critical patent/JPS51127454A/en
Publication of JPS5855645B2 publication Critical patent/JPS5855645B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Measuring Instrument Details And Bridges, And Automatic Balancing Devices (AREA)
  • Adjustable Resistors (AREA)
  • Attenuators (AREA)
  • Control Of Amplification And Gain Control (AREA)

Description

【発明の詳細な説明】 この発明は、種々の音声増幅器用の音量調節に際して、
しばしばポテンショメータとして用いられる電圧分圧器
に関するものであり、特にあらかじめ設定された電圧の
範囲で電圧を選定でき、該装置に対し指でタッチするこ
とによって制御される電圧分圧器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention provides a method for adjusting volume for various audio amplifiers.
It relates to a voltage divider, often used as a potentiometer, and in particular to a voltage divider whose voltage can be selected within a preset voltage range and which is controlled by a finger touch on the device.

従来、音声増幅器等の音量調節装置は、一般に三つの端
子をもつ細長の抵抗素子を含む構成のものであって、前
記三つの端子が前記抵抗素子の両端にある二つの端子お
よび該抵抗素子の長さ方向に沿って移動調節することが
できる三番目の端子によって構成されている。
Conventionally, a volume control device such as an audio amplifier generally has a configuration including an elongated resistive element having three terminals, and the three terminals are two terminals at both ends of the resistive element and one terminal at each end of the resistive element. It is constituted by a third terminal that can be moved and adjusted along the length direction.

一方、前記抵抗素子の両端に形成される端子には供給電
源のそれぞれの極を接続し抵抗素子を通じて電位差を得
るようにしたものであって、抵抗素子の長さ方向に沿っ
て三番目の端子が固有の調節位置をとるとき所望の電圧
分圧がなされるように構成されている装置である0従来
技術における前記三番目の端子の調節は普通、回転ノブ
により抵抗素子に沿って三番目の端子を物理的に移動さ
せるものであって、しばしば前記ノブと三番目の端子間
に複雑な機械的リンク装置を要求される。
On the other hand, each pole of the power supply is connected to the terminals formed at both ends of the resistor element, so that a potential difference is obtained through the resistor element, and the third terminal is connected to the terminals formed at both ends of the resistor element. Adjustment of said third terminal in the prior art is typically done by means of a rotary knob that adjusts the third terminal along the resistive element. Physically moving the terminal often requires a complex mechanical linkage between the knob and the third terminal.

さらに、前記三番目の端子と抵抗素子との間の電気接点
は、摩擦接触によってもたらされるものであり、前記摩
擦接触部の消耗を速める原因となっている。
Furthermore, the electrical contact between the third terminal and the resistive element is brought about by frictional contact, which causes accelerated wear of the frictional contact.

この発明の目的は、指でタッチすることにより作動し得
るようになした電圧分圧器を提供することにある。
An object of the present invention is to provide a voltage divider that can be activated by touching it with a finger.

さらに、この発明の他の目的は出力電圧を分けることに
よって調節端子と抵抗素子間に摩擦接触部を設けること
なしに設計された電圧分圧器を提供することにある。
Yet another object of the invention is to provide a voltage divider designed to divide the output voltage without providing frictional contact between the regulating terminal and the resistive element.

さらに、この発明の別の目的は、摩擦損傷することのな
い電圧分圧器を提供することにある。
Yet another object of the invention is to provide a voltage divider that is free from friction damage.

一方、従来技術の装置にあって、抵抗素子と該抵抗素子
に沿って移動する三番目の端子間に摩擦接触部を有して
いた構造に対し、前述するように本発明は、摩擦接触部
をもたない全く新規な構造に改良するものであって、そ
れにともない雑音信号を可及的に除去するようになした
電圧分圧器である。
On the other hand, as described above, the present invention has a structure in which a frictional contact portion is provided between a resistive element and a third terminal that moves along the resistive element in the device of the prior art. This is a voltage divider that has been improved to have a completely new structure that does not have any noise, and is designed to eliminate noise signals as much as possible.

さらにまた、従来の電圧分圧器は、前記三番目の端子と
抵抗素子間において一旦設定されている設定状態から異
なる他の設定状態に変える場合、その変化の段階がいず
れにしても連続直線的に行なわれるものであるから瞬時
的に前記他の設定状態に変えることができない。
Furthermore, in the conventional voltage divider, when changing from a setting state once set between the third terminal and the resistive element to another different setting state, the steps of the change are continuous and linear. Therefore, it is not possible to instantaneously change to the other setting state.

したがって、この発明のさらに別の目的は、前記設定状
態の変位を瞬時的に行なわしめるようになした電圧分圧
器を提供することにある。
Accordingly, a further object of the present invention is to provide a voltage divider that allows the set state to be changed instantaneously.

また、従来技術の装置にあって、該装置の操作は必然的
にノブあるいはレバーの操作によって行なわれるもので
あり、該装置の操作に際して操作変位量をはっきりと確
認することができない。
Furthermore, in the prior art devices, the device is necessarily operated by operating a knob or lever, and the amount of operational displacement cannot be clearly confirmed when the device is operated.

そこで、この発明のさらに他の目的は、操作に際してノ
ブあるいはレバーを用いない電圧分圧器を提供すること
にある。
It is therefore a further object of the present invention to provide a voltage divider that does not require knobs or levers for operation.

上述するこの発明の諸目的を達成するにあたって、この
発明の電圧分圧器の具体的な構成は任意の長さでなる抵
抗体面をもつ抵抗体素子と、前記抵抗体素子に対し実質
上同一の広がりをもって一定の間隔をおき近接した位置
に配される前記抵抗体面の長さに相応する長さでなる導
電体面をもつ導電体素子とを備え、指でタッチすること
により前記抵抗体素子面の長さ方向に沿ったいずれかの
点と該点に対し相応する前記導電体素子面の長さ方向に
沿った点との間に電気的接点を選択的に形成するように
し、供給電圧源が電気的接地点に対して前記抵抗体素子
に沿った電圧変化を形成するための前記抵抗体素子の両
端に接続されている構造の電圧分圧器装置である。
In achieving the above-mentioned objects of the present invention, the voltage divider of the present invention has a specific configuration including a resistor element having a resistor surface having an arbitrary length, and a resistor element having a resistor surface having a resistor surface having an arbitrary length, and a resistor element having a resistor surface having a resistor surface having an arbitrary length; and a conductor element having a conductor surface having a length corresponding to the length of the resistor surface arranged at a certain interval and close to each other, and the length of the resistor element surface can be adjusted by touching with a finger. an electrical contact is selectively formed between any point along the longitudinal direction and a corresponding point along the longitudinal direction of the conductive element surface, and the supply voltage source The voltage divider device is connected to both ends of the resistor element to form a voltage change along the resistor element with respect to a ground point.

以下、この発明になる電圧分圧器装置を図面に示す実施
例にもとづいて詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The voltage divider device according to the present invention will be described in detail below based on embodiments shown in the drawings.

まず第1図に示すこの発明の基本的な装置について説明
すると、図において10は制御素子を示すものであって
、該制御素子10は、抵抗部材11および導電体部材1
2とによって形成されている。
First, the basic device of the present invention shown in FIG.
It is formed by 2.

第1図に示す前記制御素子10は、抵抗体素子11と導
電体素子12のそれぞれ長さ方向に沿った断面としてあ
られされている。
The control element 10 shown in FIG. 1 is shown as a cross section along the length direction of a resistor element 11 and a conductor element 12, respectively.

この図に示すように、前記制御素子10を構成する抵抗
体素子11と導電体素子12は、絶縁フレーム13の手
段によって実質上均等の広がりをもって相互に連結され
ている。
As shown in this figure, the resistive element 11 and the conductive element 12 constituting the control element 10 are interconnected with substantially equal extent by means of an insulating frame 13.

第1図において参照符号14で示す部分は、可撓性を有
する前記導電体素子を上面より押圧することにより、前
記導電体素子の下面が、前記抵抗体素子11の上面に接
した際に形成される電気的接点を示すものであって、該
接点14は、前記抵抗体面の長さ方向に沿ったいずれか
の点と該点に対応する前記導電体面の長さ方向に沿った
点との間に任意に形成される。
A portion indicated by reference numeral 14 in FIG. 1 is formed when the lower surface of the conductive element comes into contact with the upper surface of the resistor element 11 by pressing the flexible conductive element from the upper surface. The contact point 14 is an electrical contact between a point along the length of the resistor surface and a corresponding point along the length of the conductor surface. arbitrarily formed between.

前記制御素子10の大きさは、特に幅方向および長さ方
向の寸法は、前記導電体素子12の上面にオペレータの
指がタッチするに適した大きさであって、さらに第1図
において参照符号14で示すように、前記導電体素子1
2の下面を前記抵抗素子11の上面における相応する点
に接触するまで該導電体素子12を曲げるに十分な所望
の大きさに設定される。
The size of the control element 10, especially the dimensions in the width direction and the length direction, is a size suitable for touching the upper surface of the conductor element 12 with an operator's finger. As shown at 14, the conductive element 1
2 is set to a desired size sufficient to bend the conductive element 12 until its lower surface touches a corresponding point on the upper surface of the resistive element 11.

第1図に示すように、前記抵抗素子11には電圧源(図
示せず)によって供給される第1の電圧v1がその一端
側に接続されている一方、前記電圧源によって供給され
る第2の電圧v2がその他端側に接続されていて、該抵
抗素子の長さ方向に沿って連続的な傾斜電圧が印加され
る。
As shown in FIG. 1, a first voltage v1 supplied by a voltage source (not shown) is connected to one end of the resistive element 11, while a second voltage v1 supplied by the voltage source is connected to one end of the resistive element 11. A voltage v2 is connected to the other end, and a continuous ramp voltage is applied along the length of the resistance element.

第1図に示す実施例においては、前記第1の電圧値v1
は前記第2の電圧値■2よりも低い値に設定されている
In the embodiment shown in FIG. 1, the first voltage value v1
is set to a value lower than the second voltage value (2).

したがって、前記導電体素子12が曲げ与れ、該導電体
素子12の下面が前記抵抗体素子11の上面に接し、前
記接触点14を形成されると電圧値v1およびv2間の
電圧が導電体素子12に加えられる。
Therefore, when the conductor element 12 is bent and the lower surface of the conductor element 12 contacts the upper surface of the resistor element 11 to form the contact point 14, the voltage between voltage values v1 and v2 is added to element 12.

もし、前記抵抗素子11の抵抗値がその一端から他端に
向けて直線的に変化するものであれば、前述するように
導電体素子12を曲げて、その長さ方向に沿った連続的
な点で抵抗素子11上に接点を形成すると、それに応じ
た電圧が導電体素子12に加えられる。
If the resistance value of the resistive element 11 changes linearly from one end to the other, it is possible to bend the conductive element 12 as described above so that the resistance value changes linearly from one end to the other end. When a contact is formed on the resistive element 11 at a point, a corresponding voltage is applied to the conductive element 12.

この場合、前記導体素子12に加わる電圧は、抵抗体1
1の一端に印加される電圧値v1と他端に印加される電
圧値v2との間において連続的に変化する。
In this case, the voltage applied to the conductive element 12 is
1 continuously changes between the voltage value v1 applied to one end and the voltage value v2 applied to the other end.

前記抵抗素子11の抵抗値が、その一端から他端に向け
て非直線的に変化する場合には、導電体素子12上の電
圧変化量もそれに応じて非直線的に変化する。
When the resistance value of the resistive element 11 changes non-linearly from one end to the other end, the amount of voltage change on the conductive element 12 also changes non-linearly accordingly.

ここで、前記電圧値■1および■2は、そのうちの双方
が接地電圧より高いか、あるいは双方が接地電圧より低
いか、さらにまた前記電圧値■1およびv2のうちいず
れか一方が接地電圧であって、他方が前記接地電圧より
も低いかまたは高いかの電圧によって印カ目される。
Here, the voltage values ■1 and v2 are both higher than the ground voltage, or both are lower than the ground voltage, and furthermore, either one of the voltage values ■1 and v2 is the ground voltage. and the other is marked by a voltage lower or higher than the ground voltage.

第1図に示す実施例は、電圧値■1および■2の双方が
接地電圧より高い場合をあられすものであって、そして
導電体素子が抵抗R1を介してアース接続されている状
態のものである。
The embodiment shown in FIG. 1 is for the case where both voltage values (1) and (2) are higher than the ground voltage, and the conductive element is connected to the ground via the resistor R1. It is.

したがって、前記導電体素子12を曲げることにより、
該導電体素子の下側の面が抵抗体素子11に接触し、接
点14を形成する際、抵抗R1を通じて導電体素子12
に電圧が印加される。
Therefore, by bending the conductive element 12,
When the lower surface of the conductor element contacts the resistor element 11 to form a contact 14, the conductor element 12 is connected through the resistor R1.
A voltage is applied to.

この場合の電圧は上述するように電圧値v1より高く、
また電圧値v2より低い。
The voltage in this case is higher than the voltage value v1 as described above,
It is also lower than the voltage value v2.

第1図に示すように、抵抗R1を通じて電圧が印加され
ると、その電圧は、電圧比較器手段A1およびダイオー
ドD1を介して常開スイッチ手段S1の一接点側に与え
られる。
As shown in FIG. 1, when a voltage is applied through the resistor R1, the voltage is applied to one contact side of the normally open switch means S1 via the voltage comparator means A1 and the diode D1.

抵抗器R2は、ダイオードD1とスイッチ手段S1との
間の接点から後述する目的のため接地接続されている。
A resistor R2 is connected to ground from the contact point between the diode D1 and the switch means S1 for purposes described below.

一方、電圧比較器回路A1は、常開スイッチS1が閉じ
るごとに抵抗R1を通じて接地点に対する電圧が印加さ
れる。
On the other hand, voltage relative to the ground point is applied to the voltage comparator circuit A1 through the resistor R1 every time the normally open switch S1 is closed.

さらに、第1図に示すように、コンデンサC1により形
成される電圧蓄積手段が、スイッチS1の他方の接点と
接地点との間に接続される。
Furthermore, as shown in FIG. 1, voltage storage means formed by capacitor C1 are connected between the other contact of switch S1 and ground.

したがって、スイッチ手段S1は、電圧比較器手段A1
によって閉成され、抵抗器R1の電圧はダイオードD1
を介して抵抗R2とコンデンサC1に加えられる。
Therefore, the switch means S1 is connected to the voltage comparator means A1
The voltage across resistor R1 is closed by diode D1.
via resistor R2 and capacitor C1.

もし抵抗R1を通じて印加される電圧がコンデンサC1
にすでに存する電圧より高いと、コンデンサC1にはさ
らに高い電圧がチャージされる。
If the voltage applied through resistor R1 is
, the capacitor C1 is charged with an even higher voltage.

かりに、抵抗器R1を通じて印加される電圧がコンデン
サC1にすでに存する電圧より低い場合にあっては、抵
抗R2を介して接地点に対し放電される。
On the other hand, if the voltage applied across resistor R1 is lower than the voltage already present on capacitor C1, it will be discharged to ground via resistor R2.

第1図に示すように、制御装置10の抵抗素子11は、
たとえばカーボン片から成り、そして制御装置10の導
電体素子12は、金属ホイールによって形成されている
As shown in FIG. 1, the resistance element 11 of the control device 10 is
For example, it consists of a piece of carbon, and the electrical conductor element 12 of the control device 10 is formed by a metal wheel.

前記制御素子10の抵抗体素子11および導電体素子1
2の機械的特性は、第1図の実施例とは逆に、第2図に
示すように抵抗体素子11側を屈曲可能な素材で形成し
、導電体素子12側を剛直な素材で形成したものであっ
てもよい。
Resistor element 11 and conductor element 1 of the control element 10
Contrary to the embodiment shown in FIG. 1, the mechanical characteristics of No. 2 are such that, as shown in FIG. 2, the resistor element 11 side is made of a bendable material, and the conductor element 12 side is made of a rigid material. It may be something that has been done.

第2図において、20は制御素子であり、該制御素子2
0は絶縁片25の上面に固定された金属板形状の導電体
素子22にたって形成されている。
In FIG. 2, 20 is a control element, and the control element 2
0 is formed by a metal plate-shaped conductive element 22 fixed to the upper surface of an insulating piece 25.

前記制御素子20の抵抗素子21は、可撓性フィルム2
6の下面にコーテング層をもつ抵抗体から成り、前記フ
ィルムは、絶縁フレーム23によって金属板22の上側
に固定されている。
The resistance element 21 of the control element 20 is a flexible film 2
The film is fixed to the upper side of the metal plate 22 by an insulating frame 23.

したがって前述するように指によってフィルム26を曲
げて前記抵抗体素子21上のいずれかの点を導電体素子
22の上面に接触させることにより電気接点を形成する
ことができる。
Therefore, as described above, an electrical contact can be formed by bending the film 26 with a finger and bringing any point on the resistor element 21 into contact with the upper surface of the conductor element 22.

制御素子20における抵抗素子21の電気接点は前記制
御素子10の抵抗素子11における電気接点と同様のも
のであって、そして前記制御素子20における導電体素
子22の電気接点は前記制御素子10における導電体素
子12の電気接点と同様のものである。
The electrical contacts of the resistive element 21 in the control element 20 are similar to the electrical contacts in the resistive element 11 of the control element 10, and the electrical contacts of the conductive element 22 in the control element 20 are similar to the electrical contacts of the resistive element 21 in the control element 10. This is similar to the electrical contact of the body element 12.

さらに、制御素子の抵抗素子あるいは導電体素子のいず
れか一方は可撓性材によって形成される。
Furthermore, either the resistive element or the conductive element of the control element is formed of a flexible material.

一方策3図に示すこの発明の他の実施例になる制御素子
30は抵抗素子31と導電体素子32が絶縁基板35上
に相並んで配置されているものである。
A control element 30 according to another embodiment of the present invention shown in FIG. 3 has a resistive element 31 and a conductive element 32 arranged side by side on an insulating substrate 35.

第3図に示すように、接点を形成するための手段は可撓
性絶縁フィルム36上に導電体面34をもち絶縁フレー
ム33によって前記素子上に固定されている。
As shown in FIG. 3, the means for forming the contacts are fixed on the element by an insulating frame 33 with a conductor surface 34 on a flexible insulating film 36. As shown in FIG.

したがって、絶縁フィルム36上に指をタッチすること
により前記導電体手段34と導電体素子32および抵抗
素子31間を橋絡する。
Therefore, by touching the insulating film 36 with a finger, the conductor means 34 and the conductor element 32 and the resistance element 31 are bridged.

ふたたび、制御素子30における抵抗素子31の電圧接
点は第1図に示すものと同様でありそして制御素子30
における導電体素子32の電気接点は前記第1図に示す
制御素子10における電導体素子12の電気接点と同様
である。
Once again, the voltage contacts of the resistive element 31 in the control element 30 are similar to those shown in FIG.
The electrical contacts of the conductive element 32 in are similar to the electrical contacts of the conductive element 12 in the control element 10 shown in FIG.

ここで用いる語゛抵抗″と゛導電″はこの発明の制御素
子に対して与えられる比較上の言葉である。
The terms "resistance" and "conductivity" as used herein are comparative terms given to the control elements of this invention.

したがって、この発明に関するかぎりでは抵抗素子IL
21および31については欠くことのできないものであ
り、また導電体素子12,22および32についても同
様である。
Therefore, as far as this invention is concerned, the resistive element IL
21 and 31 are indispensable, and the same applies to conductor elements 12, 22 and 32.

前記抵抗素子11.21および31は、前記導電体素子
12゜22.32より非常に大きな電気抵抗を有するも
のとして選択される。
The resistive elements 11.21 and 31 are chosen to have a much greater electrical resistance than the conductive element 12.22.32.

また電気回路中の抵抗R1の抵抗値は、前記導電体素子
12.22および23の電気抵抗に比べてはるかに大き
なものである。
Further, the resistance value of the resistor R1 in the electric circuit is much larger than the electric resistance of the conductive elements 12, 22 and 23.

第4図はこの発明の一つの実施例を説明するためのブロ
ック線図を示すものである。
FIG. 4 shows a block diagram for explaining one embodiment of the present invention.

この図において、40は制御素子であって該制御素子は
可撓性絶縁フィルムにカーボン粒子を連続的にコーティ
ングした形の抵抗素子41と裸銅でなる電導体素子42
とからなる。
In this figure, reference numeral 40 denotes a control element, which includes a resistance element 41 in the form of a flexible insulating film continuously coated with carbon particles, and a conductor element 42 made of bare copper.
It consists of

前記抵抗素子41は適当な手段(図示せず)によって導
電体素子42の上側に示されている。
Said resistive element 41 is shown above the conductive element 42 by suitable means (not shown).

この場合の装置における電圧変化量は、接地点に対して
電圧値■1および■2でなる異なる電圧を与えることに
より抵抗素子41に沿って設定される。
The amount of voltage change in the device in this case is set along the resistance element 41 by applying different voltages of voltage values (1) and (2) to the ground point.

抵抗R1は導電体素子42と接地点との間に接続される
Resistor R1 is connected between conductive element 42 and a ground point.

導電体素子42は電圧比較器A1の一方の入力側に接続
され、そして抵抗素子41の一端は電圧比較器A1の他
方の入力側に接続される。
Conductive element 42 is connected to one input side of voltage comparator A1, and one end of resistive element 41 is connected to the other input side of voltage comparator A1.

上述するように、電圧比較器A1は常開スイッチS1を
閉じるためのものとして取付けられ、接地点に対する電
圧が導電体素子42に加えられる。
As mentioned above, voltage comparator A1 is mounted to close normally open switch S1 and a voltage relative to ground is applied to conductive element 42.

本実施例によれば、導電体素子42は、ダイオードD1
および緩衝増幅器A2を介して常開スイッチS1の一方
の接点に接続されている。
According to this embodiment, the conductive element 42 is a diode D1
and one contact of the normally open switch S1 via a buffer amplifier A2.

また、コンデンサC2と抵抗R2とから成るRC回路網
は、ダイオードD1および緩衝増幅器A2間に接続され
ている。
Also, an RC network consisting of capacitor C2 and resistor R2 is connected between diode D1 and buffer amplifier A2.

電圧蓄積コンデンサC1は、常開スイッチS1の他方の
接点と接地点との間に接続されている。
A voltage storage capacitor C1 is connected between the other contact of the normally open switch S1 and ground.

この装置における電圧源■1およびv2には、通常直流
電圧が適用される。
DC voltage is usually applied to the voltage sources (1) and (v2) in this device.

前記スイッチ手段S1は、機械的スイッチであり、前記
電圧比較器A1は誘導コイルを備え前記抵抗素子41お
よび導電体素子42からの入力により前記スイッチ手段
S1を作動させる信号を出力する。
The switch means S1 is a mechanical switch, and the voltage comparator A1 includes an induction coil and outputs a signal for operating the switch means S1 in response to inputs from the resistive element 41 and the conductive element 42.

前記スイッチ手段として約50ミリ秒程度で作動するス
イッチ手段が用いられる。
As the switch means, a switch means that operates in about 50 milliseconds is used.

第2緩衝増幅器A3は、常開スイッチS1の他の接点に
接続され、コンデンサC1に蓄積電圧をもたらす。
A second buffer amplifier A3 is connected to the other contact of the normally open switch S1 and provides a stored voltage on the capacitor C1.

この実施例に従うと、第2緩衝増幅器A3の入力側には
、コンデンサC1のチャージ電圧を維持する目的で正帰
還電圧が加えられている。
According to this embodiment, a positive feedback voltage is applied to the input side of the second buffer amplifier A3 for the purpose of maintaining the charging voltage of the capacitor C1.

47は、そのための正帰還回路手段である。47 is a positive feedback circuit means for this purpose.

したがって、第2緩衝増幅器A3の出力電圧は、制御素
子40における抵抗素子41および導電体素子42間に
、指のタッチにより形成される接点の移動に応じてセッ
トされる。
Therefore, the output voltage of the second buffer amplifier A3 is set according to the movement of a contact formed by a finger touch between the resistive element 41 and the conductive element 42 in the control element 40.

前記緩衝増幅器A3の出力電圧は、制御素子40におけ
る抵抗素子41と導電体素子42の長さ方向に沿った異
なった点において接点が形成されることによってリセッ
トされる。
The output voltage of the buffer amplifier A3 is reset by forming contacts at different points along the length of the resistive element 41 and the conductive element 42 in the control element 40.

前記緩衝増幅器A3の出力電圧は、種々の手段に導ひか
れる。
The output voltage of the buffer amplifier A3 is derived by various means.

まず、第4図に示す実施例によれば、その出力電圧は、
音声増幅器システムにおける電圧制御増幅器A4のため
の制御電圧として用いられている。
First, according to the embodiment shown in FIG. 4, the output voltage is
It is used as the control voltage for the voltage controlled amplifier A4 in the audio amplifier system.

したがって、前記電圧増幅器A4における音声信号出力
の大きさは、制御素子40における抵抗素子41上にタ
ッチすることによってセットされるものである。
Therefore, the magnitude of the audio signal output in the voltage amplifier A4 is set by touching on the resistive element 41 in the control element 40.

さらに、第4図に示すように、本実施例には前記制御素
子40のリセットの状態を視覚的に示す手段が備えられ
ている。
Furthermore, as shown in FIG. 4, this embodiment is provided with means for visually indicating the reset state of the control element 40.

この実施例によれば前記電圧制御素子のセットの状態を
示すための手段として、一連の発光ダイオード48a
、48b 。
According to this embodiment, a series of light emitting diodes 48a are used as means for indicating the status of the set of voltage control elements.
, 48b.

48c・・・・・48nが用いられる。48c...48n are used.

この発光ダイオード群は、前記制御素子の長さ方向に沿
って物理的に設定されていて、各々電気的に連結されて
いるものであって、異なった臨界電圧に達すると、それ
に応じて発光するように連結されている。
The light emitting diodes are physically arranged along the length of the control element and are electrically connected to each other, and emit light accordingly when different critical voltages are reached. are connected like this.

第4図に示すように、前記緩衝増幅器A3の出力電圧が
前記一連の発光ダイオード群に加えられる。
As shown in FIG. 4, the output voltage of the buffer amplifier A3 is applied to the series of light emitting diodes.

かりに電圧v1が電圧v2よりも低い場合を仮定すると
、前記一連の発光ダイオード48a。
Assuming that the voltage v1 is lower than the voltage v2, the series of light emitting diodes 48a.

48b 、48c・・・・・48nはそのうちの発光ダ
イオード48nを発光させるために接続されている。
48b, 48c, . . . , 48n are connected to cause the light emitting diode 48n to emit light.

これは、前記制御素子40における導電体素子42にあ
られれる電圧に一致する際にもたらされる。
This occurs when the voltage present on the conductor element 42 in the control element 40 is matched.

すべての発光ダイオード48a、48b。48c・・・
・・48nは、前記緩衝増幅器A3の出力電圧が制御素
子40における導電体素子42に加えられる電圧に一致
するときにそれぞれ発光する。
All light emitting diodes 48a, 48b. 48c...
. . 48n respectively emit light when the output voltage of the buffer amplifier A3 matches the voltage applied to the conductive element 42 in the control element 40.

もちろん、前記一連の発光ダイオード群には、前記緩衝
増幅器A3の出力電圧の範囲に関して、電圧■3が接続
されている。
Of course, voltage 3 is connected to the series of light emitting diodes in the range of the output voltage of the buffer amplifier A3.

したがって制御素子40のセット状態の視覚的表示が前
記一連の発光ダイオードによって供される。
A visual indication of the set state of the control element 40 is thus provided by said series of light emitting diodes.

さらに、この手段は、その他の視覚的手段を用いること
によっても容易に設計することが可能である。
Furthermore, this means can also be easily designed using other visual means.

次いで、第5図にもとづいて本実施例を説明すると、前
記第5図は、第4図に示す実施例の概略的ブロック線図
であって、第4図の照合符号がそのまま付されている。
Next, the present embodiment will be explained based on FIG. 5. Said FIG. 5 is a schematic block diagram of the embodiment shown in FIG. 4, and reference symbols in FIG. 4 are attached as they are. .

制御素子40における抵抗素子41の一端は、正直流電
圧10ボルトを供する電源に接続される。
One end of the resistive element 41 in the control element 40 is connected to a power source providing a direct current voltage of 10 volts.

前記抵抗素子41の他端は、たとえば、通称lN34な
る名称で市販されているゲルマニウムダイオード50の
アノードに接続される。
The other end of the resistive element 41 is connected, for example, to the anode of a germanium diode 50 commercially available under the name IN34.

前記ダイオード50のカソードは、たとえば、IN91
4の名称で市販されているシリコンダイオード51のア
ノードに接続され、該カソードはアース接続されている
The cathode of the diode 50 is, for example, IN91
It is connected to the anode of a silicon diode 51 commercially available under the name No. 4, and its cathode is connected to ground.

抵抗素子41の他端は、IOK、Qの値をもつ抵抗52
を介して10ボルトの正直流電圧を供給する供給電源に
接続されている。
The other end of the resistance element 41 is a resistance 52 having a value of IOK, Q.
via a power supply supplying a direct current voltage of 10 volts.

制御素子40の他端は、3.3M、!Qの抵抗53を介
して電圧比較器A1の負側入力端子に接続されている。
The other end of the control element 40 is 3.3M,! It is connected to the negative input terminal of the voltage comparator A1 via a resistor 53 of Q.

したがって、一定の基準電圧は制御素子40における抵
抗素子41の一端に供給され、それが前記電圧比較器A
1の負側入力端子に印加される。
Therefore, a constant reference voltage is supplied to one end of the resistive element 41 in the control element 40, which is applied to the voltage comparator A.
It is applied to the negative input terminal of 1.

前記電圧比較器A1の回路における負側端子は、シリコ
ンダイオードを介して接地されている。
The negative terminal of the voltage comparator A1 circuit is grounded via a silicon diode.

したがって、直列接続されたゲルマニウムダイオード5
0とシリコンダイオード51は、基準電圧によって保証
されていて、接地点に対してわずかに正の電圧である。
Therefore, germanium diodes 5 connected in series
0 and silicon diode 51 are guaranteed by a reference voltage and are at a slightly positive voltage with respect to ground.

制御素子40における導電体素子42は、たとえば、I
M、52の抵抗R1を介してアース接続されている。
The conductor element 42 in the control element 40 is, for example, I
M, 52 is connected to ground via a resistor R1.

さらに制御素子40における導電体素子42はたとえば
、IM、2の抵抗54を介して電圧比較器A1の正側入
力端子に接続されている。
Furthermore, the conductor element 42 in the control element 40 is connected to the positive input terminal of the voltage comparator A1 via a resistor 54, for example IM,2.

さらに、前記導電体素子42は、たとえば、■N914
でなるシリコンダイオードD1のアノードに接続されて
いる。
Further, the conductor element 42 is, for example, ■N914
The anode of the silicon diode D1 is connected to the anode of the silicon diode D1.

制御素子40における導電体素子42と抵抗素子41と
の間に電気接点が形成されると、抵抗R1を通じて前記
接触点の位置に相応する電圧が、抵抗54を介して電圧
比較器A1の正入力端子に印加される。
When an electrical contact is formed between the conductive element 42 and the resistive element 41 in the control element 40, a voltage corresponding to the position of the contact point is applied via the resistor R1 to the positive input of the voltage comparator A1 via the resistor 54. Applied to the terminal.

このようにして電圧は、ダイオードD1のアノード側に
加えられる。
In this way a voltage is applied to the anode side of diode D1.

ダイオードD1のカソードは、抵抗55を介して前記緩
衝増幅器A2の正入力端子に接続されている。
The cathode of the diode D1 is connected via a resistor 55 to the positive input terminal of the buffer amplifier A2.

また、ダイオードD1のカソード側には、たとえば、0
.1μFのコンデンサC2が接続されていて、該コンデ
ンサC2を介して接地されている。
Further, on the cathode side of the diode D1, for example, 0
.. A 1 μF capacitor C2 is connected and grounded via the capacitor C2.

本実施例によれば、抵抗R2は、緩衝増幅器A2回路の
内部抵抗をあられすものであり、緩衝増幅器A1の正入
力側と第5図に示す接地点との間に見掛の抵抗として示
される。
According to this embodiment, the resistor R2 is used to increase the internal resistance of the buffer amplifier A2 circuit, and is shown as an apparent resistance between the positive input side of the buffer amplifier A1 and the ground point shown in FIG. It will be done.

前記コンデンサC2の値は、前述したように時定数によ
って供され選択される。
The value of the capacitor C2 is provided and selected by the time constant as described above.

抵抗56は緩衝増幅器A2の出力側とその負側の入力と
の間にあって、たとえば、560に、Oの抵抗として接
続される。
A resistor 56 is located between the output of the buffer amplifier A2 and its negative input and is connected, for example to 560, as an O resistor.

第5図に示すこの発明の実施例によれば、スイッチS1
は、通称ZN3638の名で知れるトランジスタにより
提供され、そして20ボルトの定格電圧において作動す
るものである。
According to the embodiment of the invention shown in FIG.
is provided by a transistor commonly known as ZN3638 and operates at a rated voltage of 20 volts.

C1は、10μFの値をもつコンデンサである。C1 is a capacitor with a value of 10 μF.

電圧比較器A1の出力側は、たとえば、4.7KjQの
抵抗57を介してトランジスタS1のベースに接続され
ている。
The output side of the voltage comparator A1 is connected to the base of the transistor S1 via a resistor 57 of, for example, 4.7 KjQ.

また、緩衝増幅器A2の出力側は、トランジスタS1の
エミッタに接続されていて、そして前記コンデンサC1
の一極は、トランジスタS1のコレクタ側に接続されて
いる。
Further, the output side of the buffer amplifier A2 is connected to the emitter of the transistor S1, and the capacitor C1 is connected to the emitter of the transistor S1.
One pole of the transistor S1 is connected to the collector side of the transistor S1.

一方、前記コンデンサC1の他極はアース接続されてい
る。
On the other hand, the other pole of the capacitor C1 is connected to ground.

したがって、トランジスタS1は、電圧比較器A1の出
力によって導通状態にバイアスされ、その都度、制御素
子40における導電体素子42に電圧が加わる。
Transistor S1 is therefore biased into conduction by the output of voltage comparator A1, and in each case a voltage is applied to conductor element 42 in control element 40.

同時に、その電圧は、ダイオードD1、増幅器A2およ
びトランジスタS1を介して、コンデンサC1に加えら
れる。
At the same time, that voltage is applied to capacitor C1 via diode D1, amplifier A2 and transistor S1.

もし制御素子40における導電体素子42に加わる電圧
が、コンデンサC1にすでにある電圧よりも低いと、そ
のときコンデンサC1の充電圧は、トランジスタS1と
緩衝増幅器A2の内部抵抗R2とを介して放電される。
If the voltage applied to the conductor element 42 in the control element 40 is lower than the voltage already present on the capacitor C1, then the charging voltage of the capacitor C1 is discharged via the transistor S1 and the internal resistance R2 of the buffer amplifier A2. Ru.

コンデンサC1に存する充電々圧は、たとえば、ZN3
819の名で知られる電界効果トランジスタ58:(以
下FETと略記する)の制御極に加えられる。
The charge voltage present in capacitor C1 is, for example, ZN3
It is added to the control pole of a field effect transistor 58 (hereinafter abbreviated as FET), known under the name 819.

コンデンサC1の電圧は、前記FET58の制御極に加
えられる際、コンデンサC1の電圧に相応するFETを
通じて電圧降下を生じる。
When the voltage on capacitor C1 is applied to the control pole of FET 58, a voltage drop occurs across the FET corresponding to the voltage on capacitor C1.

前記FET58の一方の側は、供給電源(図示せず)に
接続されていて、他方の側は、たとえば、10に、Oの
抵抗59を介してアース接続されている。
One side of the FET 58 is connected to a power supply (not shown) and the other side is connected to ground via a resistor 59 of O, for example 10.

さらに、前記FET58の抵抗59接続側には、トラン
ジスタ60および61と、抵抗62゜63および64か
ら成る流路回路網が接続されている。
Further, a channel network consisting of transistors 60 and 61 and resistors 62, 63 and 64 is connected to the side of the FET 58 connected to the resistor 59.

タップ型抵抗59のタップ点電圧は、コンデンサC1の
電圧に比例して変化する。
The tap point voltage of the tap resistor 59 changes in proportion to the voltage of the capacitor C1.

また、前記タップ点電圧は、たとえば、IMgの抵抗6
5を介して演算増幅器A3の正側入力に加えられる。
Further, the tap point voltage is, for example, a resistor 6 of IMg.
5 to the positive input of operational amplifier A3.

前記演算増幅器A3の出力側は、可変抵抗66および固
定抵抗67を介してその演算増幅器A3の負の入力側に
接続されている。
The output side of the operational amplifier A3 is connected via a variable resistor 66 and a fixed resistor 67 to the negative input side of the operational amplifier A3.

可変抵抗66および固定抵抗67の値は、前記演算増幅
器A3を介して、それよりも確実に大きな利得を供する
ために可変設定される。
The values of the variable resistor 66 and the fixed resistor 67 are set variably through the operational amplifier A3 to ensure a larger gain than the operational amplifier A3.

前記演算増幅器A3の出力は、たとえば、IOM、Qの
抵抗68を介して前記コンデンサC1にフィードバック
接続されている。
The output of the operational amplifier A3 is feedback connected to the capacitor C1 via a resistor 68 of IOM, Q, for example.

前記演算増幅器A3の出力は回路網75の出力69とし
て出力する。
The output of operational amplifier A3 is output as output 69 of network 75.

前記出力69は、第4図で述べたように、電圧制御増幅
器において制御される。
The output 69 is controlled in a voltage controlled amplifier as described in FIG.

電圧比較器A1、緩衝増幅器A2 、A3および電圧制
御増幅器A4は、NATIONAL(登録商標)製のL
M3900の名で知れる異なった4分割集積回路をそれ
ぞれ包む。
Voltage comparator A1, buffer amplifiers A2 and A3, and voltage control amplifier A4 are L
Each package contains a different quadrant integrated circuit known as M3900.

第5図に示すように、装置の出力は、LITR−ONI
X(登録商標)の209型の名で知れる発光ダイオード
48a〜48n回路網に加えられる。
As shown in FIG. 5, the output of the device is LITR-ONI
Light emitting diodes 48a-48n, known as X(R) type 209, are added to the network.

一方策5図に示す実施例の場合は、その出力は、複数個
の異なった値の抵抗71a〜71nの1つと、複数個の
異なった電圧比較器回路72a〜72nの1つを介して
、各々の発光ダイオードに刃口えられるようになってい
る。
On the other hand, in the case of the embodiment shown in FIG. Each light emitting diode can be fitted with a blade.

前記比較器回路72a〜72nのそれぞれには複数個の
異なった値の抵抗73a〜73nの1つを介して共通の
電源(図示せず)が接続されている。
A common power source (not shown) is connected to each of the comparator circuits 72a-72n via one of a plurality of resistors 73a-73n having different values.

したがって、前記各々の発光ダイオードはそれぞれ異な
った比較電圧をうけ、該比較電圧に相応して作動する。
Therefore, each of the light emitting diodes receives a different comparison voltage and operates according to the comparison voltage.

前記抵抗73a〜73nの選択設計により、装置の出力
電圧が最小値から最大値に強まると、それにともない電
圧比較回路72a〜72nにより発光ダイオード48a
〜48nが作動する。
Due to the selective design of the resistors 73a to 73n, when the output voltage of the device increases from the minimum value to the maximum value, the voltage comparator circuits 72a to 72n increase the voltage of the light emitting diode 48a.
~48n is activated.

同様に発光ダイオードは、装置の出力電圧が最大値から
最小値に弱まると作動停止する。
Similarly, a light emitting diode shuts down when the output voltage of the device decays from a maximum value to a minimum value.

したがって、出力電圧は、制御素子40における抵抗素
子41および導電素子42間に形成される接触点の変位
により前述する電気諸素子を介して発光ダイオードに印
加され、該接触点に相応する発光ダイオードを作動し、
視覚表示がなされる。
Therefore, the output voltage is applied to the light emitting diode through the aforementioned electrical elements by the displacement of the contact point formed between the resistive element 41 and the conductive element 42 in the control element 40, and the output voltage is applied to the light emitting diode corresponding to the contact point. operates,
A visual display is provided.

次いで、第6図に示す他の実施例について説明する。Next, another embodiment shown in FIG. 6 will be described.

この実施例は、第5図に示す実施例におけるスイッチS
1、コンデンサC1および緩衝増幅回路に対して代用さ
れる回路である。
This embodiment is based on the switch S in the embodiment shown in FIG.
1. This circuit is substituted for the capacitor C1 and the buffer amplifier circuit.

この第6図に示す回路は、その回路中に示すA点および
B点をして、第5図に示す回路のA点およびB点にそれ
ぞれ接続されるものである。
In the circuit shown in FIG. 6, points A and B shown in the circuit are connected to points A and B of the circuit shown in FIG. 5, respectively.

したがって、前記緩衝増幅器A2の出力は、第6図に示
す理想発振器E1およびE2の小電圧により互いに相殺
されるような形で電圧比較器A5およびA6の一側入力
に接続される。
Therefore, the output of the buffer amplifier A2 is connected to one side input of the voltage comparators A5 and A6 in such a manner that they cancel each other out by the small voltages of the ideal oscillators E1 and E2 shown in FIG.

ディジタル時計あるいは発振器76の出力は、ゲート7
7の一方の入力側に接続される。
The output of digital clock or oscillator 76 is connected to gate 7
Connected to one input side of 7.

第5図に示す電圧比較器A1の出力は、前記ゲート77
の他の入力側に接続され、そして、該ゲート77の出力
は、一対のゲート78および79のそれぞれ一方の入力
側に接続される。
The output of the voltage comparator A1 shown in FIG.
The output of gate 77 is connected to the input side of each one of a pair of gates 78 and 79.

第6図に示す電圧比較器A6の出力は、ゲート78の他
の入力側に加えられ、そして、電圧比較器A5の出力は
、ゲート79の他の入力側に加えられる。
The output of voltage comparator A6 shown in FIG. 6 is applied to the other input of gate 78, and the output of voltage comparator A5 is applied to the other input of gate 79.

ゲート78の出力は、8ビツト アップ・ダウン カウ
ンタ80の“アップ′”端子に加えられ、ゲート79の
出力は、前記カウンタ80の”ダウン″端子に加えられ
ている。
The output of gate 78 is applied to the ``up'' terminal of an 8-bit up/down counter 80, and the output of gate 79 is applied to the ``down'' terminal of said counter 80.

前記8ビツト アップ・ダウン カウンタ80の出力ラ
イン81〜88は、デ゛イジタル アナログ変換器90
に接続されている。
The output lines 81 to 88 of the 8-bit up/down counter 80 are connected to a digital to analog converter 90.
It is connected to the.

前記ディジタルアナログ変換器90の出力は、電圧比較
器A5およびA6の+側入力に加えられていると共に、
装置の出力電圧を供する。
The output of the digital-to-analog converter 90 is applied to the + side inputs of voltage comparators A5 and A6, and
Provides the output voltage of the device.

前記ディジタル アナログ変換器90は、前記8ビツト
アップ・ダウンカウンタ80の1カウントに相応する
一定の最小出力をもつ。
The digital-to-analog converter 90 has a fixed minimum output corresponding to one count of the 8-bit up/down counter 80.

第6図に示す回路において、入力A点およびB点に電圧
があられれると、ゲート77が開き、それにともないゲ
ートγ8および79の各々一方の入力側に発振器76の
出力が加えられる。
In the circuit shown in FIG. 6, when a voltage is applied to input points A and B, gate 77 opens and the output of oscillator 76 is applied to one input side of each of gates γ8 and 79.

同時に入力A点の電圧はディジタル アナログ変換器9
0の出力電圧と比較される。
At the same time, the voltage at input point A is converted to digital/analog converter 9
0 output voltage.

もし、入力A点の電圧が前記ディジタル アナログ変換
器の入力電圧よりも高い場合には、電圧比較器A6はゲ
ート78の一方の入力に信号を加え、この信号によりゲ
ートが開かれて8ビツト アップ・ダウン カウンタ8
0の゛°アップ″端子に発振器76の出力が加わる。
If the voltage at input point A is higher than the input voltage of the digital-to-analog converter, voltage comparator A6 applies a signal to one input of gate 78, which opens the gate and increases the output by 8 bits.・Down counter 8
The output of the oscillator 76 is applied to the 0's "up" terminal.

電圧比較器A6の出力点は、カットオフ点にあり、そし
て、電圧比較器A5は、出力を供する傾向にある。
The output point of voltage comparator A6 is at the cutoff point and voltage comparator A5 tends to provide an output.

電圧比較器A5の出力により、ゲート79が開き、前記
8ビツト アップ・ダウン カウンタ80の゛ダウンパ
端子に発振器76の出力を加える。
The output of the voltage comparator A5 opens the gate 79 and applies the output of the oscillator 76 to the down terminal of the 8-bit up/down counter 80.

もし、低電圧が入力A点およびB点に加えられると、前
記8ビツト アップ・ダウン カウンタ80にはその低
電圧に相応する出力が生じる。
If a low voltage is applied to the inputs A and B, the 8-bit up/down counter 80 will produce an output corresponding to the low voltage.

オフセット電圧が、8ビツト アップ・ダウンカウンタ
80の最も小さな位数に相応してセットされ、理想発振
器E1.E2に供給される。
An offset voltage is set corresponding to the smallest order of the 8-bit up/down counter 80, and the ideal oscillator E1. Supplied to E2.

オペレータの指が、制御素子40から離れるとすぐに、
入力A点およびB点の電圧は消失する。
As soon as the operator's finger leaves the control element 40,
The voltages at input points A and B disappear.

そして、8ビツト アップ・ダウン カウンタ80が入
力点Aに供される持続電圧に相応するカウントの位数を
ともなって一定のカウントに維持される。
The 8-bit up-down counter 80 is then maintained at a constant count with the order of count corresponding to the sustained voltage applied to input point A.

ディジタル アナログ変換器90からの定電圧出力は、
入力A点に供される持続電圧に相応して出力され、その
出力は新しい電圧としてセットされるまで維持される。
The constant voltage output from the digital to analog converter 90 is
The output corresponds to the sustained voltage applied to the input point A, and the output is maintained until it is set as a new voltage.

これは、制御素子40上の異なる点をタッチし、入力A
点およびB点に異なった電圧が加わることによって変え
られる。
This is done by touching different points on the control element 40 and inputting A
It can be changed by applying different voltages to point and point B.

第5図に示すように、ディジタル アナログ変換器の出
力は、発光ダイオードの回路網に加えられる。
As shown in FIG. 5, the output of the digital to analog converter is applied to a light emitting diode network.

ここで、第7図に示す32ビット符号解読器91は、5
つの最も重要な位数端子をもち、それは8ビツト アッ
プ・ダウン カウンタ80の出力84〜88に加えるた
め供給されている。
Here, the 32-bit code decoder 91 shown in FIG.
It has two most significant order terminals, which are provided for addition to the outputs 84-88 of an 8-bit up/down counter 80.

前記32ビット符号解読器91の各32個の出力は、多
数のトランジスタT1〜T32の異なった1つのベース
にそれぞれ刃口えられる。
Each of the 32 outputs of the 32-bit code decoder 91 is connected to a different base of a plurality of transistors T1 to T32.

この実施例によればすべての発光ダイオードL1〜L3
2は、第1の発光ダイオードL1のカソードに直列に接
続されていて、供給電源(図示せず)の負側端子に接続
されている。
According to this embodiment, all light emitting diodes L1 to L3
2 is connected in series to the cathode of the first light emitting diode L1, and is connected to the negative terminal of a power supply (not shown).

そして、最後の発光ダイオードL32のカソードは、3
2ビット符号解読器91の出力に接続されているトラン
ジスタT32のコレクタに接続されている。
And the cathode of the last light emitting diode L32 is 3
It is connected to the collector of a transistor T32 which is connected to the output of the 2-bit code decoder 91.

すべてのトランジスタT1〜T32のエミッタは、電源
(図示せず)の正側端子に並列に接続されている。
The emitters of all transistors T1-T32 are connected in parallel to the positive terminal of a power supply (not shown).

トランジスタT1のコレクタは、発光ダイオードL1の
アノードに、トランジスタT2のコレクタは、発光ダイ
オードL2のアノードに、そして以下トランジスタT3
2と発光ダイオードL32に至るまで同様な状態に接続
されている。
The collector of the transistor T1 is connected to the anode of the light emitting diode L1, the collector of the transistor T2 is connected to the anode of the light emitting diode L2, and the collector of the transistor T3 is connected to the anode of the light emitting diode L1.
2 and the light emitting diode L32 are connected in the same manner.

したがって第7図に示すように、32ビット符号解読器
91の32個の出力のうち、いずれか1つの出力が生じ
ると、それにより32ビット符号解読器91の出力に応
じて発光ダイオードL1〜L32を発光させる。
Therefore, as shown in FIG. 7, when any one of the 32 outputs of the 32-bit code decoder 91 is generated, the light emitting diodes L1 to L32 are activated according to the output of the 32-bit code decoder 91. to emit light.

第7図に示すように、制御素子40に関連して発光ダイ
オードL1〜L32の配列を設定することにより、発光
ダイオードによる視覚表示装置を提供することができる
As shown in FIG. 7, by arranging the light emitting diodes L1 to L32 in relation to the control element 40, a visual display device using light emitting diodes can be provided.

この発光ダイオードによる視覚表示装置は、少ない電流
で操作できる長所を有し、該電流によって発光ダイオー
ドの光信号を得るようになした装置である。
This visual display device using light emitting diodes has the advantage of being able to operate with a small amount of current, and is a device that uses the current to obtain optical signals from the light emitting diodes.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は、この発明になる電圧分圧器装置の実施例を示す
ものであって、第1図はこの発明の一実施例になる制御
素子を断面であられすとともに関連の電気構成の概略を
示すブロック線図、第2図はこの発明の別の実施例にな
る制御素子の横断面図、第3図はこの発明のさらに他の
実施例になる制御素子の横断面図、第4図は他の実施例
になるブロック線図、第5図は第4図に示す実施例にお
いてその電気回路の詳細をあられしたブロック線図、第
6図はこの発明のさらに別の実施例でなる電圧蓄積手段
をあられす概略的なブロック線図、第7図は第6図に示
す実施例における表示手段をあられす概略的な回路図で
ある。 10.20,30.40・・・・・・制御素子、11゜
21.31.41・・・・・・抵抗体素子、12,22
゜32.42・・・・・・導電体素子、13,23.3
3・・・・・・絶縁フレーム、48a〜48n・・・・
・・発光ダイオード群、AI 、A5.A6・・・・・
・電圧比較器、A2゜A3・・・・・・緩衝増幅器、A
4・・・・・・電圧制御増幅器、76・・・・・・発振
器、80・・・・・・8ビツト アップ・ダウン カウ
ンタ、90・・・・・・ディジタル アナログ変換器、
91・・・・・・32ビット符号解読器。
The drawings show an embodiment of a voltage divider device according to the present invention, and FIG. 1 shows a cross section of a control element according to an embodiment of the present invention, and a block diagram schematically showing the related electrical configuration. FIG. 2 is a cross-sectional view of a control element according to another embodiment of the present invention, FIG. 3 is a cross-sectional view of a control element according to still another embodiment of the present invention, and FIG. FIG. 5 is a block diagram showing the details of the electric circuit in the embodiment shown in FIG. 4, and FIG. 6 is a block diagram showing the voltage storage means according to yet another embodiment of the present invention. FIG. 7 is a schematic circuit diagram showing the display means in the embodiment shown in FIG. 6. 10.20, 30.40...Control element, 11°21.31.41...Resistor element, 12,22
゜32.42... Conductor element, 13, 23.3
3...Insulation frame, 48a to 48n...
...Light emitting diode group, AI, A5. A6...
・Voltage comparator, A2゜A3...Buffer amplifier, A
4... Voltage control amplifier, 76... Oscillator, 80... 8-bit up/down counter, 90... Digital analog converter,
91...32-bit code decoder.

Claims (1)

【特許請求の範囲】 1(a)任意の長さを有する抵抗体面、 (b) 前記抵抗体面に対し実質上同一の広がりをも
って一定の間隔をおき近接した位置に配される前記抵抗
体面の長さに相応する長さを有する導電体面、 (c) 指でタッチすることにより前記抵抗体面の長
さ方向に沿ったいずれかの点と、該点に対応する前記導
電体面の長さ方向に沿った点との間に電気的接点を選択
的に形成するための手段、(clJ アースに対して
前記抵抗体面に沿った電圧変化を生せしめるための前記
抵抗体面の両端に接続される供給電圧源、 (e) 電圧蓄積装置、 (f) 前記導電体面及びアース間に接続された第1
の抵抗と、アースに対して電圧が該導電体面に存在する
とき電気的出力を発生するように設けられた電圧比較器
回路を含むアースに対して該導電体面上の電圧を検出す
る装置、 (g) 前記導電体面及び電圧蓄積装置間に接続して
いる通常開位置にあり、該導電体面及び電圧蓄積装置間
の電気的接続を行うための前記電圧比較器回路の電気的
出力により閉状態になる電気的スイッチを含み、アース
に対して該電圧蓄積装置により蓄積した電圧を変更する
ための装置とから戒ることを特徴とする電圧分圧器装置
。 2(a)任意の長さを有する抵抗体面、 (b)前記抵抗体面に対し実質−L同一の広がりをもっ
て一定の間隔をおき近接した位置に配される前記抵抗体
面の長さに相応する長さを有する導電体面、 (C) 指でタッチすることにより前記抵抗体面の長
さ方向に沿ったいずれかの点と、該点に対応する前記導
電体面の長さ方向に沿った点との間に電気的接点を選択
的に形成するための手段、(d) アースに対して前
記抵抗体面に沿った電圧変化を牛ぜしめるための前記抵
抗体面の両端に接続される供給電圧源、 (e) 前記導電体面及びアース間に接続された第1
の抵抗と、アースに対して電床が該導電体面に存在する
とき電気的出力を発生するように設けられた第一電圧比
較器を含むアースに対して該導電体面上の電圧を検出す
る装置とから成り、(f) 入力側の一つか、前記導
電体面上の電圧の存在を検出するため前記第一電圧比較
器に接続している第1ゲート装置、 (g) 前記第1ゲート装置の他の入力側に接続して
いるデジタル・クロック装置、 (h)小電圧オフセットを用意する装置を介して前記導
電体面上に接続している入力側の1つを各各有する一対
の電圧比較器、 (1)一方の入力側が前記一対の電圧比較器の一方の出
力側に接続しており、他方の入力側か前記第1ゲート装
置の出力側に接続されている第2ゲート装置、 (j)一方の入力側が前記一対の電圧比較器の他方の出
口側に接続されており、他方の入口側が前記第1ゲート
装置の出力側に接続されている第3ゲート装置、 (k) 前記第2ゲート装置の出力側に接続している
アップ・ターミナルと、前記第3ゲート装置の出力側に
接続しているダウン・ターミナルとを有するデジタル・
アップ・ダウン・カウンター(1)前記デジタル・アッ
プ・ダウン・カウンターのデジタル出力側ターミナルに
接続し、出力側が前記一対の電圧比較器の他の入力側に
接続し且つ装置の出力側を提供するデジタル・アナログ
変換器とを有することを特徴とする電圧分圧器装置。
[Scope of Claims] 1 (a) a resistor surface having an arbitrary length; (b) a length of the resistor surface that is substantially coextensive with the resistor surface and arranged at a position close to the resistor surface at a constant interval; (c) touch any point along the length of the resistor surface with a finger and a point along the length of the conductor surface corresponding to the point; (clJ) a supply voltage source connected across said resistor surface for producing a voltage change along said resistor surface with respect to ground; , (e) a voltage storage device; (f) a first electrode connected between the conductor surface and ground;
an apparatus for detecting a voltage on said conductive surface relative to earth, comprising a resistor and a voltage comparator circuit arranged to produce an electrical output when a voltage relative to earth is present on said conductive surface; g) being in a normally open position connected between said conductive surface and a voltage storage device and being turned into a closed state by an electrical output of said voltage comparator circuit for making an electrical connection between said conductive surface and a voltage storage device; 1. A voltage divider device comprising an electrical switch for varying the voltage stored by the voltage storage device with respect to earth. (2) (a) a resistor surface having an arbitrary length; (b) a length corresponding to the length of the resistor surface disposed at a position close to the resistor surface at a constant distance with substantially the same extent as -L with respect to the resistor surface; (C) between any point along the length of the resistor surface by touching with a finger and a point along the length of the conductor surface corresponding to the point; (d) a supply voltage source connected across said resistor surface for effecting voltage changes along said resistor surface with respect to earth; ) A first wire connected between the conductor surface and the ground.
and a first voltage comparator configured to produce an electrical output when the electrical base is present on the conductive surface with respect to earth. (f) a first gating device connected to said first voltage comparator for detecting the presence of a voltage on one of said conductive surfaces; (g) said first gating device; (h) a pair of voltage comparators each having one of its inputs connected to said conductor surface via a device for providing a small voltage offset; , (1) a second gate device, one input side of which is connected to one output side of the pair of voltage comparators, and the other input side connected to the output side of the first gate device; ) a third gate device, one input side being connected to the other outlet side of the pair of voltage comparators, and the other inlet side being connected to the output side of the first gate device; (k) a third gate device; A digital terminal having an up terminal connected to the output side of the gate device and a down terminal connected to the output side of the third gate device.
Up-Down Counter (1) A digital device connected to the digital output terminal of the digital up-down counter, whose output side is connected to the other input side of the pair of voltage comparators and provides the output side of the device. - A voltage divider device characterized by having an analog converter.
JP50049037A 1975-04-21 1975-04-21 Atsushi Yokusei Gyoden Atsubun Atsuki Souchi Expired JPS5855645B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50049037A JPS5855645B2 (en) 1975-04-21 1975-04-21 Atsushi Yokusei Gyoden Atsubun Atsuki Souchi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50049037A JPS5855645B2 (en) 1975-04-21 1975-04-21 Atsushi Yokusei Gyoden Atsubun Atsuki Souchi

Publications (2)

Publication Number Publication Date
JPS51127454A JPS51127454A (en) 1976-11-06
JPS5855645B2 true JPS5855645B2 (en) 1983-12-10

Family

ID=12819875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50049037A Expired JPS5855645B2 (en) 1975-04-21 1975-04-21 Atsushi Yokusei Gyoden Atsubun Atsuki Souchi

Country Status (1)

Country Link
JP (1) JPS5855645B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55164559U (en) * 1979-04-02 1980-11-26
JPS5651085U (en) * 1979-09-27 1981-05-07
JPS5728376U (en) * 1980-07-24 1982-02-15
JPS5939904U (en) * 1982-09-09 1984-03-14 アルプス電気株式会社 Tatsuchi type variable resistor

Also Published As

Publication number Publication date
JPS51127454A (en) 1976-11-06

Similar Documents

Publication Publication Date Title
US3968467A (en) Touch controlled voltage-divider device
US3895288A (en) Touch controlled voltage-divider device
JP2006526306A (en) Floating gate reference circuit
US3916327A (en) Output circuit for a voltage-divider device
JPS5855645B2 (en) Atsushi Yokusei Gyoden Atsubun Atsuki Souchi
MXPA05002260A (en) Methods and apparatus for a variable resistor configured to compensate for non-linearities in a heating element circuit.
US2329949A (en) Rheostat device
US2678985A (en) Electrical devices such as attenuators, potentiometers, rheostats, etc.
US2799756A (en) Precision potentiometer
US4549098A (en) Device for generating a variable control signal
US2573280A (en) Continuously variable high-voltage power supply
US3974470A (en) Multi-stage switching apparatus
US2729727A (en) Variable impedance device
US2724761A (en) High tolerance impedance elements and methods of making them
US3108244A (en) Potentiometer
US2760147A (en) Potentiometer circuit arrangements
US2862176A (en) Potentiometer loading compensator
US4371862A (en) Variable resistance control
US1579215A (en) Rheostat
SU746749A1 (en) Functional potantiometer
US6429792B1 (en) Digital displacement encoding system and method
US2662144A (en) Varifunction potentiometer
US1581676A (en) Combined rheostat and potentiometer
US703234A (en) Electric controller.
US5144278A (en) Variable impedance device and circuit for sensing adjustment thereof