JPS5853433B2

JPS5853433B2 - 磁気バブル・メモリ回路

Info

Publication number: JPS5853433B2
Application number: JP8797376A
Authority: JP
Inventors: 八郎山田; 昭男森本
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1976-07-23
Filing date: 1976-07-23
Publication date: 1983-11-29
Also published as: JPS5313846A

Description

【発明の詳細な説明】本発明は磁気バブルチップ上のパーマロイ薄膜パターン
によって構成される磁気バブル・メモリ回路に関するも
のである。

磁気バブル・メモリ回路は磁気バブル記憶装置の実装構
成や性能に大きな影響をおよぼす重要な部分である。

磁気バブル記憶装置のコストを低減させるためには、１
組の回転磁界駆動回路で駆動される記憶容量をできるだ
け大きくする必要がある。

すなわち、回転磁界の駆動単位となるメモリ・プレーン
内にできるだけ多くのバブル・メモリ・チップを実装す
ることが要求される。

しかしながら、一般にはメモリ・プレーン内のバブル・
メモリ・チップ数を多くすることはバブルの移動に必要
な回転磁界の励磁空間が大きくなり回転磁界駆動回路の
コストが上昇するという問題を有している。

この問題に対し、回転磁界の励磁空間を余り大きくする
ことなく、メモリ・プレーン内のバブル・メモリ・チッ
プ数を２倍にした第１図のようなメモリ・プレーンが考
えられる。

第１図ａは平面図であり、同時すは断面図である。

このメモリ・プレーンではプリント基板１の裏表にそれ
ぞれ同じバブル・メモリ・チップ２，３をパーマロイ薄
膜パターン面４が互いに外側になるように実装し、バブ
ル・メモリ・チップ２，３の外側に保護カバー５を施し
、保護カバー５の外側に回転磁界を供給するための１組
の駆動コイル６．１が巻かれた構成をとっている。

このようにプリント基板１の裏表にそれぞれバブル・メ
モリ・チップ２，３が実装されているため余り回転磁界
の励磁空間を大きくすることなく、メモリ・プレーン内
に２倍の数のバフプレ・メモリ・チップを実装すること
ができる。

しかし、第１図のメモリ・プレーンではプリント基板１
の表面に実装されているバブル・メモリ・チップ３のパ
ーマロイ薄膜パターン４とプリント基板１の裏面に実装
されているバブル・メモリ・チップ２のパーマロイ薄膜
パターン４とは互いに相対していて、しかもバブル・メ
モリ・チップ３とバブル・メモリ・チップ２とは同一の
回転磁界内に格納されることになる。

すなわち、バブル・メモリ・チップ３とバブル・メモリ
・チップ２とではバブルが互いに逆方向に移動する。

第２図にバブル・メモリ・チップ上に設けられるパーマ
ロイ薄膜パターン４の従来の磁気バブル・メモリ回路の
構成図を示す。

ここに示す磁気バブル・メモリ回路はメイジャ・マイナ
・ループ方式に基づいている。

マイナ・ループ２１内に貯えられている記憶情報はゲー
ト２２を介してメイジャ・ループ２３に取出され、読取
り時には磁区検出器２４によって読取られ再びゲート２
２を介してマイナ・ループ２１にもどされる。

書込みはまずマイナ・ループ２１の記憶情報をメイジャ
・ループ２３に取出し磁区消去器２５により消去し、続
いて磁区書込み器２６によってメジャ・ループ上に情報
を書込み、この書込まれた情報はゲート２２を介してマ
イナ・ループ２１に転送される。

第１図に示したメモリ・プレーンにおいて、バブル・メ
モリ・チップ３（あるいはバブル・メモリ・チップ２）
に対しては第２図の矢印のように反時計方向にバブルが
移動し、上記読取りおよび書込み動作がなされる。

しかしバブル・メモリ・チップ２（あるいはバブル・メ
モリ・チップ３）においては、第２図の矢印とは反対方
向にバブルが移動する。

そのため、メイジャ・ループ２３における記憶情報の読
取りおよび書込み動作のなされ方およびタイミングはバ
ブル・メモリ・チップ３とバブル・メモリ・チップ２と
では著しく異なり、読取りと書込みの制御回路が複雑と
なる。

これに対処する方法として、バブル・メモリ・チップ３
とバブル・メモリ・チップ２のパーマロイ薄膜パターン
４をそれぞれ異なる磁気バブル・メモリ回路によって形
成し、制御を容易にする方法が考えられるが、マスク・
パターンを２種類必要とし、さらにバブル・メモリ・チ
ップのイールドを低下させ、コスト・アップをもたらす
ので、第１図のようなチップの実装方法の利点が損われ
る。

このように、従来の磁気バブル・メモリ回路によるバブ
ル・メモリ・チップを基板の裏表に実装した第１図のメ
モリ・プレーンでは、回転磁界の励磁全町を余り大きく
することなく、メモリ・プレーン内の記憶容量を増加さ
せることが可能ではあるが、磁気バブル記憶装置のコス
トが高価になってしまう欠点を有していた。

本発明の目的は第１図に示したメモリ・プレーンにおい
ても、プリント基板の裏と表のバブル・チップに対し、
はぼ同様な制御によって読取りおよび書込み動作がなさ
れるようにし、磁気バブル記憶装置のコストを低減させ
る磁気バブル・メモリ回路を提供することにある。

この発明によれば、メイジャ・マイナ・ループ方式の磁
気バブル・メモリ回路において、メイジヤ・ループ上で
マイナーループ群に関して略対称となる磁区位置に関し
てそれぞれ同一ビット数品てた磁区位置にさらに１つの
磁区検出器および磁区発生器を加えられる。

またこのように配置することにより時計方向あるいは反
時計方向いずれの回転磁界の回転方向でも読取りおよび
書込み動作を可能にし、アクセスに際してメイジャ・ル
ープ上に転送された記憶情報が速やかに磁区発生器ある
いは磁区検出器に達するように回転磁界の回転方向を選
択することにより、アクセス・タイムを短縮することが
できる磁気バブル・メモリ回路を提供することもできる
。

第３図に本発明による磁気バブル・メモリ回路の一実施
例を示す。

第３図において本発明による磁気バブル・メモリ回路は
、複数のマイナ・ループ３１と、メイジャ・ループ３３
と、マイナ・ループ３１とメイジャ・ループ３３とを結
ぶスプリッタ・ゲート３２と、メイジャ・ループ３３上
の磁区位置のうちでマイナ・ループ群内の使用マイナ・
ループ群に関して略対称となる磁区位置３０に関して同
一ビット数品てた磁区位置に配置される１対の磁区検出
器３４，３５、および、磁区発生器３６，３７を備え、
そして１対の磁区発生器３６．３７の間にはガイドレー
ル３８を備えている。

ただし、ここに用いられるマイナループ３１、メイジャ
・ループ３３、スプリッタ・ゲート３２、磁区検出器３
４．３５および磁区発生器３６．３７は回転磁界のいず
れの方向の回転に対しても共通の動作マージンを持つも
のとする。

次に第３図に示した磁気バブル・メモリ回路の動作を、
第１図ａとｂのバブル・メモリ・チップ３とバブル・メ
モリ・チップ２の場合についてそれぞれ説明する。

バブル・メモリ・チップ３において、アクセスしようと
する記憶情報がマイナ・ループ３１上のＡ点にあるとす
るならば、Ａ点の記憶情報はマイナ・ループ３１上を矢
印方向に移動し、Ｂ点に達する。

読取り動作時にはＢ点に達した記憶情報はスプリッタ・
ゲート３２により、Ｂ点の記憶情報の写しがマイナ・ル
ープ３２上のＣ点に発生する。

Ｃ点の記憶情報は矢印方向に移動して磁区検出器３４に
より順次読取られ、ガイドレール３８により消去される
。

書込み動作時にはまずＢ点に達した記憶情報はスプリッ
タ・ゲート３２によって消去される。

Ｂ点の記憶情報が消去された後、消去された情報がマイ
ナ・ループ３１の矢印方向に移動していく期間に磁区発
生器３７によって書込み情報がメイジャ・ループ３３上
に発生される。

消去された情報が再びＢ点に達する時期にメイジャ・ル
ープ３３上の書込み情報はＣ点に達し、スプリッタ・ゲ
ート３２のゲート・インの動作によってマイナ・ループ
３１のＢ点に移され、書込み動作がなされる。

書込み動作時に磁区発生器３６と３７を同時に動作させ
る場合、磁区発生器３６から発生した書込み情報はガイ
ド・レール３８によって消去され、磁区発生器３７によ
って発生された書込み情報のみマイナ・ループ３１に書
込まれる。

バブル・メモリ・チップ２における読取りおよび書込み
動作は、先に説明したバブル・メモリ・チップ３の動作
において磁区検出器３４と３５および磁区発生器３７と
３６をそれぞれ交換し、さらに記憶情報の移動方向を矢
印と反対方向にするだけで同時に行われる。

また、記憶情報の移動のタイミングはバブル・メモリ・
チップ３とは１８０度異ｎ６゜また、ゲート３２や磁区
発生器３７に供給する電流の極性を逆にする必要がある
。

以上説明したように本発明による磁気バブル・メモリ回
路は、第１図に示したメモリ・プレーンのようにバブル
・メモリ・チップを実装しても、バブル・メモリ・チッ
プ２と３の読取りおよび書込みの動作が第２図の場合と
同様にして行われるため周辺回路が簡単になり、磁気バ
ブル記憶装置のコストを低減できる。

また、記憶情報を正回転あるいは逆回転いずれの移動方
向でも、読取りおよび書込み動作が可能であり、アクセ
スに際してメイジャ・ループ上に転送された記憶情報が
速やかに磁区検出器あるいは磁区発生器に達するように
回転磁界の回転方向を選択することにより、著しくアク
セス・タイムを短縮することができる。

なお２つの磁区検出器あるいは２つの磁区発生器は同時
に動作させることができるので端子数は増加しない効果
がある。

また２つの磁区検出器の１方をダミー検出器としても使
用でき、その場合ノイズキャンセルが容易となるさらに
バブル・メモリ・チップ２と３の磁区検出器を直列に接
続することにより、回転磁界のＯ位相とπ位相に検出が
可能であり、高速転送が可能となる。

ガード・レール３８は消去機能をはたすものであるので
、ガード・レール３８の代りに従来から用いられている
消去器を用いてもよい。

なお、第３図に示した本発明による磁気バブル・メモリ
回路のメイジャ・ループは、ループ状に閉じた構成をし
ていない方が、ここではこのようなものも含めてメイジ
ャ・ループと称している。

また本発明の詳細な説明をスプリッタ・ゲートを用いた
場合についてのみ行なったが、スプリッタ・ゲートのか
わりに回転磁界の正回転、逆回転の両方向で動作するよ
うな、正逆可能なトランスファー・ゲートを用いても本
発明の効果を達成できることは云うまでもない。

【図面の簡単な説明】

第１図はプリント基板の裏表にバブルメモリチップを実
装したメモリプレーンを示す図でａは平面図、ｂは断面
図である。第２図は従来の磁気バブルメモリ回路を示す路線図、第
３図は本発明による磁気バブルメモリ回路を示す路線図
である。１・・・・・・プリント基板、２，３・・・・・・バブ
ルメモリチップ、４・・・・・・パーマロイ薄膜パター
ン、５・・・・・・保護カバー、６，７・・・・・・駆
動コイル、２１，３１・・・・・・マイナループ、２２
・・・・・・トランスファゲート、２３．３３・・・・
・・メイジャループ、２４，３４，３５・・・・・・磁
気検出器、２５・・・・・・磁区消去器、２６、３６
。３７・・・・・・磁区発生器、３０・・・・・・使用マ
イナ・ループ群に関して略対称となる磁区位置、３８・
・・・・・ガイドレール。

Claims

【特許請求の範囲】

１２値打号を磁気バブルの有無と対応させたメイジャ・
マイナ・ループ方式の磁気バブル・メモリ回路において
、メイジャ・ループ上でマイナー・ループ群に関して略
対称となる磁区位置に関してそれぞれ同一ビット数隔て
た磁区位置にさらに１つの磁区検出器および磁区発生器
を加えたことを特徴とする磁気バブル・メモリ回路。