JPS5848514A - Differential amplifying circuit - Google Patents

Differential amplifying circuit

Info

Publication number
JPS5848514A
JPS5848514A JP56148536A JP14853681A JPS5848514A JP S5848514 A JPS5848514 A JP S5848514A JP 56148536 A JP56148536 A JP 56148536A JP 14853681 A JP14853681 A JP 14853681A JP S5848514 A JPS5848514 A JP S5848514A
Authority
JP
Japan
Prior art keywords
circuit
current mirror
transistor
current
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56148536A
Other languages
Japanese (ja)
Other versions
JPH0516208B2 (en
Inventor
Takashi Kakimoto
隆司 垣本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56148536A priority Critical patent/JPS5848514A/en
Publication of JPS5848514A publication Critical patent/JPS5848514A/en
Publication of JPH0516208B2 publication Critical patent/JPH0516208B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE::To make a gain of a differential amplifying circuit variable with simple constitution, by changing a current transfer ratio of a current mirror circuit. CONSTITUTION:An emitter circuit of output transistors (TRs) Q5, Q6 of a current mirror circuit is provided with N-channel junction type FETs Q9, Q10. A specified voltage is applied to each gate of the FETs Q9, Q10 from an AGC detector 11. In this case, an output of the detector 11 is set to be an optimum bias for the FETs Q9, Q10. The variable resistance property of the FETs is used in the explanation above, and depletion MOSFETs can also be used, and in general, variable resistive elements can be used.

Description

【発明の詳細な説明】 本発明は、カレントミラー回路を使って出力電流を取り
出す構成の差動増幅回路に関し、その目的はこのような
差動増幅回路の利得を制御可能にすることである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a differential amplifier circuit configured to take out an output current using a current mirror circuit, and an object thereof is to make it possible to control the gain of such a differential amplifier circuit.

第1図はカレントミラー回路を使って出力電流を取り出
す従来の差動増幅回路を示している。同図において、Q
l、Q2はトランジスタ、R1は抵抗であり、これらは
差動増幅回路部を構成する。
FIG. 1 shows a conventional differential amplifier circuit that extracts an output current using a current mirror circuit. In the same figure, Q
1 and Q2 are transistors, and R1 is a resistor, which constitute a differential amplifier circuit section.

IoはトランジスタQ1.Q2の゛エミッタに接続され
る定電流源を流れる電流、υin は差動増幅回路の入
力端子1.Q3と05、Q4とQ6は差動増幅回路より
出力電流を取り出すカレントミラー回路を構成するトラ
ンジスタ(以下カレントミラー回路Q3Q6.Q4Q6
のようによぶ) Q7とQ8はカレントミラー回路Q3
Q6.Q4Q6よ!ll得られた電流を取り出すカレン
トミラー回路を構成するトランジスタ(以下カレントミ
ラー回路Q7Q8のようによぶ)である。vCCは直流
バイアス電源端子、Z’outは差動増幅器の出力端子
である。
Io is the transistor Q1. The current flowing through the constant current source connected to the emitter of Q2, υin, is the input terminal 1 of the differential amplifier circuit. Q3 and 05, Q4 and Q6 are transistors (hereinafter referred to as current mirror circuits Q3Q6 and Q4Q6) that constitute a current mirror circuit that takes out the output current from the differential amplifier circuit.
Q7 and Q8 are current mirror circuit Q3
Q6. Q4Q6! These transistors (hereinafter referred to as current mirror circuits Q7 and Q8) constitute a current mirror circuit that takes out the obtained current. vCC is a DC bias power supply terminal, and Z'out is an output terminal of the differential amplifier.

上記差動増幅回路の利得は次式のようにして求31.□
− められる。トランジスタQ1.Q2に流れるコレクタ電
流は lcl ” ” IO+’mZ’ i n      
”’ ”・””)Ic2 ” ” IO’mZ’ I 
n−・・・・・・(2)ここで、aは差動増幅回路を構
成するトランジス′りQl、Q2のベース接地、増幅率
、−は差動増幅器における相互コンダクタンスである。
The gain of the above differential amplifier circuit is calculated using the following equation: 31. □
- be recognized. Transistor Q1. The collector current flowing into Q2 is lcl ” ”IO+'mZ' i n
”' ”・””)Ic2 ” ” IO'mZ' I
n-...(2) Here, a is the base grounding and amplification factor of the transistors Ql and Q2 constituting the differential amplifier circuit, and - is the mutual conductance in the differential amplifier.

トランジスタQ のコレクタ電流I は、IC6=5 
                Q5)!。、であシ
(MPはカレントミラー回路Q3Q6の電流伝達比であ
り、この値は又Q4Q6における電流伝達比でもある)
、上式1(1)より、I06=MP(aJ0十−v、n
)   ・・・・・・・・・(3)トランジスタQ の
コレクタ電流”Q6は”Q6 =MplC2であり、上
式(2)より、 Ice = Mp” IO’mZ’in )    ’
・・・・・・・・(4)トランジスタQ7のコレクタ電
流”Q7は、1.7=MnI、6であり(Mnはカレン
トミラー回路Q7Q8の電流伝達比)、上式(4)より
、Ic7=MnMp(αIO’mZ”in)  叩・・
(5)したがって、との差動増幅回路における出力電流
  − Ioutは、上式(3) 、 (5)よりIout ”
” Ic5  ”c7 =Mpα(I Mn ) I o +Mp (1+ M
n ) ’rni)in・・・・・・・・・(6) と表わされる。  − 今、カレントミラー回路Q7Q8を構成するトランジス
タQ7およびQ8の直流電流増幅率hFEがミhpH>
>1とすれば、同カレントミラー回iにおける電流伝達
比Mnは、 となる。ゆえに、上式(6)のmカミ流I。U、は、I
ou t ” 2Mp ’mZ’i n       
”’ ”・”’ (8)のように簡略化して表わされる
The collector current I of the transistor Q is IC6=5
Q5)! . , (MP is the current transfer ratio of the current mirror circuit Q3Q6, and this value is also the current transfer ratio in Q4Q6)
, from Equation 1(1) above, I06=MP(aJ0−v,n
) ・・・・・・・・・(3) The collector current "Q6" of the transistor Q is "Q6 = MplC2", and from the above formula (2), Ice = Mp"IO'mZ'in ) '
(4) The collector current of transistor Q7 is 1.7=MnI,6 (Mn is the current transfer ratio of current mirror circuit Q7Q8), and from the above equation (4), Ic7 =MnMp (αIO'mZ"in) Hit...
(5) Therefore, the output current −Iout in the differential amplifier circuit with is Iout” from the above equations (3) and (5).
"Ic5"c7 = Mpα(I Mn) I o +Mp (1+ M
n)'rni)in......(6) - Now, the DC current amplification factor hFE of transistors Q7 and Q8 configuring the current mirror circuit Q7Q8 is
>1, the current transfer ratio Mn in the current mirror rotation i is as follows. Therefore, the m-flow I in the above equation (6). U, ha, I
out ” 2Mp 'mZ'i n
It is simplified and expressed as ``'''・''' (8).

したがって、第1図の差動増幅回路の出力電圧Z’ou
tは、 Z’out = R2工out =2Mpfrf、v1nR2・・・・・団・(9)とな
り、これによって差動増幅回路における利得は、  7− =2MpfmR2・・1団・QQ と表わされる。
Therefore, the output voltage Z'ou of the differential amplifier circuit in FIG.
t is Z'out=R2out=2Mpfrf,v1nR2...Group (9), and thus the gain in the differential amplifier circuit is expressed as: 7-=2MpfmR2...1 group QQ.

ここで、従来例を示す第1図め場合は Mp′、1であり、 G=2tmR2・・・・・・・・・αηとなる。Here, in the case of Figure 1, which shows the conventional example, Mp', 1, G=2tmR2......αη.

したがって従来においては、利得Gを可変にするには、
相互コンダクタンスfrnまたは出力抵抗R2を可変に
すればよいが、−は差動増幅回路の定電流源によって決
まってしまい、またR2も回路設計により固定される。
Therefore, conventionally, in order to make the gain G variable,
The mutual conductance frn or the output resistance R2 may be made variable, but - is determined by the constant current source of the differential amplifier circuit, and R2 is also fixed by the circuit design.

このように従来の回路においては、差動増幅回路の利得
を変えることは困難であった。
As described above, in conventional circuits, it is difficult to change the gain of the differential amplifier circuit.

本発明は、上記従来の欠点を除去するものであり、上式
aQにおいてカレントミラー回路Q3Q6およびQ4Q
6の電流伝達比Mpを変えて差動増幅器の利得Gを可変
にするものである。
The present invention eliminates the above-mentioned conventional drawbacks, and uses current mirror circuits Q3Q6 and Q4Q in the above formula aQ.
The gain G of the differential amplifier is made variable by changing the current transfer ratio Mp of 6.

すなわち第2図に示す典型的なカレントミラー回路にお
いて、電流伝達地対R1の関係を求めると第3図のよう
になる。同図は を一描いたも−のである。
That is, in the typical current mirror circuit shown in FIG. 2, the relationship between the current transmission ground and R1 is as shown in FIG. 3. The figure is a depiction of the same.

同図によれば抵抗値R1を200Ω〜6にΩまで制御す
ることにより、”2/I  を20.dBの範囲で制御
可能であることがわかる。
According to the figure, by controlling the resistance value R1 from 200Ω to 6Ω, it is possible to control “2/I” within a range of 20.dB.

本発明は上述した種々の点を勘案してなされたものであ
り、差動増幅回路の利得を可変にするものである。
The present invention has been made in consideration of the various points mentioned above, and is intended to make the gain of a differential amplifier circuit variable.

以下本発明の実施例における差動増幅回路を第4図とと
もに説明する。
A differential amplifier circuit according to an embodiment of the present invention will be explained below with reference to FIG.

第4図は本発明の実施例における差動増幅回路を示して
おり、従来例を示す第1図と同一箇所には同一記号を用
いている。同回路の特徴はカレントミラー回路Q3Q5
.Q4Q6のそれぞれの出力側トランジスタQ6および
Q6のエミッタ回路に負荷素子としてnチャンネル接合
形電界効果トランジスタ(nチャンネルJFET)Q9
1Q1゜を設け、7、− このnチャンネルlFETQ9およびQl。の各ゲート
電極へAGC検出器11から所定電圧を加えていること
であるっこのとき上記AGC検出器11の出力は、nチ
ャンネルI F E T Os 、Ql。
FIG. 4 shows a differential amplifier circuit according to an embodiment of the present invention, and the same symbols are used for the same parts as in FIG. 1 showing the conventional example. The feature of this circuit is current mirror circuit Q3Q5
.. An n-channel junction field effect transistor (n-channel JFET) Q9 is installed as a load element in the emitter circuit of each of the output side transistors Q6 and Q6 of Q4Q6.
1Q1°, 7, - the n-channel lFETs Q9 and Ql. In this case, the output of the AGC detector 11 is an n-channel I F E T Os , Ql.

にとって最適のバイアス状態になるように設定しておく
。すなわち、第6図にn−チャンネルlFETのドレイ
ンソース間電圧vDs とドレインソース間電流の関係
(vDs−よりs特性)を示しており、同特性に見られ
るようにドレイン、ソース、ゲート間の電位関係が第4
図の回路構成において適切な電流制限素子として作用し
、出力電流l。utが最適に制御され、上式〇〇の関係
を満たす所定の利得が得られるように配慮する必要があ
る。
Set the bias state so that it is optimal for the In other words, Figure 6 shows the relationship between the drain-source voltage vDs and the drain-source current of an n-channel IFET (s characteristic from vDs-), and as seen in the same characteristics, the potential between the drain, source, and gate Relationship is the fourth
Acting as a suitable current limiting element in the circuit configuration shown, the output current l. It is necessary to take care so that ut is optimally controlled and a predetermined gain that satisfies the relationship of the above formula 〇〇 is obtained.

なお、本回路では信号電流によってnチャンネルJFE
Tのドレインソース間電圧vDsが大きな変動を受けな
いよう、トランジスタQ6.Q6のベースはそれぞれ定
電位になるように構成している。
Note that in this circuit, the n-channel JFE
In order to prevent the drain-source voltage vDs of transistor Q6. The bases of Q6 are each configured to have a constant potential.

また、上記実施例ではlFETの可変抵抗性を 。In addition, in the above embodiment, the variable resistance of the lFET.

利用した利得制御可能なカレントミラー型差動増幅回路
を示したが、上記J FETに替えてデプレソショ/型
MO5FETを用いることもでき、一般的には可変抵抗
素子を用いれば本発明の差動増幅器が構成できる。
Although the gain controllable current mirror differential amplifier circuit is shown, a depreciation/type MO5FET can be used in place of the above JFET, and in general, if a variable resistance element is used, the differential amplifier of the present invention can be realized. can be configured.

また、入力差動回路はPNP構成、カレントミラー回路
はNPN構成、およびJFETFi、Pチャンネル形の
ものを使用して、上記実施例と同様の機能をもつ差動増
幅回路を作ることができる。
Further, a differential amplifier circuit having the same function as the above embodiment can be created by using the input differential circuit with a PNP configuration, the current mirror circuit with an NPN configuration, and a P-channel type JFETFi.

以上説明したように本発明の差動増幅回路は簡単な構成
で利得を制御できるものであり、その工業上の利用価値
は高い。
As explained above, the differential amplifier circuit of the present invention can control the gain with a simple configuration, and has high industrial utility value.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の差動増幅回路の回路図、第2図はカレン
トミラー回路の一方のトランジスタに抵抗を入れた回路
図、第3図は第2図の回路における電流伝達比12A、
の抵抗R工依存性を示す図、第4図は本発明の一実施例
における差動増幅回路の回路図、第S図は同回路に用い
るnチャンネルJFETの電流−電圧特性を示す図であ
る。 ランジスタ)、Q3.Q4.Q6.Q6・・・・・・ト
ランジスタ(pnp)ランジスタ) 、QB + 01
゜・・・・・・接合形電界効果トランジスタ(nチャン
ネルI FET )、R1,R2・・・・・・抵抗。 代理人の氏名 弁理士 中 尾 −男 ほか1名71
Figure 1 is a circuit diagram of a conventional differential amplifier circuit, Figure 2 is a circuit diagram in which a resistor is inserted into one transistor of a current mirror circuit, and Figure 3 is a current transfer ratio of 12A in the circuit of Figure 2.
FIG. 4 is a circuit diagram of a differential amplifier circuit according to an embodiment of the present invention, and FIG. S is a diagram showing the current-voltage characteristics of an n-channel JFET used in the circuit. . ), Q3. Q4. Q6. Q6...transistor (pnp) transistor), QB+01
゜...Junction field effect transistor (n-channel IFET), R1, R2...Resistance. Name of agent: Patent attorney Nakao-Male and 1 other person 71

Claims (1)

【特許請求の範囲】[Claims] 第1のトランジスタの制御電極を信号入力端子とし、前
記第1のトランジスタの一方主電極を定電流源に接続す
るとともに抵抗を介して第2のトランジスタの一方主電
極に接続し、前記第2のトランジスタの前記一方主電極
を定電流源に接続するとともにその制御電極を定電圧源
に接続し、前記第1および第2のトランジスタの各々の
他方主電極をそれぞれカレントミラー回路の入力側端子
に接続し、前記各々のカレントミラー回路の出力端子を
、制御電極が共通接続されかつその共通接続点が一方の
トランジスタの一方主電極に接続された2個のトランジ
スタのそれぞれの一方主電極に接続し、前記各メ≦レン
トミラー回路の出力側トランジスタの少なくとも一方の
主電極に可変哲抗素子を接続したことを特徴とする差動
増幅回路。
The control electrode of the first transistor is used as a signal input terminal, one main electrode of the first transistor is connected to a constant current source and also connected to one main electrode of the second transistor via a resistor, The one main electrode of the transistor is connected to a constant current source, and the control electrode thereof is connected to a constant voltage source, and the other main electrode of each of the first and second transistors is connected to an input side terminal of a current mirror circuit. and connecting the output terminal of each of the current mirror circuits to one main electrode of each of two transistors whose control electrodes are commonly connected and whose common connection point is connected to one main electrode of one of the transistors, A differential amplifier circuit characterized in that a variable resistance element is connected to at least one main electrode of the output side transistor of each of the above-mentioned main ≦ current mirror circuits.
JP56148536A 1981-09-18 1981-09-18 Differential amplifying circuit Granted JPS5848514A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56148536A JPS5848514A (en) 1981-09-18 1981-09-18 Differential amplifying circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56148536A JPS5848514A (en) 1981-09-18 1981-09-18 Differential amplifying circuit

Publications (2)

Publication Number Publication Date
JPS5848514A true JPS5848514A (en) 1983-03-22
JPH0516208B2 JPH0516208B2 (en) 1993-03-03

Family

ID=15454967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56148536A Granted JPS5848514A (en) 1981-09-18 1981-09-18 Differential amplifying circuit

Country Status (1)

Country Link
JP (1) JPS5848514A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220507A (en) * 1985-03-26 1986-09-30 Rohm Co Ltd Level shift circuit
JP2003110373A (en) * 2001-09-28 2003-04-11 Seiko Instruments Inc Amplifier circuit
JP2007150752A (en) * 2005-11-28 2007-06-14 Sony Corp Tuner circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222853A (en) * 1975-08-14 1977-02-21 Sony Corp Amplifier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5222853A (en) * 1975-08-14 1977-02-21 Sony Corp Amplifier

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61220507A (en) * 1985-03-26 1986-09-30 Rohm Co Ltd Level shift circuit
JP2003110373A (en) * 2001-09-28 2003-04-11 Seiko Instruments Inc Amplifier circuit
JP2007150752A (en) * 2005-11-28 2007-06-14 Sony Corp Tuner circuit

Also Published As

Publication number Publication date
JPH0516208B2 (en) 1993-03-03

Similar Documents

Publication Publication Date Title
US5668468A (en) Common mode stabilizing circuit and method
US4339677A (en) Electrically variable impedance circuit with feedback compensation
JPS6156642B2 (en)
KR900008159B1 (en) Differential amp.
US4336502A (en) Amplifier with input stage differential amplifying circuit
US4004245A (en) Wide common mode range differential amplifier
US5382919A (en) Wideband constant impedance amplifiers
JPS5848514A (en) Differential amplifying circuit
KR0145469B1 (en) High frequency amplifier
JP3081210B2 (en) Linear gain amplifier
US5136258A (en) Circuit arrangement for enhancing the transconductance of a differential amplifier stage comprising MOS transistors
JPH04307804A (en) Final stage of unit gain
JPH06180332A (en) Current detection circuit
JPH06138961A (en) Voltage regulator
JPS6250001B2 (en)
JP2639350B2 (en) Operational amplifier
JPS631768B2 (en)
JPH0653756A (en) Current mirror circuit
US4758773A (en) Switching device
JPH0464205B2 (en)
JPH11308055A (en) Push-pull amplifier circuit
US6456162B1 (en) Operational amplifier with offset voltage centering, and low-voltage compatible
JPS6259926B2 (en)
JP3443382B2 (en) Amplifier circuit
JPH0126202B2 (en)