JPS5843005Y2 - Dot matrix display panel - Google Patents

Dot matrix display panel

Info

Publication number
JPS5843005Y2
JPS5843005Y2 JP1982017016U JP1701682U JPS5843005Y2 JP S5843005 Y2 JPS5843005 Y2 JP S5843005Y2 JP 1982017016 U JP1982017016 U JP 1982017016U JP 1701682 U JP1701682 U JP 1701682U JP S5843005 Y2 JPS5843005 Y2 JP S5843005Y2
Authority
JP
Japan
Prior art keywords
electrodes
dot matrix
group
display
unit display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1982017016U
Other languages
Japanese (ja)
Other versions
JPS57178280U (en
Inventor
忠継 広瀬
直孝 山川
■ 前田
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP1982017016U priority Critical patent/JPS5843005Y2/en
Publication of JPS57178280U publication Critical patent/JPS57178280U/ja
Application granted granted Critical
Publication of JPS5843005Y2 publication Critical patent/JPS5843005Y2/en
Expired legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)

Description

【考案の詳細な説明】 本考案はドツト・マトリックス形表示パネルの改良に関
し、特に表示品質を損ねることなく外部回路に接続する
ための端子数を減少せしめた新しい電極配列を有するド
ツト・マ)〜リツクス形表示パネルに関するものである
[Detailed Description of the Invention] The present invention relates to an improvement of a dot matrix type display panel, in particular a dot matrix type display panel having a new electrode arrangement that reduces the number of terminals for connection to an external circuit without impairing display quality. This invention relates to a matrix type display panel.

ドツト・マトリックス形の表示パネルとしては、プラズ
マ・ディスプレイ・パネルの名称で呼ばれるガス放電パ
ネルやEL表示パネル、液晶表示パネル等が良く知られ
ている。
As dot matrix type display panels, gas discharge panels, EL display panels, liquid crystal display panels, etc., which are called plasma display panels, are well known.

そして、これらの表示パネルにおいては、通常各表示ド
ツトの縦列に対応する制御電極と横列に対応する制御電
極をそれぞれ個別に導出するのが普通である。
In these display panels, control electrodes corresponding to the vertical columns and control electrodes corresponding to the horizontal columns of each display dot are usually individually derived.

ところがががる従来の構成では1.ian列、横m行の
表示ドツトに対してn+m本の制御電極を必要とし、そ
れぞれに各表示ドツトを選択するための駆動回路を接続
しなければならず、従って駆動回路の構成が複雑高価に
なる欠点か′あった。
However, in the conventional configuration, 1. n+m control electrodes are required for display dots in ian columns and m rows horizontally, and a drive circuit for selecting each display dot must be connected to each, making the structure of the drive circuit complicated and expensive. There were some drawbacks.

本考案は、ドツト・71−リツクス形表示パネルにおけ
る制御電極配線の簡素化を目的とするものであり、これ
によって安価かつ簡単な回路構成で駆動できる表示パネ
ルを提供しようとするものである。
The object of the present invention is to simplify the control electrode wiring in a dot/71-ricks type display panel, thereby providing a display panel that can be driven with an inexpensive and simple circuit configuration.

かかる目的を達成するため、本考案によれば、それぞれ
マトリックス配列された縦横複数の表示ドツトを含む複
数の単位表示ブロックをそなえたドツト・マトリックス
形表示パネルにおいて、各単位表示ブロックの縦列に対
応した制御電極を少なくとも1ブロツクおきに別の単位
表示ブロックの制御電極とパネル上で共通に接続して複
数の端子に導出し、かつ前記各単位表示ブロックの横列
に対応した制御電極を前記縦列の制御電極が共通接続関
係にないブロックに属する制御電極同志をパネル上で共
通に接続して複数の端子に導出したことを特徴とするド
ツト・マトリックス形表示パネルが提案される。
In order to achieve such an object, according to the present invention, in a dot matrix type display panel having a plurality of unit display blocks each including a plurality of vertical and horizontal display dots arranged in a matrix, there is a Control electrodes are commonly connected to control electrodes of other unit display blocks on the panel at least every other block and led out to a plurality of terminals, and the control electrodes corresponding to the horizontal rows of each unit display block are connected to the control electrodes of the vertical columns. A dot matrix display panel is proposed in which control electrodes belonging to blocks whose electrodes are not in a common connection relationship are commonly connected on the panel and led out to a plurality of terminals.

そして、さらに具体的に述べると、本考案のドツト・マ
トリックス形表示パネルは、第1方向に縦列接続したN
個の表示ドツトからなる縦列電極を所定のピッチで前記
第1方向と直交する第2方向にM本配列し、一方これら
縦列電極にガス放電空間を挾んで相対向し前記第1方向
に所定のピッチをおいて前記第2方向に伸びるに本の横
列電極とを有してなるドツト・マトリックス配列の単位
表示ブロックが前記第2方向に所定間隔をおいて少なく
とも4つ、しかも少なくとも第1ブロツクと第2ブロツ
クに分かれて交互に配列されてなる複数の表示ドツト・
マトリックスを有し、且つ各ブロックに属する表示ドツ
トと対応する前記縦列電極毎に共通接続してなるパネル
構成において、前記縦列電極が配置される基板の一端よ
り伸びる第1群縦列電極駆動用の引き出し電極が前記第
1ブロツクの第1ドツト・マトリックスの前記第1方向
上手の一端に接続し、その第1方向下手の他端から伸び
る縦列電極駆動用の引き出し電極が前記第2方向に沿っ
て、次に配置される前記第2ブロツクの第1ドツト・マ
トリックスの手前を通って迂回し引き続く前記第1ブロ
ツクの第2ドツト・マトリックスの前記第1方向上手の
一端に接続する如く配置され、同様に前記基板の一端よ
り伸びる第2ブロツク縦列電極駆動用の引き出し電極が
前記第2ブロツクの第1ドツト・マトリックスの前記第
1方向下手の一端に接続し、その第1方向上手の他端か
ら伸びる縦列電極駆動用引き出し電極が前記第1ブロツ
クの第2ドツト・マトリックスの手前を通って迂回し引
き続く前記第2ブロツクの第2ドツト・マトリックスの
前記第1方向下手の一端に接続する如く配置してなるこ
とを特徴とするものである。
To be more specific, the dot matrix type display panel of the present invention has N pixels connected in series in a first direction.
M column electrodes consisting of display dots are arranged at a predetermined pitch in a second direction perpendicular to the first direction, and on the other hand, these column electrodes are arranged facing each other with a gas discharge space in between and arranged in a predetermined manner in the first direction. At least four unit display blocks in a dot matrix arrangement each having book row electrodes extending at a pitch in the second direction are arranged at predetermined intervals in the second direction, and at least four unit display blocks are arranged at predetermined intervals in the second direction. Multiple display dots divided into second blocks and arranged alternately.
In a panel configuration having a matrix and in which the column electrodes corresponding to display dots belonging to each block are commonly connected, a drawer for driving a first group of column electrodes extends from one end of the substrate on which the column electrodes are arranged. An electrode is connected to one end of the first dot matrix of the first block on the upper side in the first direction, and an extraction electrode for driving a column electrode extends from the other end of the first dot matrix on the lower side in the first direction along the second direction. The dot matrix is arranged so as to pass in front of the first dot matrix of the second block to be placed next, detour and connect to the upper end of the second dot matrix of the subsequent first block in the first direction, and similarly An extraction electrode for driving a second block column electrode extending from one end of the substrate connects to one end of the first dot matrix of the second block on the lower side in the first direction, and a column extending from the other end on the upper side in the first direction. The electrode driving extraction electrode is arranged so as to pass through the front side of the second dot matrix of the first block, make a detour, and connect to one end of the second dot matrix of the second block on the lower side in the first direction. It is characterized by this.

以下図面に従って本考案を説明する。The present invention will be explained below according to the drawings.

第1図は一般的なドツト・マトリックス方式のパネル構
成をガス放電パネルを例にとって示す平面図、第2図は
第1図の矢視A図である。
FIG. 1 is a plan view showing a general dot matrix type panel configuration, taking a gas discharge panel as an example, and FIG. 2 is a view taken in the direction of arrow A in FIG.

ただし図中のDlおよびD2は1文字分のドツト・マト
リックスを表わす。
However, Dl and D2 in the figure represent a dot matrix for one character.

縦列電極X1.X2・・・・・・X5、X6゜X7・・
・・・・は第1ガラス基板1上を第1方向に伸び、横列
電極Y1.Y2・・・・・・Y7は第2ガラス基板2上
を第2方向に伸びる。
Column electrode X1. X2...X5, X6゜X7...
... extend in the first direction on the first glass substrate 1, and the row electrodes Y1. Y2...Y7 extends on the second glass substrate 2 in the second direction.

これら縦列、横列電極はガス放電空間を挾んで相対向し
、その交点において放電を起こさせて1絵素を作る。
These column and row electrodes face each other with a gas discharge space in between, and a discharge is caused at the intersection to form one picture element.

この1絵素を作る場合、第1図の方式であると縦列電極
、横列電極の全てについてそれぞれ引き出し電極を介し
て駆動回路を接続しなければならず高価となる欠点があ
った。
When manufacturing one pixel, the method shown in FIG. 1 has the disadvantage that it becomes expensive because it requires connecting a drive circuit to each of the column electrodes and row electrodes through respective extraction electrodes.

この欠点を除去するのが時分割書込み駆動を行えるよう
にした表示パネルであり、4文字分のドツト・7トリツ
クス表示D1′、D2′、D3′およびD4’の場合第
3図の如き構成をとる。
A display panel capable of time-division writing drive eliminates this drawback, and in the case of dot/7-trix displays D1', D2', D3' and D4' for four characters, a configuration as shown in Fig. 3 is used. Take.

またその矢視Bは第4図のとおりである。Further, the arrow view B is as shown in FIG.

ただし第1図および第2図における構成物と同一のもの
は同じ参照番号を付した。
However, components that are the same as those in FIGS. 1 and 2 are given the same reference numbers.

第3図において第1群の第1ドツト・マトリックスおよ
び第2ドツト・マトリックスはD4′およびD2’で示
され、第2群の第1ドツト・マトリックスおよび第2ド
ツト・マトリックスはD3’およびDI’で示される。
In FIG. 3, the first dot matrix and the second dot matrix of the first group are indicated by D4' and D2', and the first dot matrix and the second dot matrix of the second group are indicated by D3' and DI'. It is indicated by.

さらに各群毎に対応する縦列電極X1〜X5およびX6
〜XIOはそれぞれ第1群縦列電極駆動用引き出し電極
30−1および第2群縦列電極駆動用引き出し電極30
−2に接続する。
Further, column electrodes X1 to X5 and X6 corresponding to each group
~XIO are the extraction electrode 30-1 for driving the first group column electrode and the extraction electrode 30 for driving the second group column electrode, respectively.
-2.

同様にガラス基板2上の第1群横列電極Y1〜Y7およ
び第2群槽列電極Y8〜Y14はそれぞれ第1群横列電
極駆動用引き出し電極31−1および第2群横列電極駆
動用引き出し電極31−2に接続する。
Similarly, the first group row electrodes Y1 to Y7 and the second group tank column electrodes Y8 to Y14 on the glass substrate 2 are the first group row electrode driving extraction electrode 31-1 and the second group row electrode driving extraction electrode 31, respectively. -2.

本来第1群槽列および縦列電極駆動用引き出し電極で1
文字分のみのドツト・マトリックスが、また第2群槽列
および縦列電極駆動用引き出し電極でもう1つの1文字
分のみのドツト・マトリックスの合計2つが得られるが
、第3図の如く群毎に対応する縦列電極を共通接続すれ
ば2倍の4文字分のドツト・マトリックス表示が得られ
る。
Originally, the extraction electrode for driving the first group tank row and column electrode is 1.
A total of two dot matrices are obtained: one for only a character, and another dot matrix for only one character for the second group tank row and the extraction electrode for driving the column electrodes, but as shown in Fig. 3, for each group If the corresponding column electrodes are connected in common, a dot matrix display for twice as many four characters can be obtained.

ただし第1および第2縦列電極ならびに第1および第2
横列電極を順次高速で走査する時分割回路が併用されね
ばならない。
However, the first and second column electrodes and the first and second
A time division circuit must be used to sequentially scan the row electrodes at high speed.

この時分割は大体15に止程度の周期で行なわれる。This time division is performed at a period of about 15 or so.

ところが第3図の如き引き出し電極構造によると、図中
CおよびDで囲んだ部分において、第5図で拡大して示
す(円Cについて)ように縦列電極接続線50と第1縦
列電極駆動用引き出し電極301とが電気的に交差する
ことを防止すべくクロスオーバー用の絶縁分離層51が
必要とされる。
However, according to the lead-out electrode structure as shown in FIG. 3, in the area surrounded by C and D in the figure, the column electrode connection line 50 and the first column electrode drive line are connected as shown in an enlarged view in FIG. 5 (with respect to circle C). An insulating separation layer 51 for crossover is required to prevent the lead electrode 301 from electrically crossing.

この絶縁分離層51を設けなければならないことは、作
業工程上あるいは経済性の面で好ましくなく、これを排
除することの出来る引き出し電極配線構造が必要である
The necessity of providing this insulating separation layer 51 is undesirable from the viewpoint of the work process or economy, and there is a need for an extraction electrode wiring structure that can eliminate this.

これを解決したのが第6図に示す本考案のl実施例に基
づくガス放電パネルの引き出し電極構造である。
This problem was solved by the extraction electrode structure of a gas discharge panel based on the first embodiment of the present invention shown in FIG.

本考案を実現した特徴的な部分は第1群の第1ドツト・
マトリックスD4′と第2ドツト・マトリックスd2′
の対応する縦列電極をそれぞれ直列接続したことであり
、また第2群の第1および第2ドツト・マトリックスD
3’、DI’の対応する縦列電極を直列接続したことで
あり、これにより第5図の絶縁分離層51は全く不要と
なる。
The characteristic part that made this invention possible is the first dot in the first group.
Matrix D4' and second dot matrix d2'
corresponding column electrodes are connected in series, and the first and second dot matrices D of the second group are connected in series.
This is because the corresponding column electrodes 3' and DI' are connected in series, and thereby the insulating separation layer 51 of FIG. 5 is completely unnecessary.

なお上記実施例では、ドツト・マトリックスが4個の場
合について示したが、4個以上の場合でも本考案を適用
できることは言うまで゛もない。
In the above embodiment, the case where there are four dot matrices is shown, but it goes without saying that the present invention can be applied to cases where there are four or more dot matrices.

以上説明したように本考案によればダイナミック駆動法
を採るドツト・マトリックス形表示パネルにおいて、同
群の単位表示ブロックの縦列電極を共通接続するパター
ンとして、隣接した2つの異種単位表示ブロックの間隙
部を表示ブロックに沿って延長し迂回する接続パターン
を採っているので、隣接した同群の表示ブロックにおけ
る同順位の縦列電極同志をクロスオーバー材を必要とす
ることなく共通に接続可能であり、従って1回の工程で
パネルの引き出し電極を作成できる。
As explained above, according to the present invention, in a dot matrix type display panel employing a dynamic driving method, the gap between two adjacent unit display blocks of different types is used as a pattern for commonly connecting the column electrodes of unit display blocks of the same group. Since the connection pattern extends along and detours along the display block, it is possible to commonly connect the column electrodes of the same rank in the display blocks of the same adjacent group without the need for a crossover material. Panel lead-out electrodes can be created in one process.

また、ブロック順次の駆動を行うに際し、同群の表示ブ
ロックにおける複数の縦列放電点を順方向に共通駆動可
能として従来周知のセグメント型表示器が具備した桁順
次駆動回路を流用できる利点もある。
Furthermore, when performing block sequential driving, it is possible to commonly drive a plurality of column discharge points in the same group of display blocks in the forward direction, and there is an advantage that a digit sequential driving circuit provided in a conventionally known segment type display can be used.

さらに前記迂回接続パターンは1群の縦列電極を規則的
に隣り合う単位表示ブロックの間隙部を迂回するよう構
成しているため、各表示ブロックの間隔すなわち表示間
隔を均一化でき、バランスのとれた表示態様を呈するこ
とができるので表示品質の向上が図れる。
Furthermore, since the detour connection pattern is configured such that one group of column electrodes regularly detours through the gaps between adjacent unit display blocks, the spacing between each display block, that is, the display spacing can be made uniform, and a well-balanced Since the display mode can be displayed, the display quality can be improved.

さらにまた、前記迂回接続パターンは同群ブロックの同
順位電極をシリーズに接続して引き出し電極に導出した
態様であるので、パターン製作後などの電極および接続
電極の断線検査が同時に1回の操作で行えるという効果
も期待できる。
Furthermore, since the detour connection pattern is a mode in which electrodes of the same rank in the same group block are connected in series and led out to the extraction electrode, disconnection of the electrodes and connection electrodes after pattern fabrication can be inspected at the same time in one operation. You can also expect the effect of being able to do it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一般的なドツト・マトリックスを示す平面図、
第2図は第1図の矢視A図、第3図はダイナミック駆動
を行なうのに必要とされるドツト・マトリックスの配列
とその引き出し電極配列を示す平面図、第4図は第3図
の矢視8図、第5図は第3図における円C部の拡大図、
第6図は本考案に基づく一実施例を示す平面図である。 図において、1および2はそれぞれ第1および゛第2ガ
ラス基板、30−1および30−2はそれぞれ第1群お
よび第2群縦列電極引き出し用電極、311および31
−2はそれぞれ第1群および第2群槽列電極引き出し用
電極、D4′およびD2’はそれぞれ第1ブロツクの第
1および第2ドツト・マトリックス、D3’およびDi
’はそれぞれ第2ブロツクの第1および第2ドツト・マ
トリックスである。
Figure 1 is a plan view showing a general dot matrix.
Fig. 2 is a view taken in the direction of arrow A in Fig. 1, Fig. 3 is a plan view showing the dot matrix arrangement and its extraction electrode arrangement required for dynamic driving, and Fig. 4 is the same as Fig. 3. Figure 8 and Figure 5 are enlarged views of the circle C section in Figure 3;
FIG. 6 is a plan view showing an embodiment based on the present invention. In the figure, 1 and 2 are the first and second glass substrates, 30-1 and 30-2 are electrodes for extracting the first and second group column electrodes, respectively, 311 and 31
-2 are electrodes for extracting the first group and second group tank column electrodes, D4' and D2' are the first and second dot matrices of the first block, respectively, D3' and Di
' are the first and second dot matrices of the second block, respectively.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] マトリックス状になるように、相対向する上面のパネル
基板および下面のパネル基板上にそれぞれ設けられた複
数の縦列電極および複数の横列電極間に形成される表示
ドツトを含む複数の単位表示ブロックをそなえたドツト
・マトリックス形表示パネルにおいて、前記複数の単位
表示ブロックD1′、D2′、D3′、D4を奇数番目
の群D1′、D3′と偶数番目の群D2′、D4′とに
区分し、前記各群の単位表示ブロックにおける複数の縦
列に対応した制御電極X1〜XIOは同一の該群内の同
順位の電極同志X1〜X5.X6〜XIOを、もう一方
の前記群に属する単位表示ブロックの側面における非表
示領域を迂回する接続パターンにより前記上面のパネル
基板2上において共通に接続して複数の端子30−1.
30−2に導出し、且つ前記各単位表示ブロックの複数
の横列に対応した制御電極Y1〜Y14は異なる群関係
にある隣り合う2つの前記単位表示ブロックの同順位の
電極同志を前記下面のパネル基板1上において共通に接
続して複数の端子31−1.31−2に導出したことを
特徴とするドツト・マトリックス形表示パネル。
A plurality of unit display blocks including display dots formed between a plurality of column electrodes and a plurality of row electrodes provided on an upper panel substrate and a lower panel substrate facing each other so as to form a matrix are provided. In the dot matrix type display panel, the plurality of unit display blocks D1', D2', D3', D4 are divided into odd numbered groups D1', D3' and even numbered groups D2', D4', The control electrodes X1 to XIO corresponding to the plurality of columns in the unit display block of each group are the same-ranked electrodes X1 to X5 . X6 to XIO are commonly connected on the upper panel substrate 2 by a connection pattern that bypasses the non-display area on the side surface of the unit display block belonging to the other group, thereby forming a plurality of terminals 30-1.
Control electrodes Y1 to Y14, which are derived from 30-2 and correspond to a plurality of rows of each of the unit display blocks, connect electrodes of the same rank in two adjacent unit display blocks having different group relationships to the bottom panel. A dot matrix type display panel characterized in that the terminals are commonly connected on the substrate 1 and led out to a plurality of terminals 31-1 and 31-2.
JP1982017016U 1982-02-12 1982-02-12 Dot matrix display panel Expired JPS5843005Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1982017016U JPS5843005Y2 (en) 1982-02-12 1982-02-12 Dot matrix display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1982017016U JPS5843005Y2 (en) 1982-02-12 1982-02-12 Dot matrix display panel

Publications (2)

Publication Number Publication Date
JPS57178280U JPS57178280U (en) 1982-11-11
JPS5843005Y2 true JPS5843005Y2 (en) 1983-09-29

Family

ID=29814986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1982017016U Expired JPS5843005Y2 (en) 1982-02-12 1982-02-12 Dot matrix display panel

Country Status (1)

Country Link
JP (1) JPS5843005Y2 (en)

Also Published As

Publication number Publication date
JPS57178280U (en) 1982-11-11

Similar Documents

Publication Publication Date Title
JPS5924061Y2 (en) Electrode structure of matrix type liquid crystal display device
JPH0564356B2 (en)
CN104537993A (en) Array substrate, liquid display panel and organic light emitting display panel
US4142182A (en) Procedure for addressing of visual display devices
JPS59169283A (en) Display device
JPS5843005Y2 (en) Dot matrix display panel
CN108172607B (en) Pixel structure, array substrate and display device
KR100375349B1 (en) Matrix type plat panel display having a multi data lines and driving method thereof
JPH0315752B2 (en)
JPH04129181U (en) fluorescent display device
JP2690568B2 (en) Color image display
JPS6026934A (en) Liquid crystal display device
JPH03150593A (en) Color liquid crystal display panel
CN113903283B (en) Driving system and method of touch display panel
JPH0743479B2 (en) Lcd display
JPH0521058Y2 (en)
JP2531756B2 (en) Method for manufacturing anode substrate for flat display panel
JP2535622B2 (en) Color liquid crystal display device
JPS6111785A (en) Alphanumeric electron-optical display unit
JPH01140128A (en) Picture element electrode substrate of display device
KR100463182B1 (en) Plasma display panel and driving method thereof
JPH0514263Y2 (en)
JPH0157350B2 (en)
JPS6112272B2 (en)
JPH07191625A (en) Display device