JPS5842975B2 - Receiving system adjustment control method - Google Patents

Receiving system adjustment control method

Info

Publication number
JPS5842975B2
JPS5842975B2 JP53133881A JP13388178A JPS5842975B2 JP S5842975 B2 JPS5842975 B2 JP S5842975B2 JP 53133881 A JP53133881 A JP 53133881A JP 13388178 A JP13388178 A JP 13388178A JP S5842975 B2 JPS5842975 B2 JP S5842975B2
Authority
JP
Japan
Prior art keywords
signal
output
phase
circuit
pass filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53133881A
Other languages
Japanese (ja)
Other versions
JPS5561152A (en
Inventor
能一 伊藤
重之 海上
和雄 村野
紀明 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP53133881A priority Critical patent/JPS5842975B2/en
Publication of JPS5561152A publication Critical patent/JPS5561152A/en
Publication of JPS5842975B2 publication Critical patent/JPS5842975B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03114Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals
    • H04L25/03133Arrangements for removing intersymbol interference operating in the time domain non-adaptive, i.e. not adjustable, manually adjustable, or adjustable only during the reception of special signals with a non-recursive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 本発明はモデムの受信部における受信システムの調整制
御方式に関し、特にキャリア位相制御回路の初期引込み
調整を行なった後に、自動等化器と位相制御回路とを独
立して動作させるように構成し、一旦引込んだ位相制御
回路の状態を保持したまま自動等化器の引込を行なうこ
とを可能とするものに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an adjustment control method for a reception system in a modem reception section, and in particular, after performing initial pull-in adjustment of a carrier phase control circuit, an automatic equalizer and a phase control circuit are independently controlled. The present invention relates to an automatic equalizer configured to operate and capable of pulling in an automatic equalizer while maintaining the state of a phase control circuit that has been once pulled in.

データ伝送系においては、実際にデータが送受信される
前に受信部が正しく受信可能な状態に調整されているこ
とが必要である。
In a data transmission system, before data is actually transmitted and received, it is necessary that the receiving section be adjusted to a state in which it can receive data correctly.

例えばモデムを使用して電話回線によりデータを送受信
する場合、実際は該装置の電源を入れれば直ちにデータ
の送受信が可能になるものではない。
For example, when transmitting and receiving data over a telephone line using a modem, it is not actually possible to transmit and receive data immediately after turning on the power of the device.

電話回線を使用してデータの送受信を行なう場合、公衆
の電話回線では接続される度に送受信間の回線が変って
くる。
When transmitting and receiving data using a telephone line, the line used for sending and receiving data changes every time a connection is made to a public telephone line.

したがって伝送回路特性は送受信の度に変ってくるので
、データを正しく受信するために、受信側では受信の度
に調整を行ない、具体的には、受信部の自動等化器、位
相制御回路等が引込んでいる。
Therefore, the transmission circuit characteristics change each time transmission and reception are performed, so in order to receive data correctly, the receiving side must make adjustments each time it receives data. Specifically, the receiving section's automatic equalizer, phase control circuit, etc. is drawing in.

即ち調整されてエラーが小さくなっている必要がある。In other words, the error must be reduced by adjustment.

例えば高速のモデム(9600bpsや4800bps
等)では、上記引込みのためにトレーニング信号が使用
される。
For example, a high-speed modem (9600bps or 4800bps)
etc.), a training signal is used for the above-mentioned entrainment.

このトレーニング信号は、国際電信電話諮問委員会(C
CITT)で規定されているが、その利用法は各装置の
方式により自由に任されている。
This training signal was developed by the International Telegraph and Telephone Advisory Committee (C
CITT), but its usage is left to the discretion of each device.

上記CCITTの規定によれば9600 bpsのモデ
ムにおけるトレーニング信号は4種類あるが、この中で
上記引込みに使用されるのはAB信号とCD信号である
According to the above-mentioned CCITT regulations, there are four types of training signals for a 9600 bps modem, and among these, the AB signal and CD signal are used for the above-mentioned pull-in.

AB信号とは、第1図に示される信号点A、Bが交互に
送出されるものをいい、CD信号とは信号点C,Dが擬
似ランダムに発生されて送出される信号をいう。
The AB signal refers to a signal in which signal points A and B shown in FIG. 1 are sent out alternately, and the CD signal refers to a signal in which signal points C and D are generated pseudo-randomly and sent out.

ここに第1図について説明する。Here, FIG. 1 will be explained.

電話回線を使用して9600 bpsのデータを伝送す
る場合、4ビツト毎に1個の信号点に変換して送出する
ことか行われる。
When transmitting data at 9600 bps using a telephone line, every 4 bits are converted into one signal point and transmitted.

RjばroooolollJという8ビツト情報を送出
する場合、 1’−0000jと「1011」という2つの4ビツト
情報に区切り、「0000」を信号点Cとし11011
Jを信号点りとして表わす。
When transmitting 8-bit information called roooolollJ from Rj, divide it into two 4-bit information, 1'-0000j and ``1011'', and set ``0000'' to signal point C and 11011.
J is expressed as a signal point.

上記信号点Cは原点からの距離が3でX軸との位相角が
0度という信号波として伝達される。
The signal point C is transmitted as a signal wave having a distance of 3 from the origin and a phase angle of 0 degrees with the X axis.

また上記信号点りは原点からの距離が3dでX軸との位
相角が135度という信号波として伝達される。
Further, the signal point is transmitted as a signal wave having a distance of 3 d from the origin and a phase angle of 135 degrees with the X axis.

受信側ではこれらの信号波を受信したとき、それぞれ信
号点C及びDを表示するものとして判別し、「0OOO
J及び「1011」を連結した「00001011」と
して解読するものである。
When the receiving side receives these signal waves, it determines that signal points C and D are to be displayed, and displays "0OOO
It is interpreted as "00001011" which is a concatenation of J and "1011".

したがってこのような信号点を2’=16個決定し4ビ
ツト毎の情報を1個の信号点の情報として送受信するこ
とが行なわれる。
Therefore, 2'=16 such signal points are determined, and information of every 4 bits is transmitted and received as information of one signal point.

しかしながら、伝送回線の特性等により、例えば信号点
Aを送出しても、実際に受信されたときには、原点から
の距離が3でX軸との位相角が180度という状態では
なく、これらの距離や位相角がずれて誤差を生ずる。
However, due to the characteristics of the transmission line, for example, even if signal point A is sent, when it is actually received, the distance from the origin is not 3 and the phase angle with the X axis is 180 degrees, but these distances or the phase angle may shift, causing an error.

そのために、位相調整回路や、自動等化量により、上記
誤差を補正した状態で、データを受信すれば正確にデー
タを受信することが可能になる。
Therefore, if data is received with the above-mentioned error corrected using a phase adjustment circuit or an automatic equalization amount, it becomes possible to receive data accurately.

また、誤差の原因は上記原点からの距離の相違や位相の
ずれのみではない。
Furthermore, the cause of the error is not only the difference in distance from the origin or the phase shift.

上記信号点に関する信号波は1700Hzのキャリアに
より伝送されてくるものであるが、受信側で受信する場
合、該キャリアが1700Hzより増減して受信される
The signal wave related to the above signal point is transmitted by a carrier of 1700 Hz, but when receiving it on the receiving side, the carrier is received with the frequency increased or decreased from 1700 Hz.

いわゆるキャリア・オフセットを生ずるので、それに対
する補正も必要になる。
Since a so-called carrier offset occurs, correction for it is also required.

したがって本発明は、これらの各補正を互に独立して行
なうことができるような受信システムの調整制御方式を
提供することを目的とするものであって、そのために、
他局から送信された信号を受信する受信部に、受信信号
を濾波するローパスフィルタと、受信信号を等化してエ
ラーを少なくするように動作する自動等化器と、該自動
等化器を経由した信号が送信され、上信送信された信号
が複数の信号点のうちのどの信号点に対するものである
かを判定する判定回路と、上記ローパスフィルタの受信
信号のy成分を零にするように信号の位相を補償する位
相制御回路を設けると共に、送信されたトレーニング信
号のうちのA信号とB信号が交互に出力されるAB信号
を受信しているときは上記位相制御回路を上記ローパス
フィルタの出力信号により制御し、上記A信号と180
0の位相差を有するC信号と上記B信号と180°の位
相差を有するD信号とが擬似ランダムに出力される。
Therefore, an object of the present invention is to provide an adjustment control method for a receiving system that can perform each of these corrections independently of each other.
A receiving section that receives signals transmitted from other stations includes a low-pass filter that filters the received signal, an automatic equalizer that operates to equalize the received signal and reduce errors, and the automatic equalizer. a determination circuit for determining which signal point among the plurality of signal points the transmitted signal corresponds to; A phase control circuit for compensating the phase of the signal is provided, and when receiving an AB signal in which A and B signals of the transmitted training signals are alternately output, the phase control circuit is connected to the low-pass filter. Controlled by the output signal, the above A signal and 180
A C signal having a phase difference of 0 and a D signal having a phase difference of 180° from the B signal are output in a pseudo-random manner.

上記トレーニング信号のうyIcDIc型受信するとき
に、上記自動等化器及び上記位相制御回路を上記受信信
号と上記判定回路との出力信号に応じた信号で制御する
ようにして受信信号のエラーを補正するように構成した
ことを特徴とする。
When receiving the training signal of the IcDIc type, the automatic equalizer and the phase control circuit are controlled with a signal corresponding to the received signal and the output signal of the determination circuit to correct errors in the received signal. It is characterized by being configured to do so.

以下本発明の一実施例を第2図にもとづき説明する。An embodiment of the present invention will be described below with reference to FIG.

図中、1はローパスフィルタ、2は自動等化器、3乃至
6は乗算部、7は積分器、8は係数回路、9は乗算部、
10は加算部、11は係数回路、12は積分器、13は
係数回路、14は判定回路、15は参照信号発生回路、
16は逆数発生回路、17は加算部、18は乗算部、P
は位相制御回路、SWlは切換スイッチ、SW2はスイ
ッチである。
In the figure, 1 is a low-pass filter, 2 is an automatic equalizer, 3 to 6 are multiplication units, 7 is an integrator, 8 is a coefficient circuit, 9 is a multiplication unit,
10 is an adder, 11 is a coefficient circuit, 12 is an integrator, 13 is a coefficient circuit, 14 is a determination circuit, 15 is a reference signal generation circuit,
16 is a reciprocal number generation circuit, 17 is an addition section, 18 is a multiplication section, P
is a phase control circuit, SWl is a changeover switch, and SW2 is a switch.

ローパスフィルタ1は、例えば第3図に示す如き、巡回
形デジタル・フィルタが使用される。
As the low-pass filter 1, for example, a cyclic digital filter as shown in FIG. 3 is used.

該巡回形デジタル・フィルタは、遅延回路19と係数回
路20.21及び加算部22.23からなる周知の構成
のものでフィルタ係数がα。
The cyclic digital filter has a well-known configuration consisting of a delay circuit 19, a coefficient circuit 20.21, and an addition section 22.23, and has a filter coefficient α.

である。自動等化器2は、例えばトランスバーサル形の
ものであり、複数の遅延回路と、各遅延回路毎に設けら
れた乗算部と、これらの乗算部の出力が伝達される回路
を具備する、これまた周知の構成のものである。
It is. The automatic equalizer 2 is, for example, of a transversal type, and includes a plurality of delay circuits, a multiplication section provided for each delay circuit, and a circuit to which the outputs of these multiplication sections are transmitted. It also has a well-known configuration.

位相制御回路Pは、本発明と同一出願人により出願され
た特願昭52−89830号の明細書に記載された構成
を有するものである。
The phase control circuit P has the configuration described in the specification of Japanese Patent Application No. 52-89830 filed by the same applicant as the present invention.

乗算部4は次の如き動作を行う。The multiplier 4 performs the following operations.

すなわちワーパスフィルタ1の出力はキャリアオフセッ
ト、位相ジッタ等が原因し、AB信号の間でも常に変動
している。
That is, the output of the warpass filter 1 constantly fluctuates even between AB signals due to carrier offset, phase jitter, and the like.

これを乗算部4の出力がX軸の正の方向に固定するよう
に積分器7の出力と掛は合わせる。
This is multiplied by the output of the integrator 7 so that the output of the multiplier 4 is fixed in the positive direction of the X-axis.

また積分器Tの出力はそのような値に調整される。Also, the output of the integrator T is adjusted to such a value.

乗算部5は次の如き動作を行う。The multiplier 5 performs the following operations.

CD信号の間を考えると乗算部4の出力は直流分C+D
がX軸の正の方向になる採種分器7の出力が設定されて
いる。
Considering the CD signal, the output of the multiplier 4 is the DC component C+D.
The output of the seed extractor 7 is set such that the value is in the positive direction of the X axis.

一方乗算部3の出力では、C,D信号は本来の正しい向
きになることが必要であり、直流分のC+DはY軸の正
の方向に向く。
On the other hand, in the output of the multiplier 3, the C and D signals need to be in the original correct direction, and the DC component C+D is directed in the positive direction of the Y axis.

これは乗算部4の出力とは丁度90°の位相差があり、
ローパスフィルタ1、自動等化量2の出力の位相は同相
であるから、積分器7の出力を乗算部5でO+jlを掛
けて90°回転し乗算部3へ入力する。
This has a phase difference of exactly 90° from the output of the multiplier 4,
Since the outputs of the low-pass filter 1 and the automatic equalization amount 2 are in phase, the output of the integrator 7 is multiplied by O+jl in the multiplier 5, rotated by 90°, and input to the multiplier 3.

逆数発生回路16は次の動作を行う。The reciprocal number generation circuit 16 performs the following operations.

第5図イに示す如く、参照信号発生回路15から出力さ
れる参照信号から判定回路14の入力である自動等化器
2の出力を加算部17により引くことにより、この加算
部17から誤差信号が出力される。
As shown in FIG. is output.

この加算部17から得られる誤差信号は信号のずれを示
している。
The error signal obtained from this adder 17 indicates a signal shift.

いまずれが一定であるとしても信号の振幅、位相によっ
て誤差のベクトルはそれぞれ異なる。
First of all, even if the signal is constant, the error vector differs depending on the amplitude and phase of the signal.

これを常にX軸上に規格化する作用が乗算部18におけ
る誤差信号と逆数発生回路16から出力される逆数信号
の乗算である。
The function of always normalizing this on the X axis is the multiplication of the error signal in the multiplier 18 and the reciprocal signal output from the reciprocal number generation circuit 16.

すなわち、第5図口に示す如く、Aを参照信号、Rを自
動等化量出力とするとeが誤差信号となる。
That is, as shown at the beginning of FIG. 5, if A is a reference signal and R is an automatic equalization amount output, e is an error signal.

この誤差信号eにAの逆数であるANを掛けると参照信
号Aの位相にかかわらず誤差信号eを常にX軸上の信号
にすることができる。
By multiplying this error signal e by AN, which is the reciprocal of A, the error signal e can always be a signal on the X-axis regardless of the phase of the reference signal A.

また同じ位相誤差の場合でも参照信号Aの振幅が大きい
ときは誤差信号eも大きく、参照信号Aが小さいと誤差
信号eも小さい。
Further, even in the case of the same phase error, when the amplitude of the reference signal A is large, the error signal e is also large, and when the reference signal A is small, the error signal e is also small.

そして誤差信号eに上記ANを乗算すれば信号の振幅に
よる誤差信号の大小も規格化される。
Then, by multiplying the error signal e by the above AN, the magnitude of the error signal due to the amplitude of the signal is also normalized.

規格化された誤差信号eNのY成分が位相誤差を示して
おり、これによって位相制御回路がコントロールされる
ことになる。
The Y component of the standardized error signal eN indicates the phase error, and the phase control circuit is controlled by this.

いま実際にデータを受信する場合、第4図イに示す如く
、最初にトレーニング信号が送出され、それからデータ
信号が送出されてくる。
When actually receiving data, a training signal is first sent out, and then a data signal is sent out, as shown in FIG. 4A.

したがって、まず、トレーニング信号を受信する間にお
いて受信部を正確に調整することが必要である。
Therefore, first of all, it is necessary to accurately adjust the receiver while receiving the training signal.

上記トレーニング信号には、信号エネルギーを全く伝送
しないNTE信号と、第1図に示す信号点A、B及びC
,Dを表示するAB倍信号CD信号と1をランダム化し
て伝送する2信号がある。
The training signals include an NTE signal that transmits no signal energy, and signal points A, B, and C shown in FIG.
.

このうちNTE信号は受信部では信号断として検出され
、2信号はデスクランブラ(図示せず)の引込みに使わ
れるもので、これらは本発明に直接関係しない。
Of these, the NTE signal is detected as a signal disconnection in the receiving section, and two signals are used to pull in a descrambler (not shown), and these are not directly related to the present invention.

上記AB倍信号、信号点Aを表わす信号と信号点Bを表
わす信号とがそれぞれ64回づつ交互に送出され、合計
128シンボル送出される。
The AB double signal, a signal representing signal point A and a signal representing signal point B, are each sent out alternately 64 times, for a total of 128 symbols.

そしてこのAB倍信号つづいて、信号点Cを表わす信号
と信号点りを表わす信号とが384回、つまり384シ
ンボル送出される。
Following this AB double signal, a signal representing the signal point C and a signal representing the signal point are transmitted 384 times, that is, 384 symbols.

該CD信号は信号点CとDが交互に送出されてくるもの
ではなく、あらかじめ順序は決っているが不規則に送出
される。
In the CD signal, signal points C and D are not sent out alternately, but are sent out irregularly, although the order is determined in advance.

上記トレーニング信号を受信する場合、最初に切換スイ
ッチSW1を接点aと接触するように操作し、スイッチ
SW2は開放状態にしておく。
When receiving the training signal, first operate the changeover switch SW1 so as to make contact with the contact point a, and leave the switch SW2 in an open state.

いまAB倍信号受信され、入力端子■、よりローパスフ
ィルタ1に伝達される。
Now, the AB double signal is received and transmitted to the low-pass filter 1 through the input terminal (2).

該AB倍信号、上記の如く、信号点AとBとが交互に送
出されるものであるから、もしも正常の周波数で受信さ
れているならば、第4回目図示の矢印Cで示す一定の出
力、即ち直流出力がこのローパスフィルタ1から出力さ
れる。
As mentioned above, the AB double signal is one in which signal points A and B are sent out alternately, so if it is received at a normal frequency, it will have a constant output as shown by arrow C in the fourth diagram. , that is, a DC output is output from this low-pass filter 1.

ところが、実際はキャリア・オフ・セットがあるために
、つまり1700H2の周波数で信号を送出しても受信
端ではこれよりわずかに高いかまたは低い周波数で受信
されるので、この差の分だけ、換言すればキャリア・オ
フセット周波数で回転する信号、即ち、第4図口の点線
で示す如く、例えば矢印C′力方向回転する出力信号が
上記ローパスフィルタ1から出力される。
However, in reality, because there is a carrier offset, that is, even if a signal is sent at a frequency of 1700H2, it will be received at a slightly higher or lower frequency at the receiving end. For example, a signal rotating at the carrier offset frequency, that is, an output signal rotating in the force direction of arrow C', as shown by the dotted line in FIG. 4, is output from the low-pass filter 1.

このローパス・フィルタ1の出力のうちそのy成分が位
相誤差となり、上記の如きキャリア・オフセットがある
場合には、切換スイッチSW1の接点aを介して、位相
制御回路Pの第1積分器12にこれを積分してキャリア
・オフセットを補償する大きさの値となる。
The y component of the output of this low-pass filter 1 becomes a phase error, and if there is a carrier offset as described above, it is sent to the first integrator 12 of the phase control circuit P via the contact a of the changeover switch SW1. This is integrated to obtain a value that is large enough to compensate for the carrier offset.

そしてこれが第2積分器7に伝達され、該第2積分器7
の出力を掛算器4により上記ローパス・フィルタ1の出
力と掛は合わせ、該ローパス・フィルタ1の出力のy成
分を0にするように制御する。
This is then transmitted to the second integrator 7, and the second integrator 7
The output of the low-pass filter 1 is multiplied by the multiplier 4, and the y component of the output of the low-pass filter 1 is controlled to be zero.

したがって完全に位相同期がとれてキャリア・オフセッ
トの影響を打消すようにまず調整することができる。
Therefore, it is possible to first adjust so that phase synchronization is achieved completely and the influence of carrier offset is canceled.

この位相同期に要する時間は、キャリア・オフセットが
大きくなる程大きくなるが、実用上7Hz程度までのも
のに対しては128シンボル以内に十分引込み可能であ
る。
The time required for this phase synchronization becomes longer as the carrier offset becomes larger, but in practice it can be sufficiently reduced to within 128 symbols for frequencies up to about 7 Hz.

次いでトレーニング信号がAB信号からCD信号に変る
と、スイッチSW2は閉となるが、切換スイッチSW、
はしばらくの間接点a側と導通状態にある。
Next, when the training signal changes from the AB signal to the CD signal, the switch SW2 is closed, but the changeover switch SW,
is in conduction with the contact point a side for a while.

スイッチSW2が閉成することにより今度は自動等化量
2の引込みが次のようにして行なわれることになる。
By closing the switch SW2, the automatic equalization amount 2 is now drawn in as follows.

即ち上記(1)信号が受信され、入力端子INより自動
等化器2に伝達される。
That is, the above signal (1) is received and transmitted to the automatic equalizer 2 from the input terminal IN.

このとき判定回路14は送信されたCD信号と同一の順
序にCとDを発生する。
At this time, the determination circuit 14 generates C and D in the same order as the transmitted CD signal.

従ってC点を受信した場合には、判定回路14より、C
点の(x、y)座標値つまり(3,0)に相当する参照
信号が参照信号発生回路15から発生される。
Therefore, when point C is received, the determination circuit 14 determines that
A reference signal corresponding to the (x, y) coordinate value of the point, that is, (3, 0) is generated from the reference signal generating circuit 15.

そしてこの参照信号は、加算部17において判定回路1
4に入力される信号により減算されることになる。
This reference signal is then applied to the determination circuit 1 in the adder 17.
This will be subtracted by the signal input to 4.

いま判定回路・14に入力される信号が信号点C及び信
号点りを正確に表示しているものであれば、判定回路1
4に入力される信号と、参照信号発生回路15から発生
される信号とは相等しく、この場合には、加算部17か
ら発生する信号は0であるが、実際には、受信信号にか
なりずれが含まれているために、参照信号発生回路15
から発生される信号と判定回路14に入力される信号と
はかなり差がある。
If the signal now input to the judgment circuit 14 accurately indicates the signal point C and the signal point 14, the judgment circuit 1
4 and the signal generated from the reference signal generation circuit 15 are equal, and in this case, the signal generated from the adder 17 is 0, but in reality, there is a considerable deviation in the received signal. is included, the reference signal generation circuit 15
There is a considerable difference between the signal generated from the signal and the signal input to the determination circuit 14.

そしてその差の分、つまり受信信号に含まれる誤差に相
当する分が加算部17から掛算部6を経由して自動等化
器2に制御信号として伝達される。
Then, the difference, that is, the amount corresponding to the error included in the received signal is transmitted from the adder 17 via the multiplier 6 to the automatic equalizer 2 as a control signal.

そして自動等化器2における補正の結果、上記誤差がな
くなるように、換言すれば自動等化器2の引込みが行な
われる。
Then, as a result of the correction in the automatic equalizer 2, the automatic equalizer 2 is pulled in so that the above-mentioned error is eliminated.

上記自動等化器2がある程度引込むまでは、加算部17
からの出力信号が太きいために、位相制御回路Pはそれ
までと同様にローパスフィルタ1の出力により制御され
る。
Until the automatic equalizer 2 has drawn in to a certain extent, the adder 17
Since the output signal is thick, the phase control circuit P is controlled by the output of the low-pass filter 1 as before.

CD信号の場合は、AB信号の如く規則性を持たないた
めに完全に直流分を検出することは困難であり、そのた
めに、ローパスフィルタ1の9周波数を小さくする。
In the case of the CD signal, unlike the AB signal, it is difficult to completely detect the direct current component because it does not have regularity. Therefore, the nine frequencies of the low-pass filter 1 are made small.

即ちフィルタ係数α。の値を1に近い値にする。That is, the filter coefficient α. Make the value close to 1.

同時に位相制御回路Pの係数回路8,11の係数α1.
α3も小さくシ、また係数回路13の係数α2は、α2
×α3の値が不変になるように調整する。
At the same time, the coefficient α1 of the coefficient circuits 8 and 11 of the phase control circuit P.
α3 is also small, and the coefficient α2 of the coefficient circuit 13 is
Adjust so that the value of ×α3 remains unchanged.

かくして位相固定して自動等化器2を単独に調整するこ
とができる。
In this way, the automatic equalizer 2 can be adjusted independently with phase locking.

そして自動等化器2がある程゛度引込んで、加算部17
から発生される誤差信号が小さくなった段階で切換スイ
ッチSW1を今度は接点aを開放して接点すを閉成する
Then, the automatic equalizer 2 is retracted to a certain degree, and the adder 17
When the error signal generated from the changeover switch SW1 becomes small, the changeover switch SW1 opens the contact a and closes the contact A.

即ち今度は、全体調整を更に精密に行なうものである。That is, this time, the overall adjustment will be made more precisely.

判定回路14からの出力信号は逆数発生回路16により
今度は(X+j、)に応じた信号を発生し、これが上記
加算部17からの誤差信号と乗算部18において掛は合
わされる。
The output signal from the determination circuit 14 is then used by the reciprocal generator 16 to generate a signal corresponding to (X+j,), which is multiplied by the error signal from the adder 17 in the multiplier 18.

かくして得られた信号は位相ジッタ及びキャリアオフセ
ットに対する補正信号となり、これが係数回路8を経由
して第2積分器7に入力される。
The signal thus obtained becomes a correction signal for phase jitter and carrier offset, which is input to the second integrator 7 via the coefficient circuit 8.

この第2積分器7の出力は乗算部5において回転分を与
えるためのj1成分が乗ぜられ、さらに乗算部3におい
て自動等化器2からの出力を補正することになる。
The output of the second integrator 7 is multiplied by a j1 component to give a rotation component in a multiplier 5, and the output from the automatic equalizer 2 is further corrected in a multiplier 3.

かくして、トレーニング信号であるAB信号及びCD信
号を受信する間に受信信号の補正が行われるので、その
後に送出されるデータを正確に受信して、出力端子OU
Tより取出すことができる。
In this way, since the received signal is corrected while receiving the AB signal and the CD signal, which are the training signals, the data sent out thereafter can be accurately received and output from the output terminal OU.
It can be taken out from T.

最終的には位相制御回路のコントロールは自動等化量出
力の誤差信号で行うものであるが、自動等化器2が引込
むまでは誤差は大きく、シかも引込みの初期では必らず
しも正確だとはいえない。
Ultimately, the phase control circuit is controlled by the error signal of the automatic equalization amount output, but the error is large until the automatic equalizer 2 pulls in, and it may not always be accurate at the beginning of the pull-in. I cannot say that it is.

位相誤差だけを考えると、CD信号の初期期間では自動
等化器出力よりもローパスフィルタの出力の方がより正
しい誤差を示している。
Considering only the phase error, the output of the low-pass filter shows a more accurate error than the output of the automatic equalizer in the initial period of the CD signal.

したがって自動等化器がある程度引込むまではローパス
フィルタの出力で位相制御を行う。
Therefore, phase control is performed using the output of the low-pass filter until the automatic equalizer has pulled in to a certain extent.

しかしCD信号はAB信号の様に交互に送信されるわけ
でなく多くの周波数成分を含んでいる。
However, the CD signal is not transmitted alternately like the AB signal and contains many frequency components.

したがって平均的なC+Dの信号を検出する場合にはA
B信号の間よりもローパスフィルタの遮断周波数を小さ
くすることが必要である。
Therefore, when detecting an average C+D signal, A
It is necessary to make the cutoff frequency of the low-pass filter smaller than during the B signal.

遮断周波数を小さくすると時定数が大きくなり追随特性
が悪いのでAB信号の間は遮断周波数をやや大きくして
いる。
If the cutoff frequency is made small, the time constant becomes large and the follow-up characteristics are poor, so the cutoff frequency is made somewhat large during the AB signal.

以上説明した如く、本発明によれば、先づ位相制御回路
Pにより、受信信号のキャリヤ・オフセットを補正した
あとで、自動等化器2と位相制御回路Pとを独立して動
作させることができ、キャリア・オフセットを補正した
状態を保持したままで、自動等化器2の引込みや位相ジ
ッタの補正等を行なうことができる。
As explained above, according to the present invention, after first correcting the carrier offset of the received signal by the phase control circuit P, the automatic equalizer 2 and the phase control circuit P can be operated independently. Therefore, it is possible to pull in the automatic equalizer 2, correct phase jitter, etc. while maintaining the state in which the carrier offset is corrected.

したがってトレーニング信号の受信の間に、自動等化器
や位相制御回路を確実に安定した状態で引込を行なうこ
とができる。
Therefore, it is possible to reliably draw in the automatic equalizer and the phase control circuit in a stable state while receiving the training signal.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は信号点の説明図、第2図は本発明の一実施例構
成図、第3図はローパスフィルタの一構成図、第4図は
受信信号の説明図、第5図は逆数発生回路の動作説明図
である。 図中、1はローパスフィルタ、2は自動等化量、3乃至
6は乗算部、7は積分器、8は係数回路、9は乗算部、
10は加算部、11は係数回路、12は積分器、13は
係数回路、14は判定回路、15は参照信号発生回路、
16は逆数発生回路、17は加算部、18は乗算部、P
は位相制御回路、SWoは切換スイッチ、SW2はスイ
ッチ、19は遅延回路、20.21は係数回路、22.
23は加算部である。
Fig. 1 is an explanatory diagram of signal points, Fig. 2 is a configuration diagram of an embodiment of the present invention, Fig. 3 is a configuration diagram of a low-pass filter, Fig. 4 is an explanatory diagram of a received signal, and Fig. 5 is a reciprocal number generation diagram. FIG. 3 is an explanatory diagram of the operation of the circuit. In the figure, 1 is a low-pass filter, 2 is an automatic equalization amount, 3 to 6 are multiplication units, 7 is an integrator, 8 is a coefficient circuit, 9 is a multiplication unit,
10 is an adder, 11 is a coefficient circuit, 12 is an integrator, 13 is a coefficient circuit, 14 is a determination circuit, 15 is a reference signal generation circuit,
16 is a reciprocal number generation circuit, 17 is an addition section, 18 is a multiplication section, P
is a phase control circuit, SWo is a changeover switch, SW2 is a switch, 19 is a delay circuit, 20.21 is a coefficient circuit, 22.
23 is an addition section.

Claims (1)

【特許請求の範囲】[Claims] 1 他局から送信された信号を受信する受信部に、受信
信号を濾波するローパスフィルタと、受信信号を等化し
てエラーを少なくするように動作する自動等化量と、該
自動等化器を経由した信号が送信され、上記送信された
信号が複数の信号点のうちのどの信号点に対するもので
あるかを判定する判定回路と、上記ローパスフィルタの
受信信号のy成分を零にするように信号の位相を補償す
る位相制御回路を設けると共に、送信されたトレーニン
グ信号のうちのA信号とB信号が交互に出力されるAB
倍信号受信しているときは上記位相制御回路を上記ロー
パスフィルタの出力信号により制御し、上記A信号と1
800の位相差を有するC信号と上記B信号と1800
の位相差を有するD信号とが擬似ランダムに出力される
上記トレーニング信号のうちのCD信号を受信するとき
に、上記自動等化器及び上記位相制御回路を上記受信信
号と上記判定回路との出力信号に応じた信号で制御する
ようにして受信信号のエラーを補正するように構成した
ことを特徴とする受信システムの調整制御方式。
1. A receiving section that receives signals transmitted from other stations includes a low-pass filter that filters the received signal, an automatic equalizer that operates to equalize the received signal and reduce errors, and the automatic equalizer. a determination circuit for determining which signal point among the plurality of signal points the transmitted signal corresponds to; and a determination circuit for reducing the y component of the received signal of the low-pass filter to zero. AB is provided with a phase control circuit that compensates for the phase of the signal, and in which the A signal and B signal of the transmitted training signals are output alternately.
When receiving a doubled signal, the phase control circuit is controlled by the output signal of the low-pass filter, and the A signal and
C signal having a phase difference of 800 and the above B signal and 1800
When receiving a CD signal of the training signals in which a D signal having a phase difference of 1. An adjustment control method for a receiving system, characterized in that the system is configured to correct errors in a received signal by controlling with a signal corresponding to the signal.
JP53133881A 1978-10-31 1978-10-31 Receiving system adjustment control method Expired JPS5842975B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP53133881A JPS5842975B2 (en) 1978-10-31 1978-10-31 Receiving system adjustment control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53133881A JPS5842975B2 (en) 1978-10-31 1978-10-31 Receiving system adjustment control method

Publications (2)

Publication Number Publication Date
JPS5561152A JPS5561152A (en) 1980-05-08
JPS5842975B2 true JPS5842975B2 (en) 1983-09-22

Family

ID=15115258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53133881A Expired JPS5842975B2 (en) 1978-10-31 1978-10-31 Receiving system adjustment control method

Country Status (1)

Country Link
JP (1) JPS5842975B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57103653U (en) * 1980-12-16 1982-06-25

Also Published As

Publication number Publication date
JPS5561152A (en) 1980-05-08

Similar Documents

Publication Publication Date Title
US4715064A (en) Adaptive hybrid circuit
CA1134459A (en) Synchronization of a data communication receiver with a received signal
US5353279A (en) Echo canceler
US4262360A (en) Method and device for detecting a pseudo-random sequence of carrier phase changes of 0° and 180° in a data receiver
JPS594336A (en) Terminal unit in composite transmission system
US5577027A (en) Apparatus and method for effectively eliminating the echo signal of transmitting signal in a modem
US4253186A (en) Method and device for detecting a pseudo-random sequence of two symbols in a data receiver employing double sideband-quadrature carrier modulation
US6570916B1 (en) Adaptive equalization circuit and method
US4590600A (en) Dynamic digital equalizer
US4477913A (en) Automatic equalizer apparatus
JP3396318B2 (en) Automatic equalizer
JPS5842975B2 (en) Receiving system adjustment control method
JP2000232494A (en) Signal carrier recovery processing method
KR100442255B1 (en) Apparatus for equalizing channel
US5337332A (en) Training detection apparatus
WO1986006567A1 (en) Method and apparatus for adjusting a digital equalizing filter in simultaneous adaptive echo elimination and adaptive elimination of noise caused by intersymbol interference
US4584696A (en) Transmission response measurement
JP2885052B2 (en) Automatic frequency control device
JPH05315998A (en) Method for reducing distortion on transmission line
US5809046A (en) Method and a system for fast adjusting data receiving modem
JP2827875B2 (en) Microwave band signal generator
JP4317686B2 (en) Automatic equalization circuit
US5422606A (en) Automatic equalizer
JP2524053B2 (en) Modem device
KR960002670B1 (en) Gmsk adaptive equalizer for synchronization detection