JPS5837764A - Character code inputting system - Google Patents

Character code inputting system

Info

Publication number
JPS5837764A
JPS5837764A JP13497981A JP13497981A JPS5837764A JP S5837764 A JPS5837764 A JP S5837764A JP 13497981 A JP13497981 A JP 13497981A JP 13497981 A JP13497981 A JP 13497981A JP S5837764 A JPS5837764 A JP S5837764A
Authority
JP
Japan
Prior art keywords
key
memory
address
character
characters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13497981A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Haruhara
春原 一義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP13497981A priority Critical patent/JPS5837764A/en
Publication of JPS5837764A publication Critical patent/JPS5837764A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06QINFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q99/00Subject matter not provided for in other groups of this subclass

Abstract

PURPOSE:To attain quick and sure preset with a simple operation, by storing a series of character codes indicating commodity names or the like to a memory in advance, and performing preset at preset through the readout of the said character codes. CONSTITUTION:A series of characters, e.g., ''OOO coffee'' is written in an address, e.g., ''01'' address, from the address ''01'' to ''99'' address of cassette memories 30a and 30b. In presetting a commodity name, a preset mode PR is designated with a mode switch 10. Through the operation of an entry key 3, two-digit numerals indicating the characters are inputted, either one of character keys 8 and 9 is selected to designated the characters in the memory 30 or 30b. Succeedingly, with the operation of the entry key 3, an address of a PLU memory in a main body memory 22 is designated and a PLU key 6 is operated, allowing to set characters in the PU memory.

Description

【発明の詳細な説明】 タコード入力方式に関する。[Detailed description of the invention] Regarding the tacode input method.

アルファペ!トのキーグードを持たない電子レジスタな
どで、商品名を中ヤラクタで表示又は印字するようにし
九ものがあるOこの種、電子レジスタにおいて、キャラ
クタを設定する場合には、キャラクタ!・文字に対して
2〜3桁の数値を組合わせて対応させ、その数値の組合
わせ入力によって所望商品名に対するキャラクタを入力
するようKしている。しかしながら、上記従来のように
2〜3桁の数値によってキャラクタ文字を指定するよう
Kすると、商品名をデリセ,トするためにはキャラクタ
数の2〜3倍の置数操作が必要となる。梃にデリセ,ト
する商品名が多い場合はキー操作が非常に繁雑なものと
なり、午一操作イス中デリセ,トに時間がかかるという
問題がある。
Alphape! For electronic registers that do not have a key code, there are 9 ways to display or print the product name in middle characters. - Characters are associated with combinations of 2- to 3-digit numerical values, and the character corresponding to the desired product name is input by inputting the combination of the numerical values. However, if the characters are designated by two or three digit numerical values as in the above-mentioned conventional method, two to three times the number of characters are required to delete the product name. If there are many product names that need to be selected, the key operations become very complicated, and there is a problem in that it takes a long time to use the keys.

本発明は上記の点に艦みてなされたもので、商品名など
を示す一連の中ヤラクタコードを予め記憶装置に記憶さ
せておき、!リセット時には上記記憶装置から一連のキ
ャラクタコードを読出してデリセ,トすることにより、
簡単なキー操作で迅速かつ確実に!リセット処理を行な
い得るキャラクタコード入力方式を提供することを目的
とする。
The present invention has been made in view of the above points, and a series of middle-class codes indicating product names etc. are stored in advance in a storage device. At the time of reset, by reading and deleting a series of character codes from the above storage device,
Quickly and reliably with simple key operations! An object of the present invention is to provide a character code input method that can perform reset processing.

以下図面を参照して本発明の一実施例を説明する。第1
図は電子レジスタのΦ−グート1の構成を示−したもの
である。このキー&−)’ 1には売上げの各部門を指
定する部門キー2、数値データを入力する置数キー3、
担当者を指定する担当者キー4、データ変換用の変換キ
ー5、PLU (プライス・ル、り・ア、デ)キー6、
クリアキー1′、第10カセ、トにおけるキャラクタを
指定する中ヤラクタキー(CHI)#、第20カセ、ト
におけるキャラクタを指定するキャラクタdp −(C
H2) 9 、各動作モードを切換指定するモードスイ
ッチ10、小計中−11、合計用のCAキー12が設け
られている。上記モードスイッチ10は、電源OFF、
通常の登録処理を行なう登録モードREG 、  ドロ
ア内への金銭戻し処理を行なう戻しモードRF、商品金
額等のデリセ、ト処理を行なうプリセットモードPR,
点検処理を行なう点検モーPX、精算処理を行なう精算
モード2の各モード切換えを行なう。
An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure shows the configuration of Φ-Goot 1 of the electronic register. This key &-)' 1 has a department key 2 for specifying each sales department, a numeric key 3 for inputting numerical data,
Person in charge key 4 for specifying the person in charge, conversion key 5 for data conversion, PLU (Price Le, Ri, A, De) key 6,
Clear key 1', 10th case, middle character key (CHI) that specifies the character in G, #, 20th case, character dp-(C
H2) 9, a mode switch 10 for switching and specifying each operation mode, a subtotal medium 11, and a totalizing CA key 12 are provided. The mode switch 10 is set to turn off the power,
Registration mode REG for normal registration processing; Return mode RF for returning money to the drawer; Preset mode PR for processing item prices, etc.;
Each mode is switched between inspection mode PX, which performs inspection processing, and payment mode 2, which performs payment processing.

次に第2図により電子レジスタの回路構成について説明
する。同図において21はCPUで、このCPU ff
i JにはアドレスパスAB1データバスDll、コン
トロールパスCBを介して本体メモリ22が接続される
と共に、人力制御部23、表示制御部24%印字制御部
25のパ、ファレジスタIN%DI、PRがそれぞれ接
続される〇上記入力制御部21には入力部26が接続さ
れ、上記キーが一ド1上のキー操作を行なった場合1f
c9−サンプリング信号KPに従ってキー人力信号Kl
が入力部jσから入力制御部23へ送られる。また、表
示制御部24には表示部21が接続され、表示部24か
らセグメント信号8G及びデジ、ト信号DGが出力され
て表示部jPK対する表示制御が行なわれる・さらに、
印字制御部21には印字部28が接続され、印字部28
からタイ(ング/?ルスTPが印字制御部25へ送られ
る。印字制御部25は上記タイインダ・中ルスTPを検
出してI・ンマ駆動信号HDを印字部28へ送り、所定
の印字制御を行なう・一方、上記アドレスバスAH,デ
ータバスDB、コントロール/4スCB にu、 接a
m子29を介して第1及び第2のカセットメモリ3ob
、sobが接続される。
Next, the circuit configuration of the electronic register will be explained with reference to FIG. In the figure, 21 is a CPU, and this CPU ff
iJ is connected to the main body memory 22 via the address path AB1 data bus Dll and the control path CB, as well as the manual control section 23, display control section 24%, print control section 25's PA, far register IN% DI, PR. are connected respectively.〇An input unit 26 is connected to the input control unit 21, and when the above key is operated by one key, 1f
c9 - Key human power signal Kl according to sampling signal KP
is sent from the input section jσ to the input control section 23. Further, the display section 21 is connected to the display control section 24, and the segment signal 8G and digital signal DG are outputted from the display section 24 to perform display control on the display section jPK.
A printing unit 28 is connected to the printing control unit 21.
The tie/interval pulse TP is sent to the print control unit 25.The print control unit 25 detects the tie/intermediate pulse TP and sends an I/marker drive signal HD to the printing unit 28 to perform predetermined print control. On the other hand, connect u and a to the address bus AH, data bus DB, and control/4th bus CB.
The first and second cassette memories 3ob via the m child 29
, sob are connected.

しかして、上記本体メモリ12には、例えば部門別合計
、取引別合計、責任者別合計、分類別合計、 Put1
合計等の売上げデータが登録されると共に、各商品に対
する単価がデリセケトされるよう和なっている。
Therefore, the main body memory 12 stores, for example, a total by department, a total by transaction, a total by person in charge, a total by category, and Put1.
Sales data such as totals are registered, and unit prices for each product are summed up to be calculated.

また、カセ、)メモリ30*、30bには第3図に示す
ように「01」番地から「99」番地に商品名を示す一
連のキャラクタ、例えば「Ol」番地に「○○Oコーヒ
ー」、「02」番地にr xxxコーヒー」、「03」
番地に「ΔΔΔコーヒー」等が書込まれている。
In addition, as shown in FIG. 3, the cassette, ) memory 30*, 30b contains a series of characters indicating product names at addresses "01" to "99", for example, "○○O Coffee" at address "Ol", "02" address rxxx coffee", "03"
``ΔΔΔ Coffee'' is written in the address.

次にキャラクタコード入力動作について説明スル。キャ
ラクタコードにより商品名等のテ曹」セットを行なう場
合には、第1図におけるモードスイッチ10によりデリ
セ、トモードPR1指定する。そして、置数キー3の操
作によりキャラクタを示す2桁の数値を入力し、キャラ
クタキー8.9の一方を選択操作して第1カセ。
Next, I will explain the character code input operation. When setting the product name, etc. using a character code, the mode switch 10 shown in FIG. 1 is used to specify the delivery mode PR1. Then, input a two-digit numerical value indicating a character by operating the number key 3, and select one of the character keys 8 and 9 to select the first spool.

トメモリ20aあるいは第2カセツFメモ1】sobに
おけるキャラクタの指定を行なう。続いて置数キー3の
操作により本体メモリ22内のPLUメモリのアドレス
指定を行危うと共にPLUキー6を操作゛することによ
りPLUメモIJへのキャラクタセットが行なわれる。
Specify the character in the main memory 20a or second cassette F memo 1] sob. Next, by operating the number key 3, the address of the PLU memory in the main body memory 22 is specified, and by operating the PLU key 6, a character is set to the PLU memo IJ.

以下第4図に示すキー操作を行なった場合の具体的な処
理動作を、第5図のフローチャートに従りて説明する。
Hereinafter, specific processing operations when the key operations shown in FIG. 4 are performed will be explained with reference to the flowchart in FIG. 5.

CPU j 1は、第5図のステ、デ81に示すように
入力制御部23に対するサンプリングを行fkツて入カ
ッ9ヅファ!Nの出力をAレジスタに読込み、ステ、デ
S1においてその内容が「0」であるか否かを判断し、
「O」であればステ、デS1に戻って同様の動作を繰返
す・すなわち、ステ、デS1+Stの繰返しによってキ
ー人力の有無を判別している。そして、ステ、デB3に
おいてAレジスタの内容#frOJでないと判断される
とステ、デ83FC進んでキー内容の判別が行なわれる
。このステツグS3において数値データが入力されたと
判別されると、ステ、デS4で置数処理が行なわれ、そ
の置数データがBレジスタに書込まれる。このBレジス
タに保持された置数データは、ステ、デSIに示すよう
に表示パ、ファDIを介して表示制御部24へ送られ、
表示部z1において表示される。以下同様にして置数人
力に対する表示処理が行なわれる。例えば第4図に示す
よう[rOJr2Jの置数操作を行なったとすれば、表
示部27において「02」の表示が行なわれる・そして
、上記置数操作に続いて第1のカセットメモリ30を指
定するキャラクタキーg(CHl)を操作したとすると
、ステ、デSsにおいて置数キー以外のキーが操作され
たと判断され、ステップS・へ進んでその時のモードが
判別される。プリセットモードPR以外の時はその指定
モードに応じた処理が行なわれるが、この場合にはプリ
セットモードPRとなっているので、ステ、デSγへ進
み、キャラクタキー8,9が操作されたか否かの判断が
行なわれる。キャラクタキー8の操作が行なわれている
場合にはステ、デS7からステ、デSSへ進み、フラグ
レジスタPK@1 ”を書込むと共にステップ8−に示
すように第1のカセットメモリ80mにおける「02」
番地の内容「×××コーヒー」を読出してBレジスタに
書込む。
The CPU j 1 performs sampling for the input control section 23 as shown in steps 81 and 81 of FIG. Read the output of N into the A register, and determine whether the content is "0" in step S1.
If it is "O", it returns to ST, DE S1 and repeats the same operation. That is, the presence or absence of key human power is determined by repeating ST, DE S1+St. If it is determined in step B3 that the content of the A register is not #frOJ, the key content is determined in step D83FC. If it is determined in step S3 that numeric data has been input, numeric data is entered in step S4, and the numeric data is written into the B register. The numeral data held in this B register is sent to the display control unit 24 via the display path and DI as shown in ST and DI.
It is displayed on the display section z1. Thereafter, the display processing for the input number is performed in the same manner. For example, as shown in FIG. 4, if a numeric operation of [rOJr2J is performed, "02" is displayed on the display section 27.Following the above numeric operation, the first cassette memory 30 is specified. If the character key g (CHl) is operated, it is determined that a key other than the numeric key has been operated in ST and DE Ss, and the process proceeds to step S, where the mode at that time is determined. When the mode is other than preset mode PR, processing according to the designated mode is performed, but in this case, since it is preset mode PR, the process advances to ST, DE Sγ, and it is checked whether character keys 8 and 9 have been operated. A judgment will be made. If the character key 8 is being operated, the process advances from ST, DE S7 to ST, DE SS, writes the flag register PK@1'', and writes the flag register PK@1'' in the first cassette memory 80m as shown in step 8-. 02"
The contents of the address "XXXX coffee" are read and written to the B register.

次いでステ、デS1゜に進み、Bレジスタの内容を表示
部z7で表示すると共に、ステ、デSttに示すように
印字部28でrXXXコーヒー」の印字を行ない、ステ
、デS1へ戻る。次に。
Next, the process advances to step S1, and the content of the B register is displayed on the display section z7, and "rXXX coffee" is printed in the printing section 28 as shown in step step S1, and the process returns to step step S1. next.

PLUメモリの80番地に上記キャラクタを書込む場合
には、第4図に示すようlCr8Jr、OJr PLU
 Jのキー操作を行なう@まず、「8」rOJの置数操
作を行なうと、その置数内容が上記したように表示部2
1で表示される。続いてr FLU Jのキー6を操作
すると、ステ、デs。
When writing the above character to address 80 of the PLU memory, lCr8Jr, OJr PLU
Perform the J key operation@First, when you perform the numeric operation for "8" rOJ, the contents of the digit will be displayed on the display 2 as described above.
Displayed as 1. Next, when you operate key 6 of r FLU J, ste, de s.

S6*87を経てステップ81gへ進み、PLUキー6
が操作されたか否かの判断が行なわれ、PLUキー6が
操作されているとステ、グStSへ進んでフラグレジス
タFの内容が@II′か@0#かの判断が行なわれる。
Proceed to step 81g via S6*87 and press PLU key 6.
It is determined whether or not the PLU key 6 has been operated, and if the PLU key 6 has been operated, the program proceeds to step StS, where it is determined whether the contents of the flag register F are @II' or @0#.

フラグレジスタFの内容が@0”であればノー7アンク
シ冒ン(NF)として処理されるが、この時点ではステ
、デS=で7ラグレジスタFに1”が書込まれているの
で、まず、ステ、デ814に示すように7ラグレジスタ
Fの内容を「0」に書換え、その後ステ、デStSにお
いて置数データで示されるPLUメモリへキャラクタを
デリセ、トする。すなわち、この場合にはPLUメモリ
の80番地に「×××コーヒー」のキャラクタがセット
される。なお、上記PLUメモリには上記キャラクタの
他、単価が書込まれると共に、登録時に売上げ個数が書
込まれるようになっている。以下同様の処理によってP
LUメモリにカセットメモリ30m、30bから読出し
たキャラクタをデリセ、トすることができる・ また、カセットメモリ30*、30bから読出したデー
タを一部修正してPLUメモリに脊骨することも可能で
あり、以下その動作について説明する◎例えば第4図に
示すように「2」r 6 J r CH2−Jのキ、−
操作を行なったとすると、上記したような処理により第
2のカセットメモリ30bから26番地の内容「ノート
C」が読出され、Bレジスタに書込まれると共に表示部
21で表示される。そして、この表示部21に表示され
た内容を一部変更する場合には、まず、変換キー5を操
作する。この変換キー5が操作されると、ステ、デ81
1の判断結果がNOとなりてステップStSへ進み、変
換キー5が操作されたか否か判断される。変換キー5で
なければそのキー内容に応じた他の処理が行なわれるが
、変換$−Jが操作されていればステ、デ81へ進み、
変換キーの直前に置数が行なわれているか否か判断され
る・この時点では置数が行なわれていないので、ステッ
プStSへ進み。
If the contents of the flag register F are @0'', it will be processed as a no-7 anxy violation (NF), but at this point, 1'' has been written to the 7-lag register F with ST and DE S=, so First, the contents of the 7-lag register F are rewritten to "0" as shown in STS 814, and then, in STS, the character is deleted to the PLU memory indicated by the set number data. That is, in this case, the character "XXX Coffee" is set at address 80 of the PLU memory. In addition to the above-mentioned characters, the unit price and the number of units sold are also written in the PLU memory at the time of registration. By the same process, P
It is possible to delete characters read from the cassette memories 30m and 30b into the LU memory. It is also possible to partially modify the data read from the cassette memories 30* and 30b and transfer them to the PLU memory. , the operation will be explained below ◎ For example, as shown in Fig. 4, "2" r 6 J r CH2-J key, -
When the operation is performed, the content "note C" at address 26 is read from the second cassette memory 30b through the above-described processing, written to the B register, and displayed on the display unit 21. When partially changing the content displayed on the display section 21, the conversion key 5 is first operated. When this conversion key 5 is operated, ste, de 81
If the result of the determination in step 1 is NO, the process proceeds to step StS, where it is determined whether or not the conversion key 5 has been operated. If the conversion key is not 5, other processing is performed depending on the key content, but if conversion $-J is operated, the process advances to Step 81,
It is determined whether or not a number has been entered immediately before the conversion key. Since no number has been entered at this point, the process advances to step StS.

カーソルIインタCPの内容tr+IJL、、ステ、デ
8■でカーソル表示する。このカーソル表示は文字の下
にアンダーラインを表示するものである。上記カーツル
デインタCPの内容ハ最初「0」となっているので、上
記ステプデ811の処理によりカーソルポインタCPの
内容が「1」となり、第1桁に表示されているrCJに
対してカーソル表示が行なわれる。その後表示ステップ
S鵞・を経てステ、デS重へ戻る。以下変換キー5を操
作する毎に上記の処理によりカーソル表示が1桁ずつ左
シフトされる0今、「C」の表示を他の表示例えばrD
Jに変換するものとすれば、「C」にカーソル表示され
ている状態でrDJに対応する数値例えば「15」を置
数キー3の操作により入力し、その後変換中−5を操作
する。この変換キー5の操作によりステップ8111を
経てステップ81?に進むが、この場合には置数操作が
行なわれているので、ステラf8*vからステップSa
tへ進む。このステツffJ、@では、本体メモリ22
内のテーブルを参照して置数データをキーラクタrDJ
に変換し、その後ステ、デS■においてBレジスタの内
容を1桁右シフトする。次いでステ、デSO8に進み、
カーソルポインタCPで示されるBレジスタの桁へ上記
変換キャラクタrDJをの内容を「−1」する。次にス
テ、デSKIへ進み、置数入力の桁数ポインタgpから
「2」を減算し、ステップs鵞・において桁数ポインタ
gpの内容が「0」か否か判断する。すなわち、2桁の
置数により1桁のキャラクタを指定するので、ステ、デ
S、6において指定データの修正を終了したか否かを判
断する。ステ、fs■において桁数4インタEPが「o
」でないと判断された場合はステ、グs3.へ戻り、桁
数ポインタEPが「0」になり九と判断された場合はス
テプffjBへ進んでカーソルポインタCPの内容を「
0」にし、その後表示ステ、デs霊・を経てステダブ1
1重へ戻る。
Display the cursor with cursor I Inter CP contents tr+IJL, , step, de 8■. This cursor display displays an underline below the characters. Since the content of the cursor pointer CP is initially "0", the content of the cursor pointer CP becomes "1" by the process of step 811, and the cursor is displayed for rCJ displayed in the first digit. It is done. After that, the display returns to ST and DE S through the display step S. From now on, each time you operate the conversion key 5, the cursor display is shifted to the left by one digit by the above process.
If it is to be converted to J, a numerical value corresponding to rDJ, for example, ``15'' is input by operating the numeric key 3 while the cursor is displayed on ``C'', and then -5 is operated during conversion. By operating this conversion key 5, the process goes through step 8111 to step 81? However, in this case, a numeric operation is being performed, so step Sa
Proceed to t. In this status ffJ, @, the main body memory 22
Keyactor DJ
After that, in ST and DE S, the contents of the B register are shifted to the right by one digit. Next, proceed to Ste, DeSO8,
The content of the conversion character rDJ is set to "-1" in the digit of the B register indicated by the cursor pointer CP. Next, the process proceeds to step SKI, where "2" is subtracted from the digit number pointer gp of the numeric input, and it is determined in step s-- whether the content of the digit number pointer gp is "0" or not. That is, since a 1-digit character is specified by a 2-digit number, it is determined in step, step, step, and step 6 whether or not the modification of the specified data has been completed. In step, fs ■, the number of digits 4 inter EP is “o
” If it is determined that it is not, step 3. If the number of digits pointer EP becomes "0" and is determined to be 9, proceed to step ffjB and change the contents of the cursor pointer CP to "
0", then display step, dess spirits, step dub 1
Return to 1st layer.

そして、上記データ変換後は、第4図に示すようK F
LDメモリのアドレス例えばr 81 J番地を指定し
てPLUキー6を操作することによって上記したようK
 PLUメモリへのプリセットが行なわれる。
After the above data conversion, K F
By specifying the address of the LD memory, for example address r81J, and operating the PLU key 6, the K
Presetting to the PLU memory is performed.

なお、上記実施例では、カセットメモ!730m。In addition, in the above example, the cassette memo! 730m.

30bにキャラクタコードを予め記憶しておくようにし
たが、その他例えばROM 、フロダピディスク、磁気
テープ等任意の記憶媒体を使用してもよいことは勿論で
ある。
Although the character code is pre-stored in the 30b, it is of course possible to use any other storage medium such as a ROM, a floppy disk, or a magnetic tape.

以上述べたように本発明によれば、商品名などを示す一
連のキャラクタコードを予め記憶装置に記憶させておき
、プリセット時には上記記憶装置から一連のキャラクタ
コードを読出して本体メモリにプリセット“するように
したので、簡単なキー操作で迅速かつ確実にプリセット
処理を行ない得るものである0
As described above, according to the present invention, a series of character codes indicating product names etc. are stored in advance in a storage device, and at the time of presetting, the series of character codes are read from the storage device and preset in the main body memory. 0, it is possible to perform preset processing quickly and reliably with simple key operations.

【図面の簡単な説明】[Brief explanation of the drawing]

図面は本発明の一実施例を示すもので、第1図はキーデ
ートの配置構成を示す図、第2図は回路構成を示すプロ
、り図、第3図は力七v)メモリの記憶構成を示すメモ
リ!、f、第4図はキー操作及びそのキー操作に対する
入力内容例を示す図、第5図は動作内容を示すフローチ
ャートである。 1・・・キーノード、2・・・部門キー、3・・・置数
キー、5・・・変換キー、6・・・PLOキー、8.9
・・・中ヤラクタキー、10・・・モードスイッチ、2
1・・・CPU 、  !’ !−・・本体メモリ、J
 Oa 、 30 b−カセットメモリ。 出願人代理人  弁理士 鈴 江 武 彦第1図 第2図 1 第3図 第4図
The drawings show one embodiment of the present invention. Fig. 1 shows the arrangement of the key date, Fig. 2 shows the circuit configuration, and Fig. 3 shows the power storage. Memory showing configuration! , f. FIG. 4 is a diagram showing an example of key operations and input contents for the key operations, and FIG. 5 is a flowchart showing the operation contents. 1... Key node, 2... Department key, 3... Arrangement key, 5... Conversion key, 6... PLO key, 8.9
...Middle Yarakuta key, 10...Mode switch, 2
1...CPU, ! '! ---Body memory, J
Oa, 30b - cassette memory. Applicant's representative Patent attorney Takehiko Suzue Figure 1 Figure 2 Figure 1 Figure 3 Figure 4

Claims (1)

【特許請求の範囲】[Claims] 特定名称を示す一連の中ヤラクタコードを複数個記憶し
た記憶手段と、設定モードにおいて、置数操作によって
入力されたコードと対応する一連のキャラクタコードを
前記記憶手段から読み出す読出手段と、読み出された一
連のキャラクタコードを分類別売上データ記憶手段内の
指定された記憶領域へ書き込む書込手段とを具備したこ
とを特徴とするキャラクタコード入力方式Q
a storage means for storing a plurality of character codes indicating a specific name; a reading means for reading from the storage means a series of character codes corresponding to a code inputted by a numeric operation in a setting mode; A character code input method Q characterized by comprising a writing means for writing a series of character codes into a designated storage area in a classified sales data storage means.
JP13497981A 1981-08-28 1981-08-28 Character code inputting system Pending JPS5837764A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13497981A JPS5837764A (en) 1981-08-28 1981-08-28 Character code inputting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13497981A JPS5837764A (en) 1981-08-28 1981-08-28 Character code inputting system

Publications (1)

Publication Number Publication Date
JPS5837764A true JPS5837764A (en) 1983-03-05

Family

ID=15141075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13497981A Pending JPS5837764A (en) 1981-08-28 1981-08-28 Character code inputting system

Country Status (1)

Country Link
JP (1) JPS5837764A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057888U (en) * 1983-09-20 1985-04-22 岡部株式会社 cash register machine
JPS61168091A (en) * 1985-01-21 1986-07-29 オムロン株式会社 Electronic cash register

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6057888U (en) * 1983-09-20 1985-04-22 岡部株式会社 cash register machine
JPS61168091A (en) * 1985-01-21 1986-07-29 オムロン株式会社 Electronic cash register

Similar Documents

Publication Publication Date Title
JPS5842499B2 (en) electronic cash register
JPS59220875A (en) Electronic cash register
JPS61168093A (en) Electronic cash register
JPS5837764A (en) Character code inputting system
JPS5840776B2 (en) electronic cash register
JPH08167077A (en) Article sale registration data processor
JPS5835302B2 (en) electronic cash register
JPS5896368A (en) Electronic cash register
JP2533185B2 (en) Product sales data processing device
JPS59183464A (en) Electronic cash register
JP2901813B2 (en) Electronic cash register
JP3103659B2 (en) Electronic cash register
JPH0258672B2 (en)
JP3285113B2 (en) Cash register and card transaction processing method thereof
JPS6139155A (en) Sales data processing device
JPH0594589A (en) Commodity sales data processor
JPS59173873A (en) Electronic cash register
JPS63189995A (en) Transaction processor
JPS6033694A (en) Transaction-wise inventory calculation system
JPS59106072A (en) Designating system of read for every classification number in electronic register
JPS6139156A (en) Sales data processing device
JPS5839365A (en) Display system of electronic register
JPH0258673B2 (en)
JPS5831469A (en) Electronic cash register
JPH0332118B2 (en)