JPS5836544B2 - Vertical deflection power circuit - Google Patents

Vertical deflection power circuit

Info

Publication number
JPS5836544B2
JPS5836544B2 JP51120510A JP12051076A JPS5836544B2 JP S5836544 B2 JPS5836544 B2 JP S5836544B2 JP 51120510 A JP51120510 A JP 51120510A JP 12051076 A JP12051076 A JP 12051076A JP S5836544 B2 JPS5836544 B2 JP S5836544B2
Authority
JP
Japan
Prior art keywords
vertical
vertical deflection
negative
positive
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51120510A
Other languages
Japanese (ja)
Other versions
JPS5345925A (en
Inventor
亨 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP51120510A priority Critical patent/JPS5836544B2/en
Publication of JPS5345925A publication Critical patent/JPS5345925A/en
Publication of JPS5836544B2 publication Critical patent/JPS5836544B2/en
Expired legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 本発明はテレビジョン受像機に用いることのできる垂直
偏向電源回路に関し、フライバックトランスから取り出
す垂直偏向回路用の電圧のリツプル分を減少させ、ラス
ター縦線歪を生じないよう(こすることを目的とする。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a vertical deflection power supply circuit that can be used in a television receiver, and which reduces ripples in the voltage for the vertical deflection circuit taken out from a flyback transformer and does not cause raster vertical line distortion. Yo (purpose of rubbing.

従来、この種垂直偏向回路はたとえば第1図に示す回路
で構成されていた。
Conventionally, this type of vertical deflection circuit has been constructed, for example, as shown in FIG.

第1図lこおいて、1はフライバックトランスであり、
このフライバックトランス1の二次側に電圧を取り出す
ための二次巻線2を設けてある。
In Figure 1, 1 is a flyback transformer,
A secondary winding 2 for extracting voltage is provided on the secondary side of the flyback transformer 1.

この二次巻線2は中点がアースされるとともに一端はダ
イオード3のアノードに接続され、他端は整流用のダイ
オード4のカソードに接続されている。
The middle point of this secondary winding 2 is grounded, one end is connected to the anode of a diode 3, and the other end is connected to the cathode of a rectifying diode 4.

上記ダイオード3のカソードは出力端子5に導かれると
ともに平滑用のコンデンサTを介してアースされ、上記
ダイオード4のアノードは出力端子6に導ひかれるとと
もに平滑用コンデンサ8を介してアースされている0 コンブリメンタリ接続された垂直出力トランジスタ11
.12は、この垂直出力トランジスタ11のコレクタが
上記ダイオード3のカソードに接続されるとともに抵抗
9を介して垂直ドライブトランジスタ10のエミツタに
接続され、上記垂直出力トランジスタ12のコレクタは
上記ダイオード4のアノードに接続されている。
The cathode of the diode 3 is led to the output terminal 5 and grounded via a smoothing capacitor T, and the anode of the diode 4 is led to the output terminal 6 and grounded via the smoothing capacitor 8. Combimentary connected vertical output transistor 11
.. 12, the collector of the vertical output transistor 11 is connected to the cathode of the diode 3 and the emitter of the vertical drive transistor 10 via the resistor 9, and the collector of the vertical output transistor 12 is connected to the anode of the diode 4. It is connected.

上記両垂直出力トランジスタ11.12のベース間には
、これら垂直出力トランジスタ11.12のVBEを補
償するダイオード13,14の直列接続回路が挿入され
、上記垂直出力トランジスタ12のべ−スコレクタ間に
は負荷抵抗15が挿入されている。
Between the bases of both vertical output transistors 11.12, a series connection circuit of diodes 13 and 14 is inserted to compensate for the VBE of these vertical output transistors 11.12, and between the base and collector of the vertical output transistors 12, A load resistor 15 is inserted.

16は上記垂直出力トランジスタ11 ,12の接続点
トアースとの間に接続されている垂直偏向コイルである
Reference numeral 16 denotes a vertical deflection coil connected between the connection point of the vertical output transistors 11 and 12 and ground.

上記垂直ドライブトランジスタ10のベースに接続され
た端子17には垂直ドライブ信号が印加されている。
A vertical drive signal is applied to a terminal 17 connected to the base of the vertical drive transistor 10.

この回路においては、出力端子5から正の直流電圧が得
られ、出力端子6から負の直流電圧が得られる。
In this circuit, a positive DC voltage is obtained from the output terminal 5 and a negative DC voltage is obtained from the output terminal 6.

この出力端子5,6に現われる電圧は垂直発振回路等の
電源として使用することも可能である。
The voltage appearing at the output terminals 5 and 6 can also be used as a power source for a vertical oscillation circuit or the like.

つまり二次巻線2から得た電圧はダイオード3,4で整
流され、コンデンサ7,8で平滑されて直流電圧となる
ものである。
That is, the voltage obtained from the secondary winding 2 is rectified by the diodes 3 and 4, and smoothed by the capacitors 7 and 8 to become a DC voltage.

端子17から印加された垂直ドライブ信号はドライブド
ランジスタ10で増幅され、コンブリメンタリ接続され
た一対の出力トランジスタ11,,12を駆動して上記
垂直偏向コイル16に垂直偏向電流を流す。
The vertical drive signal applied from the terminal 17 is amplified by the drive transistor 10, drives a pair of complementary-connected output transistors 11, 12, and causes a vertical deflection current to flow through the vertical deflection coil 16.

偏向時の前半ではダイオード3、コンデンサ7から得た
正の直流電流が出力トランジスタ11を通って垂直偏向
コイル16に流れ、後半では出力トランジスタを通って
コンデンサ8、ダイオード4へ電流が流れる。
During the first half of deflection, the positive DC current obtained from the diode 3 and capacitor 7 flows through the output transistor 11 to the vertical deflection coil 16, and during the second half, the current flows through the output transistor to the capacitor 8 and diode 4.

ここで受像管のラスターの中心を正しく調整するために
ラスターの位置を変えたいときはドライブトランジスタ
10のベースバイアス電圧を変化させ、上記垂直ドライ
ブ信号の直流レベルを正あるいは負方向に変化させれば
よい。
If you want to change the raster position in order to correctly adjust the center of the picture tube raster, you can change the base bias voltage of the drive transistor 10 and change the DC level of the vertical drive signal in the positive or negative direction. good.

このようにすると、出力トランジスタ11.12のエミ
ツタ電位が正あるいは負方向に変位し、垂直偏向コイル
16に正負いずれかの直流電流が垂直偏向電流に重畳し
て流れ、ラスターのセンタリングの調整が行なわれるも
のである。
In this way, the emitter potentials of the output transistors 11 and 12 are displaced in the positive or negative direction, and either positive or negative direct current flows through the vertical deflection coil 16 superimposed on the vertical deflection current, and the centering of the raster is adjusted. It is something that can be done.

この重畳した直流電流はわずかであるので垂直偏向走査
に悪影響を及ぼすことなく良好なラスターのセンタリン
グ調整が可能である。
Since this superimposed direct current is small, good raster centering adjustment is possible without adversely affecting vertical deflection scanning.

しかしながら上述のように垂直走査の前半の正の直流電
流と後半の負の直流電流とがセンタリング調整によりわ
ずかながらも互いに相違すれば、当然それぞれの交流分
つまりリツプル分の振幅も互いに相違してしまう。
However, as mentioned above, if the positive DC current in the first half of vertical scanning and the negative DC current in the latter half differ slightly from each other due to centering adjustment, the amplitudes of their respective AC components, that is, ripple components, will naturally also differ from each other. .

つまり、正負の直流電源の電源出力インピーダンスが同
一であると仮定しても、出力端子5,6に接続される負
荷回路によって使用される取り出し電流(電力)が正負
相違すれば正負の直流電流のリツプル電圧が異なり、フ
ライバックトランス1の一次側に与える影響が異なるか
らである。
In other words, even if it is assumed that the power supply output impedance of the positive and negative DC power supplies is the same, if the extraction current (power) used by the load circuit connected to the output terminals 5 and 6 is different, the positive and negative DC currents will be different. This is because the ripple voltages are different and the effects on the primary side of the flyback transformer 1 are different.

これは特にフライバックトランス1の一次側に接続され
る水平偏向回路にサイリスタ素子を用いていて高インピ
ーダンス回路である場合に一次側に犬なる影響を及ぼす
This has a negative effect on the primary side, especially when the horizontal deflection circuit connected to the primary side of the flyback transformer 1 uses a thyristor element and is a high impedance circuit.

このようにフライバックトランス1の二次側のリツプル
分が一次側にインダクタンス結合で影響を与えこれによ
り一次側の水平偏向出力回路が垂直周で変調を受けラス
スター縦線歪を生ずることになる。
In this way, the ripple on the secondary side of the flyback transformer 1 affects the primary side through inductance coupling, and as a result, the horizontal deflection output circuit on the primary side is modulated in the vertical direction, resulting in raster vertical line distortion.

上記正負の電源のリツプル電圧とに出力端子5に現われ
る直流電流に重畳されている交流或分、かよび、出力端
子6に現われる直流電流に重畳されている交流或分であ
る。
These are the ripple voltages of the positive and negative power supplies, an alternating current that is superimposed on the direct current appearing at the output terminal 5, and an alternating current that is superimposed on the direct current that appears at the output terminal 6.

この正負の直流電流の交流或分、つまりリツプル電圧を
減少させればフライバックトランスの一次側に変動の影
響を及ぼすことがなく、縦線歪のない美しい画像が得ら
れるものである。
By reducing the alternating current of the positive and negative direct currents, that is, the ripple voltage, there will be no influence on the primary side of the flyback transformer, and a beautiful image without vertical line distortion can be obtained.

本発明はフライバックトランスの二次側のリツプル分を
減少させ美しい画像を得るようにしたものであり、以下
図面第2図を用いて本発明の一実施例を説明する。
The present invention is designed to reduce ripples on the secondary side of a flyback transformer to obtain a beautiful image.One embodiment of the present invention will be described below with reference to FIG. 2 of the drawings.

なわ第2図において第1図と同一個所には同一番号を付
して説明する。
In FIG. 2, the same parts as in FIG. 1 are given the same numbers and will be explained.

この回路の特徴は出力端子5と出力端子6との間にコン
デンサ18を挿入したことである。
A feature of this circuit is that a capacitor 18 is inserted between the output terminal 5 and the output terminal 6.

このコンデンサ18により正の直流電圧に重畳されてい
る交流或分と負の直流電圧に重畳されている交流或分と
を互いに相殺することにより、結果として正負両リツプ
ル或分は減少し、フライバックトランス1の一次側に悪
影響を及ぼすことはなくなるものである。
This capacitor 18 cancels out the alternating current that is superimposed on the positive DC voltage and the alternating current that is superimposed on the negative DC voltage, and as a result both the positive and negative ripples are reduced and the flyback This eliminates any adverse effects on the primary side of the transformer 1.

このため水平偏向回路が変調を受けラスターに縦線歪が
生ずることはなく美しいテレビジョン画像を得ることが
できる。
Therefore, a beautiful television image can be obtained without causing vertical line distortion in the raster due to modulation of the horizontal deflection circuit.

以上のように、本発明によればフライバックトランスの
二次側から垂直偏向回路等に正負電圧を供給する巻線が
設けられている場合、この正負電圧のリツプル分の違い
により一次側の水平偏向回路に悪影響を及ぼすことがな
く美しいテレビジョン画像を提供できるものである。
As described above, according to the present invention, when windings are provided to supply positive and negative voltages from the secondary side of a flyback transformer to a vertical deflection circuit, etc., the ripple difference between the positive and negative voltages causes the horizontal A beautiful television image can be provided without adversely affecting the deflection circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の垂直偏向電源回路図、第2図は本発明の
一実施例における垂直偏向電源回路の回路図である。 1・・・・・・フライバックトランス、2・・・・・・
二次巻線、3,4・・・・・・ダイオード、5,6・・
・・・・出力端子、7,8,18・・・・・・コンデン
サ、10・・・・・・ドライブダイオード、11,12
・・・・・・出力トランジスタ、16・・・・・・垂直
偏向コイル、17・・・・・・端子。
FIG. 1 is a conventional vertical deflection power supply circuit diagram, and FIG. 2 is a circuit diagram of a vertical deflection power supply circuit according to an embodiment of the present invention. 1...Flyback transformer, 2...
Secondary winding, 3, 4... Diode, 5, 6...
...Output terminal, 7,8,18...Capacitor, 10...Drive diode, 11,12
...Output transistor, 16...Vertical deflection coil, 17...Terminal.

Claims (1)

【特許請求の範囲】[Claims] 1 フライバックトランスの二次側に巻線を設け、この
巻線の中点をアースするとともに両端から得られる正負
パルスをそれぞれ整流し平滑して正負直流電圧を取り出
しそれぞれ出力端子に導き、コンブリメンタリ接続され
た一対の垂直出力トランジスタのそれぞれのコレクタに
上記正直流電圧および上記負電流電圧を印加し、上記両
垂直出力トランジスタの相互接続点に垂直偏向コイルを
接続し、上記一対の出力端子間にコンデンサを接続した
ことを特徴とする垂直偏向電源回路。
1 A winding is provided on the secondary side of the flyback transformer, the middle point of this winding is grounded, and the positive and negative pulses obtained from both ends are rectified and smoothed respectively, and the positive and negative DC voltages are taken out and guided to the output terminals respectively. The above-mentioned direct current voltage and the above-mentioned negative current voltage are applied to the respective collectors of a pair of mentally connected vertical output transistors, a vertical deflection coil is connected to the interconnection point of both the above-mentioned vertical output transistors, and a voltage is applied between the above-mentioned pair of output terminals. A vertical deflection power supply circuit characterized in that a capacitor is connected to the vertical deflection power supply circuit.
JP51120510A 1976-10-06 1976-10-06 Vertical deflection power circuit Expired JPS5836544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP51120510A JPS5836544B2 (en) 1976-10-06 1976-10-06 Vertical deflection power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51120510A JPS5836544B2 (en) 1976-10-06 1976-10-06 Vertical deflection power circuit

Publications (2)

Publication Number Publication Date
JPS5345925A JPS5345925A (en) 1978-04-25
JPS5836544B2 true JPS5836544B2 (en) 1983-08-10

Family

ID=14787986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51120510A Expired JPS5836544B2 (en) 1976-10-06 1976-10-06 Vertical deflection power circuit

Country Status (1)

Country Link
JP (1) JPS5836544B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481137A (en) * 1987-09-21 1989-03-27 Omron Tateisi Electronics Co Solenoid relay

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6481137A (en) * 1987-09-21 1989-03-27 Omron Tateisi Electronics Co Solenoid relay

Also Published As

Publication number Publication date
JPS5345925A (en) 1978-04-25

Similar Documents

Publication Publication Date Title
US4079295A (en) Power supply arrangement with minimum interaction between plural loads
US4254365A (en) Side pincushion correction modulator circuit
JPH0561834B2 (en)
JPS6295073A (en) Horizontal deflection circuit
JP2573940B2 (en) Deflection device
JPS5836544B2 (en) Vertical deflection power circuit
US5164639A (en) Horizontal deflection correcting circuit for a television receiver
US4390818A (en) Television receiver
JP3795427B2 (en) Deflector with raster distortion correction
JPS5840684Y2 (en) DC power supply circuit for television receivers
KR100218823B1 (en) Raster distortion correction circuit
JPS6338607Y2 (en)
JPH0224305Y2 (en)
US3980821A (en) Power supply for a television receiver
JPH0352056Y2 (en)
JP3216632B2 (en) Display device
JPS602706Y2 (en) television receiver
KR0113917Y1 (en) Horizontal laster centering circuit
JPH0728774Y2 (en) Power supply circuit for multi-scan display
JPH019270Y2 (en)
JPS6133753Y2 (en)
JP2519733B2 (en) Horizontal output circuit
JP2593916B2 (en) Convergence drive circuit
JPS5939571U (en) horizontal deflection circuit
JP2562597Y2 (en) Horizontal deflection output circuit