JPS5835622A - Signal cable connecting system - Google Patents

Signal cable connecting system

Info

Publication number
JPS5835622A
JPS5835622A JP56133490A JP13349081A JPS5835622A JP S5835622 A JPS5835622 A JP S5835622A JP 56133490 A JP56133490 A JP 56133490A JP 13349081 A JP13349081 A JP 13349081A JP S5835622 A JPS5835622 A JP S5835622A
Authority
JP
Japan
Prior art keywords
signal
cable
signal cable
electrode
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56133490A
Other languages
Japanese (ja)
Inventor
Akitoshi Hara
原 明利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56133490A priority Critical patent/JPS5835622A/en
Publication of JPS5835622A publication Critical patent/JPS5835622A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)
  • Small-Scale Networks (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE:To confirm the connection state visually, easily, and surely, by displaying the cable connection state in both sides of a signal cable with light emission when two devices are connected by the signal cable. CONSTITUTION:When an interface 10 and a signal cable 30 or a peripheral device 20 and the cable 30 are not connected by a connector 40 or 50, the cathodes of LEDs 104 and 204 are not in the ground level, and therefore, a potential difference is not generated between anodes and cathodes, and LEDs 104 and 204 are extinguished. When the interface 10 and the device 20 are connected through connectors 40 and 50 by the cable 30, the cathodes of LEDs 104 and 204 are in the ground level, and a potential difference is generated between the anodes and cathodes, and the LEDs 104 and 204 are lit.

Description

【発明の詳細な説明】 本発明は@−に主装置に周辺装置を接続する際に好適す
る信号ケーブル接続方式KrJAする。
DETAILED DESCRIPTION OF THE INVENTION The present invention uses a signal cable connection method KrJA suitable for connecting a peripheral device to a main device.

電子計算機システムにあっては、第1+¥4に示される
ように、システムの中心?成す中央処理装置(以下、C
PUと称する)1と周辺装fIk2との間でデーー人出
力會行なうために入量カパス3が設けられているのが一
般釣である。そして、入出力パス3に周辺装置112特
有のチータライン(It示せず)を制御するインタフェ
ース4會接続し、このインターフェース4と周辺装置2
とを接続すること虻よって、CPtJ7、l/f1辺装
f#、2間のデータ入出力が入出力バス3経由で行なわ
れる。
In electronic computer systems, as shown in 1st + ¥4, the center of the system? central processing unit (hereinafter referred to as C
In general, an input capacitor 3 is provided for carrying out a data output meeting between the PU (referred to as PU) 1 and the peripheral equipment fIk2. Then, an interface 4 for controlling a cheater line (not shown) peculiar to the peripheral device 112 is connected to the input/output path 3, and this interface 4 and the peripheral device 2
Accordingly, data input/output between CPtJ7, l/f1 side devices f#, and 2 is performed via the input/output bus 3.

ところで、インターフエース4と周辺襞*2との接続は
、一般にコネクタ5.6會介して信号ケーブル7によっ
て行なわれる場合が多い。
Incidentally, the connection between the interface 4 and the peripheral fold *2 is generally made by the signal cable 7 through the connector 5, 6 in many cases.

この場合、信号ケーブル7がコネクタ5.6v介してイ
ンタフェース4および周辺装*2に確実に接続されてい
れば間rjAないが、接続が不十分であるとシステム組
立時、戚いは現地駒整時岬において重大な支障を招くこ
とになるーしかし、信号ケーブル7がコネクタ5.6?
介してインターフェース4および周辺装置jK111!
に接続されているか否−tPc+111認は、一般にコ
ネクタj e a f目視することによって行なわれて
おり、正しい判定が困難であった。このため、従来の電
子計1慢システムでに、土建したようにシステム組立時
或いF!沙地し整時勢において重大な支障?招く恐れが
あるとと4に%M11該支障を招いた際KM因把握に長
時間賛する欠点があった。しかも、近年電子計算書シズ
テAO大型化が進ンでシステム構成が一凧彼雑となるに
伴い、必要となる信号ケーブル数も著しく増えてきてお
量、上述の問題が発生する割合が増加丁為傾向にありた
In this case, if the signal cable 7 is securely connected to the interface 4 and the peripheral equipment *2 via the connector 5.6V, there will be no problem, but if the connection is insufficient, it may be necessary to assemble the system, or to arrange the on-site piece. This will cause a serious problem at Cape Toki - but signal cable 7 is connector 5.6?
via interface 4 and peripherals jK111!
tPc+111 is generally checked by visually observing the connector JEAF, making it difficult to make an accurate determination. For this reason, when assembling the system or F! A serious hindrance to the current situation? There was a drawback that it took a long time to figure out the cause of KM when a problem occurred. Moreover, in recent years, as electronic financial statements have become larger and system configurations have become more complex, the number of required signal cables has also increased significantly, increasing the number of signal cables required and increasing the rate at which the above-mentioned problems occur. There was a tendency to

本発明は上記事情に銖みてなされたtので千01的は、
#K”主装置と周辺装置との間など2つの装置管信号ケ
ーブルで接続する場合において、そのケーブル接続状a
t−信号ケーブルの両端側で発光表示することができ、
もって信号ケーブルの接続状態が目視にて極めて容易か
つ確実に’1lllt″t′きる信号ケーブル接続方式
全提供することにある。
Since the present invention was made in consideration of the above circumstances, the 1001 points are as follows:
#K” When connecting two device tube signal cables, such as between a main device and a peripheral device, the cable connection condition a
Light emitting display can be performed at both ends of the T-signal cable,
The object of the present invention is to provide a signal cable connection system that allows the connection state of the signal cable to be visually checked extremely easily and reliably.

以下、本発明の一実施例管図面を参照して炒明する。な
お1本実施例は従来例と同様にCPU@O入出力パスに
接続されるインタフェースと周辺装置とが信号ケーブル
でコネクタ接続されるシステムに実施した場合である。
Hereinafter, one embodiment of the present invention will be explained with reference to the drawings. Note that this embodiment is implemented in a system in which an interface connected to a CPU@O input/output path and a peripheral device are connected to a connector by a signal cable, as in the conventional example.

第2図に上記システムの本発明に係る部分を示すもので
、10はインタフェース、20は周辺装置である。
FIG. 2 shows the parts of the above system according to the present invention, where 10 is an interface and 20 is a peripheral device.

30はインターフェース10と周辺装@20と1*綬す
るための信号ケーブル、40.50は信号ケーブル接続
用のコネクタである。信号ケーブル30は送受信信号用
の信号ライン301と、新たKmけられた信号ライン3
0 j 、30Bと【有している。
30 is a signal cable for connecting the interface 10 and the peripheral @20, and 40.50 is a connector for connecting the signal cable. The signal cable 30 has a signal line 301 for transmitting and receiving signals, and a signal line 3 that has been cut by a new km.
0 j , 30B.

インタフェースIOにおいて、101はラインドライパ
(以下、LDと称する)、10:Iはラインレシーバ【
以下、LRと称する)である。
In the interface IO, 101 is a line driver (hereinafter referred to as LD), 10:I is a line receiver [
(hereinafter referred to as LR).

LDIOIの出力端シよびLRI010人カ端は抵抗1
■を介して電@Vcvに接続されるとともに械抗鵞!雪
を介してグランドCG(Qボルト)K接続されている。
The output end of LDIOI and the input end of LRI010 have a resistance of 1.
■It is connected to the electric @Vcv via the mechanical resistance! Ground CG (Q bolt) K is connected through the snow.

一方、周辺装置20において、2019−1LD(ライ
ンドライ/<)、202はLH(ラインレシーバ)であ
る、LDIOIの出力端およびL7Rxoxv入力端は
抵抗111【介して電源Tap K接続されるとともに
抵抗翼■會介してグランドPG(0&ルト)に接続され
ている。そして、インタフェース10および周辺装置2
0がコネlり40.5O1−介して信号ケーブルδOに
よって接続されることにょ9、インタフェース10かも
周辺1itjOへの送信信号はLDIOI、信号ライン
B011に経由してx、’rHoxに入力される。同じ
く周辺装置120からインタフェース10への送信信号
はLDJrOJ、信号ライン801會経由してI、11
02に入力される。
On the other hand, in the peripheral device 20, 2019-1LD (line dry/<), 202 is LH (line receiver), the output terminal of LDIOI and the input terminal of L7Rxoxv are connected to the power supply Tap K through the resistor 111 ■Connected to ground PG (0 & root) through a connection. Then, the interface 10 and the peripheral device 2
0 is connected by the signal cable δO through the connection 40.5O1-9, and the transmission signal to the peripheral 1ITJO of the interface 10 is input to x and 'rHox via LDIOI and the signal line B011. Similarly, the transmission signal from the peripheral device 120 to the interface 10 is transmitted via the LDJrOJ signal line 801 to the I, 11
02 is input.

再びインタフェース10、周辺@@20の集成trig
ljtlすると、103.203はI、Rイラインレシ
ーパ)である*LR103,203はインタフェース1
0と周辺装@20とがコネクタ40.50’/f介して
信号ケーブル30によって接続さtまたこと全検出する
ものである。LRloB、20Bの入力端に扛発光体の
一方の極たとえば発光ダイオード(以下、LEiDと称
する>104.:104のカソードが接続され、LF2
D104.204のアノード(発光体の他方の極)Kd
抵抗11seRssvi−介して電源Vcc。
Again interface 10, peripheral @@20 collection trig
ljtl, 103.203 is I, R line receiver) *LR103, 203 is interface 1
0 and the peripheral device @20 are connected by the signal cable 30 through the connector 40.50'/f, which also performs all detection. One pole of a light emitter, for example, the cathode of a light emitting diode (hereinafter referred to as LEiD)>104.:104, is connected to the input terminal of LRloB, 20B, and LF2
D104.204 anode (other pole of the light emitter) Kd
Power supply Vcc through resistor 11seRssvi.

Vcpが接続されている。また、L R103,:R0
3の入力端には抵抗R1,、If雪atL、−て電源V
cc 。
Vcp is connected. Also, L R103,:R0
At the input terminal of 3 is a resistor R1, If atL, - is a power supply V
cc.

Vc−が接続されている。更にL R103,20jの
入力端はインタフェース10と周辺装置20とがコネク
タ40.50に介して信号ケーブル30によって接続さ
れた場合、それぞれ信号ライン302.303に介して
周辺装置20F3のグランドPG、インタフェース10
円のグランドCGに接続されるようになっている。10
5゜xosFi、Llllol、102t)受信出力の
入力制御管L’1l101.103の出力レベルに応じ
て行なう入力ゲートたとえはアンドゲート((以下、G
と称すみ)である、106けL R1(Mの出力(検出
出力)を図示せぬCPUへ通知するためのLD(ライン
トライバ)である。
Vc- is connected. Furthermore, when the interface 10 and the peripheral device 20 are connected by the signal cable 30 through the connector 40.50, the input ends of the L R103 and 20j are connected to the ground PG of the peripheral device 20F3 and the interface through the signal lines 302 and 303, respectively. 10
It is connected to the circular ground CG. 10

This is an LD (line driver) for notifying the output (detection output) of 106 L R1 (M) to a CPU (not shown).

次に本発明一実施例の動作管説明する。たとえばシステ
ム組立時、或いFi埃地でシヌテムを復元す為場合など
において、少なくともコネクタ40またFiwネクps
oで、インタフェース10と信号ケーブル!10′tた
は周辺装置20と信号ケーブル30とが接続されていな
いものとする。この場合1−IADXO4,!04のカ
ソードは接地レベルとならない、このため、LRDI9
4.204のアノード、カンード関[11位差が生じず
、LND104.204に11流が流tLtl/に* 
L7tf”:)?、 L I DI 04 、204が
点灯すゐことはなく、仁のLEDI 04・204の消
灯状IIVriI視することKよって信号ケーブル30
の未接続状mt*認することができる。
Next, an operating tube according to an embodiment of the present invention will be explained. For example, when assembling the system, or when restoring the system in a dusty location, at least the connector 40 or the Fiw connector
o, interface 10 and signal cable! 10't or the peripheral device 20 and the signal cable 30 are not connected. In this case 1-IADXO4,! The cathode of 04 is not at ground level, so LRDI9
4.204 anode, cand connection [11 position difference does not occur, 11 flow to LND104.204 to flow tLtl/*
L7tf":)?, L I DI 04, 204 is not lit, and LED 04, 204 is not lit. Therefore, the signal cable 30
The unconnected state of mt* can be recognized.

また、LED104.:104のカソードが接地レベル
とならないことから、LgDJ04J04のカソードす
なわちLRJOJ 、203の入力fIsは電源Vac
 、 Vcp Kよって高レベル状態となる。この結果
、LRJOJ、203は信号ケーブル未接続管示す論理
101の検出信号管出力する*Q105−205はこの
論ia lo@の検出信号に応じて閉状態となゐ・この
結果%たとえILR1o2.:to2にノイズがのった
として電図示せぬCPU[、周辺mfII″20にノイ
ズによる誤り信号が入力される不都合が防止できる。
Also, LED104. : Since the cathode of 104 is not at ground level, the cathode of LgDJ04J04, that is, LRJOJ, and the input fIs of 203 are connected to the power supply Vac.
, Vcp becomes high level state due to K. As a result, LRJOJ, 203 outputs the detection signal tube of logic 101 indicating the signal cable unconnected tube. : It is possible to prevent the inconvenience that an error signal due to the noise is input to the peripheral mfII''20 (not shown in the electric diagram) due to the presence of noise on to2.

また、本実施例ではLRJOJから出力される(論理1
01の)検出信号はLD106を介してCPUに転送さ
れるようになっており、CPU例にて必要に応じて信号
ケーブル接続状態を知ゐことができる。
In addition, in this embodiment, the output from LRJOJ (logical 1
The detection signal (01) is transferred to the CPU via the LD 106, and the CPU can know the signal cable connection state as needed.

一方、インタ7エーヌ10と周辺装@20とがコネクタ
40.50’if介して信号ケーブル30で確笑に接続
されている場合、LBDxo4゜204のカソードはそ
れぞれ接地レベルとなる。
On the other hand, when the interface 7A 10 and the peripheral @20 are securely connected by the signal cable 30 via the connectors 40, 50'if, the cathodes of the LBDxo4 204 are at the ground level.

との友め、LHD104.104のアノード、カンード
関に電位差が生じ、LHD104゜104に111Nが
流れる。この結果、l、 E D 104゜204が点
灯すゐ、したがって、このLBD104.204()点
灯状態を目視することKよって信号ケーブル30が確実
KlB−続されていることが容JIKlillできる。
A potential difference occurs between the anode and cand of LHD104.104, and 111N flows through LHD104°104. As a result, LBD 104, ED 104, 204 are lit. Therefore, by visually observing the lit state of LBD 104, 204, it is possible to confirm that the signal cable 30 is reliably connected.

またLBD104゜204のカソードすなわちLlll
oB、203の入力端が接地レベルとなることから、L
RJOJ、203Fi信号ケーブル接続を示すm理@I
Iの検出信号!出力すゐ、0105.205はこの論理
111の検出信号に応じてa状態と麦る・この結果、L
R102の受信出力のCPU例へO入力が許可され、L
D2(Jlの受信出力の周辺装置igoへの入力が許可
されるようになるため、CPUと周辺IM*20との間
のデータ送受信が可能となる。
Also, the cathode of LBD104°204, that is, Lllll
Since the input terminal of oB, 203 is at the ground level, L
RJOJ, m science showing 203Fi signal cable connection @I
I detection signal! The output 0105.205 is in the a state according to the detection signal of this logic 111. As a result, the L
O input to the CPU example of the reception output of R102 is permitted, and L
Since the input of the reception output of D2 (Jl to the peripheral device igo is permitted), data transmission and reception between the CPU and the peripheral IM*20 becomes possible.

なお、前記実施例では、信号ケーブル301/C含1れ
る送受信信号用の信号ラインが、信号ライン301OL
本である場合について説明したが、2本以上の%のに対
しても同*に実施できる。この場合、データ転送用の被
数の信号ライン、更KFi各種制御信号用の複数の信号
ライン岬、多数の送受信信号用の信号ラインを有する信
号ケーブルであっても、付加すべき信号ライン(前記実
施例における信号ライン302゜BO3に対応するもの
)数は前El!施例とrilfi、K2本でよい、′t
た、前記実施例では、送受信信号用の信号ライン1介し
たインタフェース10と周辺装置120との接続形態が
非絶縁型を続である場合について説明したが、絶縁型接
続である場合%同INK実施できる。また、本発明の要
旨によればL11103.20B、0105゜2b5お
よびLn2O3などは必ずしも必要でない、壇た前記実
施例ではCPUの入出力バスKm続されるインタフェー
スと周辺装置とを信号ケーブルで接続する場合について
説明したが、たとえば入出力バスを延長丁ゐ場合でもよ
く、賛は2つの装置間のデータ入出力が信号ケーブルを
経由して行なわれるものであれによい。
In the above embodiment, the signal line for transmitting and receiving signals included in the signal cable 301/C is the signal line 301OL.
Although we have explained the case of books, the same method can be applied to two or more books. In this case, even if the signal cable has multiple signal lines for data transfer, multiple signal lines for various control signals, and multiple signal lines for transmitting and receiving signals, the signal lines to be added (the The signal line 302° in the embodiment (corresponding to BO3) is the number before El! Example and rilfi, 2 K is enough,'t
In addition, in the embodiment described above, the case where the connection form between the interface 10 and the peripheral device 120 via the signal line 1 for transmitting/receiving signals is a non-insulated type connection is explained. can. Furthermore, according to the gist of the present invention, L11103.20B, 0105゜2b5, Ln2O3, etc. are not necessarily necessary.In the above embodiment, the interface connected to the CPU input/output bus Km and the peripheral device are connected by a signal cable. Although the case has been described, for example, the input/output bus may be extended, and data input/output between two devices may be performed via a signal cable.

以上詳述したように本発明の信号ケーブル接続方式によ
れば、2つの装置管信号ケーブルで接続すゐ′場合にお
いて、そのケーブル接続状態111勺ケーブルの両端側
で発光表示することができるので、信号ケーブルの接続
状襲が目視にて極めて容易かつ確実に確賢できる。
As detailed above, according to the signal cable connection method of the present invention, when two devices are connected by signal cables, the cable connection status 111 can be displayed by light emission at both ends of the cables. The connection status of the signal cable can be checked extremely easily and reliably by visual inspection.

【図面の簡単な説明】[Brief explanation of drawings]

第111は信号ケーブルによって周辺装置が接続されて
い為電子計算機システムの一般的な構成管示す櫃略図、
第2図は本発明が適用されるシステムの一実施例を示す
要s#I成図である。 1・・・中央処理装@(cptr)、2 * 20 ”
’周辺装置、3・・・入出力パス、4.10・・・イン
タフェース、5.6.40.50− コネクタ、7゜j
 O−・・信号ケーブル、10J、106.201−−
−5インV5イA(LD )、102.101゜xos
t、xos−・・ラインレシーバ(LR)、104.2
04・・・発光ダイオード(LID)、10 S 、 
j OS−・・アンドゲート(G)%301 。 〜301・・・信号ツイン。
No. 111 is a schematic diagram showing the general configuration of an electronic computer system in which peripheral devices are connected by signal cables;
FIG. 2 is an essential s#I diagram showing an embodiment of a system to which the present invention is applied. 1... Central processing unit @ (cptr), 2 * 20"
'Peripheral device, 3...I/O path, 4.10...Interface, 5.6.40.50- Connector, 7゜j
O-...Signal cable, 10J, 106.201--
-5 in V5 A (LD), 102.101°xos
t, xos--line receiver (LR), 104.2
04... Light emitting diode (LID), 10S,
j OS-...andgate (G)%301. ~301...Signal twin.

Claims (1)

【特許請求の範囲】 (υ 第10装置と第2の鉄量とが信号ケーブルでコネ
クタ接続されるこ七によって少なくとt上記l1101
utとI!!oMIIとの間)信号授受が行なわれるも
のにおいて、上計@鴛ケーブルに第1および第2信号ラ
インを付加するとと%に、上記第1 t)gfll側に
一方の電極が抵抗を介して第1の電源Km続さねる第1
光 llIll体′管、上記第2t)装置側に一方の!智が
抵抗1介して第2t)@@fc*Wrされる第2発党体
管それぞれ設け、上記第1の装置と第20II置とが上
記信号ケーブルでコネクタ接続され*際に、上記w11
発党体の他方at極が上記11141号ラインを介して
上記第2の装置側0@aK)電源に接続され、上記島2
発光体O伽方etaが上記1!81号ラインを介して上
記第101i1111iの第4の1掠に接続される構成
とし、上記信号ケーブルのコネクタ接続状lIにおいて
、上記第1およびI!2発光体が点灯すること?4!黴
とすゐ信号ケーブル接続方式。 (り 上記第1発党体の他方の電1kK上記第1の電源
が抵抗1介して**事れ、上記$ll!2発党体の他方
の電極に上記舊10電源が抵抗1介して1P紗されて%
/%ることYr特徴とする特許請求の範囲第1項記載の
41奇ケ一ブル接続方式。 (3上記第10装置がラインレシーバでの受信信号管上
記1!1発光体の他方の電極の電位に応じて入力制御す
ゐ第1人力ゲー)1有し、上記第2のvc會がラインレ
シーバでの受信儂号會上記第2発党体の他方の電極の電
位に応じて入力制御する第8人力ゲート1有しているこ
とt4I徴とする特許請求の範囲第2項記載の信号゛ク
ープル接続方式。 (4上記第1または帛2発党体の他方の電極の電位に応
じた一il@号會上配信号ケーブルの襞続状態會示す信
号として上位装置へ転送すること1%微とする特許請求
の範咄M、 2項また社j143項記載の信号ケープh
M続方式。
[Scope of claims]
ut and I! ! oMII) in which signals are exchanged, if the first and second signal lines are added to the cable, one electrode on the gflll side will connect to the 1 power supply Km continuous 1st
Light llll body' tube, above 2nd t) one on the device side! A second generator body pipe is provided in which the power is connected to the second t)@@fc*Wr via the resistor 1, and when the first device and the 20th II position are connected by the connector with the signal cable, the w11
The other at pole of the generator is connected to the second device side 0@aK) power supply via the line 11141, and the island 2
The light emitting body 0 eta is connected to the fourth line of the 101i1111i through the 1!81 line, and in the connector connection lI of the signal cable, the first and I! 2. Does the luminous body light up? 4! Kotosui signal cable connection method. (R) The other 1kK power source of the first generating body is connected to the other electrode of the above $ll!2 generating body through the resistor 1. 1P gauze%
41-odd cable connection system according to claim 1, characterized in that /% Yr. (3) The 10th device has an input control function according to the potential of the other electrode of the receiving signal tube 1!1 in the line receiver. The signal according to claim 2, wherein the receiver has an eighth human power gate 1 which inputs and controls the reception according to the potential of the other electrode of the second source. Couple connection method. (4) A patent claim that transfers a 1% signal to a host device as a signal indicating the pleat connection state of the first or second party signal cable according to the potential of the other electrode of the first or second generator. The signal cape h described in Section 2 and Section 143 of Section M of
M-continuation method.
JP56133490A 1981-08-26 1981-08-26 Signal cable connecting system Pending JPS5835622A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56133490A JPS5835622A (en) 1981-08-26 1981-08-26 Signal cable connecting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56133490A JPS5835622A (en) 1981-08-26 1981-08-26 Signal cable connecting system

Publications (1)

Publication Number Publication Date
JPS5835622A true JPS5835622A (en) 1983-03-02

Family

ID=15105982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56133490A Pending JPS5835622A (en) 1981-08-26 1981-08-26 Signal cable connecting system

Country Status (1)

Country Link
JP (1) JPS5835622A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975312B2 (en) * 2001-12-11 2005-12-13 Samsung Electronics Co., Ltd. Computer system having network connector and method of checking connection state of network cable therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6975312B2 (en) * 2001-12-11 2005-12-13 Samsung Electronics Co., Ltd. Computer system having network connector and method of checking connection state of network cable therefor

Similar Documents

Publication Publication Date Title
EP0527599B1 (en) Electrical connector
US20200231052A1 (en) Charging station and connector therefor, and method of charging an electric vehicle with a charging station
WO2022089283A1 (en) Transponder c interface testing device
JPS6061835A (en) Power source control system
JPH0614646B2 (en) Data transmission system
JPS5835622A (en) Signal cable connecting system
US20100064066A1 (en) KVM switch system and interface adapter for detecting interface of computer
US6983340B1 (en) Method and system for extending a distance between a personal computer and a keyboard, video display, a mouse, and serial port
JP2002330514A (en) Weighing cell connection system
JPH01205222A (en) Connector sharing device
CN214707730U (en) Intelligent electrical appliance system
CN111007283B (en) Design method of umbilical cable for electrical measurement of small satellite
CN211789614U (en) Feedback assembly of vehicle state information and vehicle-mounted ECU
CN221303542U (en) Quick detection device of aviation plug type wired transmission signal
US7020377B2 (en) Wiring board
CN208656439U (en) A kind of cruising inspection system for lithium battery communication backup power supply
CN211907888U (en) One-to-many dispersion connecting wire
CN220615494U (en) High-voltage interlocking system of electric automobile
CN211401680U (en) Electronic throttle fault diagnosis device
CN212112182U (en) Intelligent head lamp bus system PC adapter card
JPS6142229A (en) Interface cable power supply system
CN213399301U (en) Control signal display device
CN216434732U (en) Power management frock board
CN210016324U (en) Hybrid power wire harness
CN218920567U (en) Multi-cascade driver