JPS5828956B2 - Time division multiplex transmission method - Google Patents

Time division multiplex transmission method

Info

Publication number
JPS5828956B2
JPS5828956B2 JP51109276A JP10927676A JPS5828956B2 JP S5828956 B2 JPS5828956 B2 JP S5828956B2 JP 51109276 A JP51109276 A JP 51109276A JP 10927676 A JP10927676 A JP 10927676A JP S5828956 B2 JPS5828956 B2 JP S5828956B2
Authority
JP
Japan
Prior art keywords
signal
circuit
controlled
pulse
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP51109276A
Other languages
Japanese (ja)
Other versions
JPS5334082A (en
Inventor
勲 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP51109276A priority Critical patent/JPS5828956B2/en
Priority to US05/829,885 priority patent/US4139737A/en
Priority to GB36555/77A priority patent/GB1589748A/en
Priority to DE2740533A priority patent/DE2740533C2/en
Publication of JPS5334082A publication Critical patent/JPS5334082A/en
Publication of JPS5828956B2 publication Critical patent/JPS5828956B2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/24Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially
    • H04J3/245Time-division multiplex systems in which the allocation is indicated by an address the different channels being transmitted sequentially in which the allocation protocols between more than two stations share the same transmission medium
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q9/00Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H04Q9/14Calling by using pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Selective Calling Equipment (AREA)

Description

【発明の詳細な説明】 本発明は、制御部Aと複数の被制御部B1・・・・・・
Bnとを信号伝送線lにより接続した遠隔監視制御系に
おいて、少なくとも制御部Aより被制御部B1B2・・
・・・・Bnに対し送信する番地信号、制御信号等の送
信パルスを複極信号伝送とし、かつ一方の極の信号内容
と同一信号内容を他方の極からも交互に伝送するように
し、被制御部B1・・・・・・Bnの伝送線lとの結合
を無極性化すると共に、送信パルスの全波整流出力を被
制御部B1・・・・・・Bnの駆動電源として成ること
を特徴とする時分割多重伝送方式に係り、その目的とす
るところは簡易で安価な回路構成とすることができてか
つ配線工事上の誤結線によるトラブルを解消し、被制御
部において送信パルスから非常に効率良く電力を取り出
すことができ、しかも良質な波形伝送が行なえるような
時分割多重伝送方式を提供するにある。
[Detailed Description of the Invention] The present invention provides a control section A and a plurality of controlled sections B1...
In a remote monitoring control system in which Bn is connected by a signal transmission line l, at least the control unit A connects the controlled units B1B2...
...The transmission pulses for address signals, control signals, etc. sent to Bn are multipolar signal transmission, and the signal content of one pole and the same signal content are transmitted alternately from the other pole. The connection of the control section B1...Bn with the transmission line l is made non-polarized, and the full-wave rectified output of the transmission pulse is used as a driving power source for the controlled section B1...Bn. The purpose of the time-division multiplex transmission system, which is characterized by its characteristics, is to create a simple and inexpensive circuit configuration, eliminate troubles caused by incorrect connections during wiring work, and eliminate the need for emergency transmission pulses in controlled parts. It is an object of the present invention to provide a time division multiplexing transmission system that can efficiently extract power and perform high-quality waveform transmission.

従来の遠隔監視制御系用の時分割多重伝送方式における
タイムチャートの例を第9図に示す。
FIG. 9 shows an example of a time chart in a conventional time division multiplex transmission method for a remote monitoring and control system.

この第9図は1番目の被制御部Biにおけるタイムチャ
ートを示すものであって、制御部Aから伝送される送信
時間Ttと被制御部Biから返送される返信時間帯Tr
とからなる1チャンネル当りの例である。
This FIG. 9 shows a time chart in the first controlled unit Bi, showing the transmission time Tt transmitted from the control unit A and the reply time period Tr sent back from the controlled unit Bi.
This is an example per channel consisting of.

また同図中SPiはスタート同期パルス、Pl・・・・
・・Pmは例えば2進パルスコードで番地符号化された
パルス列及び制御内容を与えるパルス列で、この例では
スタート同期パルスSPiと上記各パルス列とはパルス
巾の違いにより分離され、かつ上記各パルス列において
II OI+倍信号■111信号ともパルス巾の違いに
より区別されるものであって、図中P11?3は夫々“
10゛1を示し、P2.Pmは”I IIを示す。
In addition, SPi in the same figure is a start synchronization pulse, Pl...
... Pm is, for example, a pulse train that is address encoded with a binary pulse code and a pulse train that gives the control contents. In this example, the start synchronization pulse SPi and each of the above pulse trains are separated by a difference in pulse width, and in each of the above pulse trains, II OI + double signal ■111 signal are distinguished by the difference in pulse width, and P11 to 3 in the figure are "
10゛1, P2. Pm indicates "I II.

Ql・・・・・・Q3は被制御部Biの状態を返送する
表示信号パルスで、図示従来例では3個の監視項目を制
御部Aに返送している。
Ql...Q3 is a display signal pulse that returns the state of the controlled section Bi, and in the conventional example shown in the figure, three monitoring items are sent back to the control section A.

またSPi+1は第i + 1番目の被制御部B 1
+ 1のスタート同期パルスで、以下上記と同様にして
順次各被制御部B1・・・・・・Bnと制御部Aとの間
でサイクリックに信号の送受が行なわれる。
Further, SPi+1 is the i-th + 1st controlled part B 1
+1 start synchronization pulse, signals are subsequently cyclically transmitted and received between each controlled section B1...Bn and the control section A in the same manner as described above.

一般に上記のような遠隔監視制御系においては、第1図
に示すように複雑に分岐した伝送路系統となり、このた
め制御部Aを被制御部B1・・・・・・Bnとの間で整
合をとることはいたずらに信号の減衰を招くことになる
ものであって、整合抵抗を挿入して整合を計ることは事
実上困難である。
Generally, in the remote monitoring and control system as described above, the transmission line system is complicatedly branched as shown in Fig. To do so would unnecessarily cause signal attenuation, and it is practically difficult to measure matching by inserting a matching resistor.

従って第9図従来例タイムチャートのようなパルス信号
の伝送において整合抵抗を挿入しない場合、第10図の
鎖線で示すような乱れた波形となる。
Therefore, if a matching resistor is not inserted in the transmission of a pulse signal as shown in the conventional example time chart of FIG. 9, the waveform will be distorted as shown by the chain line in FIG. 10.

即ち制御部Aより同図実線で示すような矩形パルスを伝
送線lに注入すると、伝送線l上における伝播波の複雑
な反射等により波形が乱れ、例えば第10図鎖線のよう
な波形が被制御部Biで受信されることになる。
That is, when a rectangular pulse as shown by the solid line in the figure is injected from the control unit A into the transmission line l, the waveform is disturbed due to complicated reflections of the propagating waves on the transmission line l, and for example, the waveform as shown by the chain line in Fig. 10 is distorted. It will be received by the control unit Bi.

ところが上述のような乱れた波形をそのまま受信回路の
レベル検出回路に入れるとパルスの巾が変化したり、あ
るいはパルスの一部が欠けるといった問題が生じる。
However, if the above-mentioned disturbed waveform is directly input to the level detection circuit of the receiving circuit, a problem arises in that the width of the pulse changes or a part of the pulse is missing.

これを防ぐために例えば第11図に示すような結合方式
が得られるものである。
In order to prevent this, for example, a coupling method as shown in FIG. 11 can be obtained.

(図中11をプラス、12をマイナス側としこれら11
12により伝送線lが構成される。
(In the figure, 11 is the plus side, 12 is the minus side, and these 11
12 constitutes a transmission line l.

)即ち第10図のパルス立上り振動d1のオーバーシュ
ートした部分のエネルギーがツェナーダイオードZD、
で消費されてd1全体の振動電圧の振幅が押えられ、又
パルス立下り振動d2も同じ理由でダイオードD1 に
より押えられることになり、全体の波形が実線で示す元
の矩形パルス波に近づき良好な伝送が行えるのである。
) That is, the energy of the overshot portion of the pulse rising vibration d1 in FIG. 10 is the Zener diode ZD,
The amplitude of the oscillating voltage of the entire d1 is suppressed, and the pulse falling oscillation d2 is also suppressed by the diode D1 for the same reason, so that the overall waveform approaches the original rectangular pulse wave shown by the solid line and has a good shape. Transmission is possible.

(図中Rcは受信回路である。(Rc in the figure is a receiving circuit.

)ところが、被制御部と伝送線lとの結合部を無極性化
する場合は、上記ダイオードD1 が伝送線lに対し並
列に入っているため、第11図のような回路結線では上
記のような波形整形の効果を得ることができない。
) However, when the connection between the controlled part and the transmission line l is made non-polarized, the diode D1 is connected in parallel to the transmission line l, so the circuit connection as shown in Fig. 11 does not work as described above. It is not possible to obtain the desired waveform shaping effect.

即ち無極性化するためにブリッジ回路を伝送線lと並列
に入れたとしても上述のような波形整形が行えなくなる
のである。
That is, even if a bridge circuit is inserted in parallel with the transmission line 1 to achieve non-polarization, the waveform shaping described above cannot be performed.

本発明は上述の点に鑑みて提供せるものであって、前述
のような波形整形の作用と伝送信号の無極性化との両方
を同時に満足できる時分割多重伝送方式を提供するもの
である。
The present invention has been provided in view of the above-mentioned points, and provides a time division multiplex transmission system that can simultaneously satisfy both the above-mentioned waveform shaping effect and non-polarization of the transmitted signal.

以下本発明の一実施例を図面により詳述する。An embodiment of the present invention will be described in detail below with reference to the drawings.

第2図及び第3図は、第1図のように制御部Aに接続さ
れた伝送線lに対し多数の被制御部B1・・・・・・B
nを接続する遠隔監視制御系における、本発明−重施例
の制御部A及び被制御部B1・・・・・・Bnの論理回
路例を示す。
2 and 3, a large number of controlled parts B1...B are connected to the transmission line l connected to the control part A as shown in FIG.
FIG. 2 shows an example of a logic circuit of a control unit A and controlled units B1, . . .

第2図の制御部Aのブロック図において 1はクロック
パルス回路、2はクロックパルス回路1からのクロック
パルスにより各回路への同期信号を作る同期信号回路で
あって、スタート同期パルス、番地符号信号、制御指令
信号、表示信号などからなる1番地当りの制御、表示を
行なうに必要なる信号群を送出あるいは受信するための
同期信号をプログラムされたシーケンスに沿って出力し
、一連のシーケンスの出力が終ると再度最初に戻り同様
に同期信号を出力する回路である。
In the block diagram of the control unit A shown in FIG. 2, 1 is a clock pulse circuit, and 2 is a synchronization signal circuit that generates synchronization signals to each circuit using clock pulses from the clock pulse circuit 1, including start synchronization pulses and address code signals. , control command signals, display signals, etc., which are necessary for controlling and displaying each address per address, are outputted along with a programmed sequence. When finished, the circuit returns to the beginning and outputs a synchronizing signal in the same way.

3は1チャンネル当りの信号群中に同期信号回路2から
1個出されるパルスをカウントし、送出あるいは受信す
べき信号のチャンネルの番地をデコード回路4及びシフ
トレジスタ5に知せるカウンタであってバイナリ−出力
が出力端子に出ている。
3 is a counter that counts one pulse output from the synchronizing signal circuit 2 in a signal group per channel and notifies the decoding circuit 4 and shift register 5 of the channel address of the signal to be sent or received, and is a binary counter. -Output is output to the output terminal.

4はカウンタ3からの番地を知らせるバイナリ−信号を
受信してデコードするデコード回路である。
A decoding circuit 4 receives and decodes a binary signal indicating the address from the counter 3.

5はカウンタ3からの番地を知らせるバイナリ−信号を
パラレル入力端子から読み込み、同期信号回路2からの
パルスによって直列にシフトし、並直列変換をして番地
符号信号を作り出すパラレル人力シリアル出力のシフト
レジスタである。
Reference numeral 5 denotes a shift register with a parallel manual serial output that reads a binary signal indicating an address from the counter 3 from a parallel input terminal, shifts it into series according to a pulse from the synchronizing signal circuit 2, performs parallel-to-serial conversion, and generates an address code signal. It is.

6は各信号群の最初に出すスタート同期パルスを同期信
号回路2からの同期信号に同期して他の信号よりパルス
長が長いパルスとするスタート同期パルス発生回路であ
る。
Reference numeral 6 denotes a start synchronization pulse generation circuit which generates a start synchronization pulse at the beginning of each signal group in synchronization with the synchronization signal from the synchronization signal circuit 2 and generates a pulse having a longer pulse length than other signals.

7は制御指令用パスライン22にスイッチブロック24
あるいは25等によって設定された制御指令が、デコー
ド回路4の出力によってアナログスイッチ9あるいは1
0を制御することにより送り出されたときこれをパラレ
ル入力端子より読込み、同期信号回路2からの同期信号
によってシリアルシフトし、制御指令を符号化するパラ
レル入力シリアル出力のシフトレジスタである。
7 is a switch block 24 on the control command path line 22.
Alternatively, the control command set by the analog switch 9 or the analog switch 25 etc.
This is a parallel input/serial output shift register that reads the signal from the parallel input terminal when it is sent out by controlling 0, serially shifts it in response to the synchronization signal from the synchronization signal circuit 2, and encodes the control command.

8はシフトレジスタ5、スタート同期パルス発生回路6
、シフトレジスタ7からの信号を加え合せ、さらに同期
信号回路2からの信号により出力信号を制・即する送信
制御回路である。
8 is a shift register 5, a start synchronization pulse generation circuit 6
This is a transmission control circuit that adds the signals from the shift register 7 and controls the output signal using the signal from the synchronization signal circuit 2.

19は結合器であって伝送線lへ送信制御回路8からの
信号を送出しあるいは伝送線lから表示信号受信制御回
路18に表示信号を伝える回路である。
A coupler 19 is a circuit for sending a signal from the transmission control circuit 8 to the transmission line 1 or transmitting a display signal from the transmission line 1 to the display signal reception control circuit 18.

しかしてこの表示信号受信制御回路18は、同期信号回
路2から受信許可信号が出ると結合器19からの信号を
パルス巾検出回路16及びクロックパルス回路17へ伝
える。
However, the display signal reception control circuit 18 transmits the signal from the coupler 19 to the pulse width detection circuit 16 and the clock pulse circuit 17 when a reception permission signal is output from the synchronization signal circuit 2.

このクロックパルス回路17は表示信号を受信すべくパ
ルス巾検出回路16及びシフトレジスタ13にクロック
を供給する。
This clock pulse circuit 17 supplies a clock to the pulse width detection circuit 16 and shift register 13 in order to receive the display signal.

パルス巾検出回路16は結合器19からの表示信号のパ
ルス巾の違いを検出することにより信号の種類を検出し
、シフトレジスタ13にクロックを供給する回路であり
、またシフトレジスタ13は表示信号を直並列変換する
ためのシリアル入力パラレル出力のシフトレジスタであ
って、その出力を表示信号パスライン21へ送り出す動
作をする。
The pulse width detection circuit 16 is a circuit that detects the type of signal by detecting the difference in pulse width of the display signal from the coupler 19 and supplies a clock to the shift register 13. It is a serial input/parallel output shift register for serial/parallel conversion, and operates to send its output to the display signal path line 21.

かくて表示信号パスライン21に送出された表示信号は
、カウンタ3の出力をデコードして得た信号をゲート回
路11.12に送り、更に同期信号回路2が表示信号を
受信した後出力する表示信号読込み信号との論理積をと
り、その出力を表示信号記憶用回路14,15に送るこ
とにより表示信号パスライン21上の信号は表示信号記
憶用回路14,15に読込まれ、表示ランプ26あるい
は27を点灯、あるいは消灯し、被制御部Bの状態を表
示する。
The display signal thus sent to the display signal path line 21 is a signal obtained by decoding the output of the counter 3 and sent to the gate circuit 11. The signal on the display signal path line 21 is read into the display signal storage circuits 14 and 15 by performing a logical product with the signal read signal and sending the output to the display signal storage circuits 14 and 15, and the display lamp 26 or 27 is turned on or off to display the state of the controlled section B.

図中23の破線で囲んだ部分は表示信号処理回路ブロッ
クである。
The portion surrounded by a broken line 23 in the figure is a display signal processing circuit block.

次に第3図は被制御部Biのブロック図であって、lは
伝送線であり、制御部A及び他の被制御部B1・・・・
・・Bnの結合器に接続されている。
Next, FIG. 3 is a block diagram of the controlled unit Bi, where l is a transmission line, the control unit A and other controlled units B1...
...Connected to the Bn coupler.

32は結合器であって伝送線lと論理回路との結合要素
、及び信号のレベルシフト回路、ノイズ除去フィルター
、表示信号送出用のドライバー等からなっている。
A coupler 32 includes a coupling element between the transmission line l and the logic circuit, a signal level shift circuit, a noise removal filter, a driver for sending out display signals, and the like.

33はクロック発生回路であって、入力信号があると所
定の周波数のクロックパルスをパルス巾検出回路34に
供給している回路で、制御端子付マルチバイブレーク等
からなっている。
Reference numeral 33 denotes a clock generation circuit, which supplies a clock pulse of a predetermined frequency to the pulse width detection circuit 34 when an input signal is received, and is composed of a multi-by-break circuit with a control terminal.

パルス巾検出回路34はクロック発生回路33からのパ
ルス数をカウントしてそのカウント結果からパルス巾を
検出し、信号の種類を判別するためのものである。
The pulse width detection circuit 34 counts the number of pulses from the clock generation circuit 33, detects the pulse width from the count result, and determines the type of signal.

35はシリアル入力パラレル出力のシフトレジスタから
なる直並列変換回路であって、番地符号の読込、制御指
令の読込をして並列信号を得る。
Reference numeral 35 denotes a serial-to-parallel conversion circuit consisting of a serial input/parallel output shift register, which reads address codes and control commands to obtain parallel signals.

36は直並列変換回路35から出た番地符号が設定しで
ある番地と一致しているかどうかを判別する一致判別回
路であって、スイッチブロックとゲート回路から構成さ
れている。
Reference numeral 36 denotes a coincidence determination circuit that determines whether the address code output from the serial/parallel conversion circuit 35 matches a preset address, and is composed of a switch block and a gate circuit.

37は一致判別回路36の信号を受け、一致信号が入る
とそれを記憶し更に表示信号送出時間と制御信号送出時
間を判別する時間帯判別回路であり、表示時間になると
時間帯判別回路37は送信制御回路38に信号を送りパ
ルス巾検出回路34からの信号を表示接点31からの情
報により選択し、表示信号を結合器32を介して送り出
す。
37 is a time zone discrimination circuit which receives the signal from the coincidence discrimination circuit 36, stores it when a coincidence signal is received, and further discriminates the display signal sending time and the control signal sending time; when the display time comes, the time zone discrimination circuit 37 A signal is sent to the transmission control circuit 38, the signal from the pulse width detection circuit 34 is selected based on the information from the display contact 31, and the display signal is sent out via the coupler 32.

制御指令が入って来ると直並列変換回路35のパラレル
出力と、時間帯判別回路37からの制御指令受信指令を
受信制御回路39に入力し、リレー30にドライバー等
を介して制御指令を伝達する。
When a control command comes in, the parallel output of the serial/parallel conversion circuit 35 and the control command reception command from the time zone discrimination circuit 37 are input to the reception control circuit 39, and the control command is transmitted to the relay 30 via a driver etc. .

次に第4図は本発明一実施例における第6番目の被制御
部Biの時間での伝送信号のタイムチャート例を示す。
Next, FIG. 4 shows an example of a time chart of the transmission signal at the time of the sixth controlled unit Bi in an embodiment of the present invention.

同図においてSPi、Pl・・・・・・Pm、SPi+
1及びQl ・・・・・・Q3は前記従来例の第9図の
場合と同様のものである。
In the same figure, SPi, Pl...Pm, SPi+
1 and Ql...Q3 are the same as in the case of the conventional example shown in FIG.

第4図タイムチャートにあっては、制御部Aより被制御
部B1に対して信号が供給される伝送時間帯Ttにおい
て複極の伝送方式を採用し、且つ上側(プラス側)のパ
ルス群S P i+ P 1 ・・・・・・Pmと同一
内容を示すパルス群SPi’、P1’・・・・・・Pm
’が下側(マイナス側)にも備えられている点で、第9
図従来例のタイムチャートと異なるものである。
In the time chart of FIG. 4, a bipolar transmission method is adopted in the transmission time period Tt in which a signal is supplied from the control unit A to the controlled unit B1, and the upper (plus side) pulse group S P i+ P 1 ...Pulse group SPi', P1'...Pm showing the same content as Pm
9 is also provided on the lower side (minus side).
This figure is different from the time chart of the conventional example.

第5図は第4図のタイムチャート例について、制御部A
から被制御部B’iを遠隔監視制御する状態を示す制御
系統モ゛デル図で、制御部Aにおいて選択制御スイッチ
a0を操作することによりスタート同期パルス、番地符
号信号及び制御指令信号を発生させる論理回路部a2か
ら信号が送出され、ライントライバ回路a5.a6を働
かせてそれぞれの電源831a4のエネルギーを信号に
合わせて伝送線121,12に供給する。
FIG. 5 shows the control unit A for the example time chart in FIG.
This is a control system model diagram showing a state in which a controlled part B'i is remotely monitored and controlled from a control part A, in which a start synchronization pulse, an address code signal, and a control command signal are generated by operating a selection control switch a0 in a control part A. A signal is sent from the logic circuit section a2, and the line driver circuit a5. a6 is activated to supply the energy of each power source 831a4 to the transmission lines 121 and 12 in accordance with the signal.

ここでこの制御系統にあっては、制御部Aから被制御部
Biに送られる各パルスの電力で同時に被制御部B1の
各回路の電源を供給するようにしである。
In this control system, the power of each pulse sent from the control section A to the controlled section Bi is used to simultaneously supply power to each circuit of the controlled section B1.

従って被制御部BiではダイオードブリッジBG及び平
滑コンデンサCによって電源充電すると共に抵抗R1ツ
ェナーダイオードZDの回路より受信信号を論理判定回
路b1に入れ、制御部Aからの指令に応じてリレードラ
イブ回路b2を働かせる。
Therefore, in the controlled part Bi, the diode bridge BG and the smoothing capacitor C charge the power supply, and the received signal is input from the circuit of the resistor R1 and the Zener diode ZD to the logic judgment circuit b1, and the relay drive circuit b2 is activated in accordance with the command from the control part A. make it work

このリレー接点などにより構成される監視接点群b4の
状態は、表示信号送出回路b3を経て第4図のタイムチ
ャートに示すような表示信号パルスQ1゜Q2.Q3を
つくり出す。
The state of the monitoring contact group b4 composed of relay contacts and the like is determined by display signal pulses Q1, Q2, . . . as shown in the time chart of FIG. Create Q3.

かくて制御部Aではこの表示信号パルスQ1.Q2.Q
3を受信回路a7で受信判別し、表示灯回路a8で表示
する。
Thus, in the control section A, this display signal pulse Q1. Q2. Q
3 is received by the receiving circuit a7 and displayed by the indicator light circuit a8.

次に被制御部B1・・・・・・Bn及び制御部Aの第5
図制御系モデル図に対応する結合回路例を第6図及び第
8図に示し、これらを説明する。
Next, the controlled part B1...Bn and the fifth part of the control part A
Examples of coupling circuits corresponding to the control system model diagrams are shown in FIGS. 6 and 8, and will be explained.

まず第6図に示す被制御部B1・・・・・・Bnの結合
回路において、伝送線11 がわがホットライン、12
がわがアースラインであるとする。
First, in the coupling circuit of the controlled parts B1...Bn shown in FIG.
Suppose that we are the ground line.

伝送線1112にて伝送されて来た受信信号はまず分圧
抵抗R2、R3で分圧され、しかる後にノズル除去コン
デンサC1、及び抵抗R5を経て論理回路Mに入力され
る。
The received signal transmitted through the transmission line 1112 is first divided by voltage dividing resistors R2 and R3, and then input to the logic circuit M via the nozzle removal capacitor C1 and resistor R5.

そこで人力受信信号が自己の番地信号であれば、論理四
路Mで自分の番地であることが記憶される。
Therefore, if the manually received signal is an address signal of one's own address, the logical four-way M is used to store that it is one's own address.

この第6図の実施例では1個のラッチリレーを動作させ
る例を示している。
The embodiment shown in FIG. 6 shows an example in which one latch relay is operated.

(勿論リレー数が多くなっても同様である)ここで例え
ばLlがON用巻線、L2がOFF用巻線であり、これ
ら両巻線L1.L2によりラッチリレーが構成されてい
るとする。
(Of course, the same applies even if the number of relays increases.) Here, for example, Ll is an ON winding, L2 is an OFF winding, and these two windings L1. Assume that L2 constitutes a latch relay.

今制御指令内容が「ON」であれば、論理回路Mの出力
端y1にII I 11出力が出、「OFF」であれば
出力端y2にIf I If出力が出る。
If the control command content is "ON", the II I 11 output is output to the output terminal y1 of the logic circuit M, and if it is "OFF", the If I If output is output to the output terminal y2.

このためそれぞれの制御指令によってトランジスタT3
又はT4が駆動され、このラッチリレーの巻線L1又は
L2に電圧が印加される。
Therefore, depending on each control command, the transistor T3
Alternatively, T4 is driven and a voltage is applied to winding L1 or L2 of this latch relay.

次に表示信号送出時間帯Trになると、表示信号出力が
論理回路Mの出力端Xより出力されてトランジスタT2
を駆動し、表示信号ドライブトランジスタT5、抵抗R
1、伝送線1112、トランジスタT1平滑コンデンサ
C3のループで表示信号パルスが制御部Aに向は送出さ
れる。
Next, when the display signal sending time period Tr begins, the display signal output is output from the output terminal X of the logic circuit M, and the transistor T2
and display signal drive transistor T5, resistor R
1. A display signal pulse is sent to the control section A through a loop of the transmission line 1112, the transistor T1, and the smoothing capacitor C3.

一方制御部Aから送られてくる各情報パルス信号は同時
に被制御部Biの電源としても利用される。
On the other hand, each information pulse signal sent from the control section A is simultaneously used as a power source for the controlled section Bi.

即ち本例では2個の平滑充電回路が設けられているもの
であって、論理回路用の定電圧電源は、ダイオードブリ
ッジBG、抵抗R4、平滑コンデンサC2、及び定電圧
ダイオードZD2で構成されており、また表示信号送出
用及びリレードライブ用の電源は、ダイオードブリッジ
BG、抵抗R6、平滑コンデンサC3及びツェナーダイ
オードZD1で構成されている。
That is, in this example, two smoothing charging circuits are provided, and the constant voltage power supply for the logic circuit is composed of a diode bridge BG, a resistor R4, a smoothing capacitor C2, and a constant voltage diode ZD2. , and a power source for display signal transmission and relay drive is composed of a diode bridge BG, a resistor R6, a smoothing capacitor C3, and a Zener diode ZD1.

第8図は制御部Aの結合回路の例を示すものであって、
論理回路Nの端子Uよりスタート同期パルスや番地符号
信号等が出力され、これによりプラス側の電圧は電源S
1、出力トランジスタT8から、またマイナス側電圧は
電源S2、出力トランジスタT5から夫々低インピーダ
ンスで伝送線lに送出される。
FIG. 8 shows an example of the coupling circuit of the control section A,
A start synchronization pulse, an address code signal, etc. are output from the terminal U of the logic circuit N, and the positive voltage is connected to the power supply S.
1. The negative side voltage is sent from the output transistor T8, the power supply S2, and the output transistor T5 to the transmission line l at low impedance.

即ち端子U出力がII I IIのときはトランジスタ
T7 、T8及びトランジスタT1T2がオンとなって
トランジスタT3 、T4 。
That is, when the terminal U output is II I II, the transistors T7 and T8 and the transistor T1T2 are turned on, and the transistors T3 and T4 are turned on.

T5がオフとなる。T5 is turned off.

一方第4図タイムチャートよりも明らかなように、表示
信号時間帯Trにおいては、制御部Aで受信を行なうた
め、トランジスタT8及びT5の両方をオフにしておく
必要がある。
On the other hand, as is clear from the time chart in FIG. 4, in the display signal time period Tr, since the control unit A receives the signal, it is necessary to turn off both the transistors T8 and T5.

そこで表示信号時間帯Trにおいて出力端子■からIf
I II出力が出るようにしてあり、この場合トラン
ジスタT6及びT1 がオンすることになり、結局出力
トランジスタT8 、T5の両方が同時にオフされるも
のである。
Therefore, in the display signal time period Tr, from the output terminal ■If
I II output is output, and in this case, transistors T6 and T1 are turned on, and both output transistors T8 and T5 are turned off at the same time.

受信信号は抵抗R0゜RIOの分圧電圧として端子Wよ
り制御部A内の受信論理回路(図示せず)に入力される
The received signal is inputted from a terminal W to a receiving logic circuit (not shown) in the control unit A as a divided voltage of the resistor R0°RIO.

図中R1・・・・・・R7は抵抗である。In the figure, R1...R7 are resistors.

かくして制御部Aから被制御部B1.B2・・・・・・
Bnに伝送される伝送波形例を第7図に示す。
Thus, from the control section A to the controlled section B1. B2...
FIG. 7 shows an example of a transmission waveform transmitted to Bn.

第10図に示すような従来例の単極による信号伝送の場
合と同じく、本発明のような複極伝送においても複雑な
分岐を有する第1図のような伝送系では整合抵抗を入れ
ない場合、第7図鎖線に示すような波形の乱れを生じる
As in the case of conventional unipolar signal transmission as shown in Fig. 10, in bipolar transmission as in the present invention, a matching resistor is not included in the transmission system as shown in Fig. 1, which has complex branches. , a waveform disturbance as shown by the chain line in FIG. 7 occurs.

しかしながらこの場合は第6図回路に示すダイオードブ
リッジBGとツェナーダイオードZD1の挿入により過
渡振動d1及びd2のエネルギーが同時に押えられ、且
つ波形整形が行えると共に伝送線121.lJ2の極性
にかかわらず信号の受信が可能である。
However, in this case, by inserting the diode bridge BG and the Zener diode ZD1 shown in the circuit in FIG. Signals can be received regardless of the polarity of lJ2.

なお被制御部Biより制御部Aに送られる表示信号パル
スQ1・・・・・・Q3については、被制御部Biから
の送信出力インピーダンス及び制御部Aの受信インピー
ダンスを整合抵抗値にすることにより波形の乱れは改善
される。
Note that the display signal pulses Q1...Q3 sent from the controlled section Bi to the control section A are controlled by matching the transmission output impedance from the controlled section Bi and the reception impedance of the control section A to matching resistance values. Waveform disturbances are improved.

つまり制御部Aより被制御部B1・・・・・・Bi・・
・・・・Bnに送信する場合、各被制御部B1 ・・・
・・・Bnのすべての結合部に整合抵抗を挿入すること
により波形整形は行えるのであるが、信号の減衰が制御
部Aから離れる程著しくなり、受信可能な信号レベルが
得られなくなるものであり、このため整合抵抗による波
形整形が得策でな)】つた。
In other words, from the control unit A to the controlled unit B1...Bi...
...When transmitting to Bn, each controlled unit B1 ...
...Waveform shaping can be performed by inserting matching resistors into all the coupling parts of Bn, but the signal attenuation becomes more significant as the distance from the control part A increases, making it impossible to obtain a receivable signal level. , for this reason, waveform shaping using matching resistors is a good idea.)

ところがこれに対し被制御部B1・・・・・・Bnから
制御部A)こ送信する場合は、制御部に整合抵抗を入れ
るだけで良好な波形が得られるので、第4図タイムチャ
ートで示すように表示信号パルスQ1〜Q3が単極信号
であっても良好な信号伝送が行えるのである。
However, when transmitting data from the controlled parts B1...Bn to the control part A), a good waveform can be obtained by simply inserting a matching resistor into the control part, as shown in the time chart in Figure 4. Thus, even if the display signal pulses Q1 to Q3 are unipolar signals, good signal transmission can be achieved.

しかし被制御部B1・・・・・・Bnから制御部Aに対
し表示信号パルスQ1・・・・・・の伝送を行うに際し
、制御部Aから被制御部B1 ・・・・・・Bnに対す
る信号と同じく複数の同一信号交互伝送を行ってもよい
ことは云うまでもない。
However, when transmitting the display signal pulse Q1... from the controlled part B1...Bn to the control part A, It goes without saying that, like the signal, a plurality of the same signals may be transmitted alternately.

本発明は上述のように構成したものであって、制御部か
ら被制御部への伝送時間帯での信号として複極伝送とし
、しかもプラス極とマイナス極とに同一信号内容を交互
に送出するようにしたものであるから、被制御部の伝送
線への結合方式を完全に無極性化することができて誤結
線によるトラプルを解消することができる効果を有し、
また送信パルスがプラス極とマイナス極とに亘って常時
伝送線上に存在しているために送信パルスの全波整流出
力により、非常に効率良く被制御n部の1駆動電力を得
ることができるという効果があり、しかも被制御部に定
電圧ダイオードのような振動エネルギー吸収素子を付加
するだけで極めて容易に伝送波形の整形を行うことがで
きるようになり、良質の信号伝送を行うことができる効
果を有する。
The present invention is constructed as described above, and uses bipolar transmission as a signal during the transmission time period from the control unit to the controlled unit, and moreover, the same signal content is sent alternately to the positive and negative poles. As a result, the coupling method of the controlled part to the transmission line can be made completely non-polarized, and troubles caused by incorrect wiring can be eliminated.
In addition, since the transmitted pulse is always present on the transmission line across the positive and negative poles, the full-wave rectified output of the transmitted pulse makes it possible to obtain one drive power for the controlled part n very efficiently. Moreover, by simply adding a vibration energy absorbing element such as a constant voltage diode to the controlled section, the transmission waveform can be shaped extremely easily, resulting in high-quality signal transmission. has.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は遠隔監視制御系の基本ブロック図、第2図は本
発明一実施例の制御部のブロック図、第3図は同上の被
制御部のブ冶ツク図、第4図は同上の伝送信号のタイム
チャート、第5図は同上の制御系統モデル図、第6図は
同上の被制御部結合回路の回路図、第7図は同上伝送信
号の波形図、第8図は同上の制御部結合回路の回路図、
第9図は従来例のタイムチャート、第10図は同上の伝
送信号波形図、第11図は同上の入力結合部の概略回路
図を示すものであり、Aは制御部、B1・・・・・・B
nは夫々被制鉤部、lは伝送線である。
Fig. 1 is a basic block diagram of the remote monitoring and control system, Fig. 2 is a block diagram of a control section according to an embodiment of the present invention, Fig. 3 is a block diagram of the controlled section of the same as above, and Fig. 4 is a block diagram of the same as above. Time chart of the transmission signal, Figure 5 is a control system model diagram as above, Figure 6 is a circuit diagram of the controlled unit coupling circuit as above, Figure 7 is a waveform diagram of the transmission signal as above, Figure 8 is the control system as above. Circuit diagram of partial coupling circuit,
FIG. 9 is a time chart of the conventional example, FIG. 10 is a transmission signal waveform diagram of the same as above, and FIG. 11 is a schematic circuit diagram of the input coupling section of the same as above, where A is a control section, B1...・・B
n is a controlled hook portion, and l is a transmission line.

Claims (1)

【特許請求の範囲】[Claims] 1 制御部と複数の被制御部とを信号伝送線により接続
した遠隔監視制御系において、少なくとも制御部より被
制御部に対し送信する番地信号、制御信号等の送信パル
スを複極信号伝送とし、かつ一方の極の信号内容と同一
信号内容を他方の極からも交互に伝送するようにし、被
制御部の伝送線との結合を無極性化すると共に、送信パ
ルスの全波整流出力を被制御部の1駆動電源として成る
ことを特徴とする時分割多重伝送方式。
1. In a remote monitoring and control system in which a control unit and a plurality of controlled units are connected by a signal transmission line, at least transmission pulses of address signals, control signals, etc. transmitted from the control unit to the controlled units are bipolar signal transmission, In addition, the same signal content as that of one pole is transmitted alternately from the other pole, and the connection with the transmission line of the controlled part is made non-polarized, and the full-wave rectified output of the transmitted pulse is controlled. A time division multiplex transmission system characterized in that it functions as one driving power source for one part.
JP51109276A 1976-09-10 1976-09-10 Time division multiplex transmission method Expired JPS5828956B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP51109276A JPS5828956B2 (en) 1976-09-10 1976-09-10 Time division multiplex transmission method
US05/829,885 US4139737A (en) 1976-09-10 1977-09-01 Time division multiplex transmission system in which electrical power is transmitted to remote terminals from a central unit simultaneously with address and control signals
GB36555/77A GB1589748A (en) 1976-09-10 1977-09-01 Time division multiplex transmission system
DE2740533A DE2740533C2 (en) 1976-09-10 1977-09-08 Telecontrol process and telecontrol system for carrying out the process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP51109276A JPS5828956B2 (en) 1976-09-10 1976-09-10 Time division multiplex transmission method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP18266581A Division JPS57127394A (en) 1981-11-13 1981-11-13 Time division multiplex transmission system

Publications (2)

Publication Number Publication Date
JPS5334082A JPS5334082A (en) 1978-03-30
JPS5828956B2 true JPS5828956B2 (en) 1983-06-18

Family

ID=14506053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51109276A Expired JPS5828956B2 (en) 1976-09-10 1976-09-10 Time division multiplex transmission method

Country Status (1)

Country Link
JP (1) JPS5828956B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6127233Y2 (en) * 1980-11-19 1986-08-14
JPS5861240A (en) * 1981-10-05 1983-04-12 Sumitomo Metal Ind Ltd Manufacture of sintered ore

Also Published As

Publication number Publication date
JPS5334082A (en) 1978-03-30

Similar Documents

Publication Publication Date Title
US5578999A (en) Remote control with learning function and confirmation thereof
US6791599B1 (en) Apparatus for driving liquid crystal shutter glasses and spatial transmission signal transmitting apparatus for liquid crystal shutter glasses
US4796025A (en) Monitor/control communication net with intelligent peripherals
EP0023105A1 (en) System and method for handling multiplex information
JPS5828956B2 (en) Time division multiplex transmission method
JPH08265308A (en) Method and device for fully bidirectional communication and programmable controller using the same
US4017683A (en) Digital multiplexing system employing remote scanning of a plurality of monitoring points
AU2002232754B2 (en) Monopolar, synchronized communication system
KR101150409B1 (en) Control/monitor signal transmission system
US4847832A (en) Time multiplexed data transmission system
JPH03190435A (en) Portable information equipment
SU861591A1 (en) Device for remote control of mining machine
US4794641A (en) Data transmission system of key telephone system
RU1786684C (en) Two-way remote signalling device
SU1062759A1 (en) System for transmitting and receiving supervisory indication signals
SU746662A1 (en) Device for transmitting bipolar signal trains
RU2011587C1 (en) Device for transmitting and representing information of condition of trains movement
RU2226002C1 (en) Object device
JPH04144443A (en) Synchronizing system for transmission data
JPS5911221B2 (en) Transmission signal polarity determination method
JPS626779Y2 (en)
JPS6111835Y2 (en)
JPS6057757B2 (en) remote monitoring control device
JPH07186961A (en) Data adding system data relay transmitter
JPS63148885A (en) Transmission mode of rotor position detecting signal of synchronous motor