JPS5822955B2 - Motor rotation speed adjustment device - Google Patents

Motor rotation speed adjustment device

Info

Publication number
JPS5822955B2
JPS5822955B2 JP52049562A JP4956277A JPS5822955B2 JP S5822955 B2 JPS5822955 B2 JP S5822955B2 JP 52049562 A JP52049562 A JP 52049562A JP 4956277 A JP4956277 A JP 4956277A JP S5822955 B2 JPS5822955 B2 JP S5822955B2
Authority
JP
Japan
Prior art keywords
motor
rotation speed
frequency
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP52049562A
Other languages
Japanese (ja)
Other versions
JPS53133719A (en
Inventor
五十嵐祥晃
秋山良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP52049562A priority Critical patent/JPS5822955B2/en
Priority to US05/898,852 priority patent/US4211967A/en
Priority to GB15945/78A priority patent/GB1602051A/en
Priority to DE2818628A priority patent/DE2818628C2/en
Priority to FR7812428A priority patent/FR2389003A1/en
Priority to CA302,041A priority patent/CA1124321A/en
Priority to NLAANVRAGE7804541,A priority patent/NL184089C/en
Publication of JPS53133719A publication Critical patent/JPS53133719A/en
Publication of JPS5822955B2 publication Critical patent/JPS5822955B2/en
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 本発明は簡単な操作ならびに構成で、モータの回転数を
適当なパーセントのきざみ幅で調整でき、かつデジタル
表示することのできるモータの回転数調整装置に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a motor rotation speed adjusting device that can adjust the motor rotation speed in appropriate percentage steps with simple operation and configuration, and can digitally display the motor rotation speed.

第1図および第2図は従来のモータの回転数調整装置の
例を示すブロック図である。
1 and 2 are block diagrams showing an example of a conventional motor rotation speed adjusting device.

これを説明すると、まず第1図において、1は入力周波
数に比例しこ回転出力を得る周波数制御型のモータであ
り、これは速度2位相同期回路を含むものとする。
To explain this, first, in FIG. 1, reference numeral 1 denotes a frequency control type motor which obtains a rotary output proportional to the input frequency, and this includes a speed two-phase synchronized circuit.

2は非安定マルチバイブレークやRC発振器等で構成さ
れた周波数可変発振器で、該周波数可変発振器2の発振
周波数を調整することによりモータ1の回転数(回転速
度)を変えるように構成されている。
A variable frequency oscillator 2 is composed of an unstable multi-by-break, an RC oscillator, etc., and is configured to change the number of revolutions (rotational speed) of the motor 1 by adjusting the oscillation frequency of the variable frequency oscillator 2.

また、第2図において、3は外部からの操作により分周
数を制御することができるプログラム可能な分周器、4
は水晶振動子等を用いた安定な基準発振器である。
In addition, in FIG. 2, 3 is a programmable frequency divider whose frequency division number can be controlled by external operation;
is a stable reference oscillator using a crystal oscillator or the like.

これは基準発振器4の発振周波数をプログラム可能な分
周器3で分周して、その分周した周波数と同期して周波
数制御型のモータ1を回転させるようにしたもので、プ
ログラム可能な分周器3の分周数を変えて回転数を調整
するように構成されたものである。
This is a system in which the oscillation frequency of a reference oscillator 4 is divided by a programmable frequency divider 3, and a frequency-controlled motor 1 is rotated in synchronization with the divided frequency. It is configured to adjust the rotation speed by changing the frequency division number of the frequency generator 3.

しかし、第1図の構成は、安定な周波数可変発振器を得
るのが困難で、さらにアナログ的に周波数、従ってモー
タの回転数が変わる為、調整した回転数とその表示との
対応があいまいになり易く。
However, with the configuration shown in Figure 1, it is difficult to obtain a stable variable frequency oscillator, and since the frequency and therefore the motor rotation speed change in an analog manner, the correspondence between the adjusted rotation speed and its display becomes ambiguous. Easy.

表示の正確さを欠くといった欠点があった。The disadvantage was that the display lacked accuracy.

また、第2図の構成は、基準発振器に水晶発振回路のよ
うな安定なものを用いれば、後はプログラム可能な分周
器の分周数を変えるだけでモータの回転数を制御できる
ので、分周数の設定表示とモータの回転数を正確に対応
させることができるが、分周数と、その結果得られる周
波数とは反比例の関係となるため、回転数設定の表示ま
たは分周数の表示とモータの回転数とが直線的には対応
せず、そのモータを扱う人間の感覚に合わないといった
問題点があった。
In addition, in the configuration shown in Figure 2, if a stable oscillator such as a crystal oscillator is used as the reference oscillator, the motor rotation speed can be controlled simply by changing the division number of the programmable frequency divider. Although it is possible to accurately match the division number setting display to the motor rotation speed, the division number and the resulting frequency are inversely proportional to each other. There was a problem that the display did not correspond linearly to the rotational speed of the motor, which did not suit the senses of the person handling the motor.

本発明は上述の問題点をなくしたモータの回転。The present invention provides a rotating motor that eliminates the above-mentioned problems.

数調整装置を提供するもので、簡単な構成と操作でモー
タの回転数をパーセントの単位で正確に増減でき、また
デジタル表示可能にしたものである。
This device provides a speed adjustment device that can accurately increase or decrease the motor rotation speed in percent units with a simple configuration and operation, and can also be displayed digitally.

第3図に本発明の基本的ブロック図を示す。FIG. 3 shows a basic block diagram of the present invention.

これを説明すると、5は回転数表示機能を含む回転。To explain this, 5 is a rotation including a rotation speed display function.

数調整手段、6は回転数調整手段5の出力により分周数
を変えるプログラム可能な分周回路、γは2つの入力端
子7a 、7bをもち、それぞれの入力の位相差に対応
した直流出力を発生する位相比較回路、8はその位相比
較回路Iの直流出力に応、じて発振周波数が制御される
電圧制御型発振器で、その出力の一部はプログラム可能
な分周回路6を通して位相比較回路Iの一方の入力端子
7aに入力される。
6 is a programmable frequency dividing circuit that changes the frequency division number according to the output of the rotation speed adjusting means 5; γ has two input terminals 7a and 7b, and outputs a DC output corresponding to the phase difference between the respective inputs; A phase comparator circuit 8 is a voltage-controlled oscillator whose oscillation frequency is controlled according to the DC output of the phase comparator circuit I, and a part of its output is sent to the phase comparator circuit through a programmable frequency divider circuit 6. It is input to one input terminal 7a of I.

上記電圧制御型発振器8は2位相比較回路7の2つの入
力端子7a 、7bの入力周波数・が一致し、かつ2つ
の入力の位相誤差が一定の値となった時、その位相誤差
(位相比較回路7の出力電圧)に対応した周波数を発振
する様に制御される。
The voltage controlled oscillator 8 operates when the input frequencies of the two input terminals 7a and 7b of the two-phase comparison circuit 7 match and the phase error of the two inputs becomes a constant value. The output voltage of the circuit 7 is controlled to oscillate at a frequency corresponding to the output voltage of the circuit 7.

すなわち上記プログラム可能な分周回路6゜位相比較回
路7.電圧制御型発振器8で入力周波数を逓倍する位相
制御ループを構成し、プログラム可能な分周回路6の分
周数をM(整数)、入力端子7bの入力周波数をfとす
れば、この位相制御ループは、入力周波数のM倍の周波
数M−fを出力する様に動作する。
That is, the programmable frequency divider circuit 6.degree. phase comparator circuit 7. A phase control loop that multiplies the input frequency is configured using the voltage controlled oscillator 8, and if the frequency division number of the programmable frequency divider circuit 6 is M (integer) and the input frequency of the input terminal 7b is f, then this phase control The loop operates to output a frequency M-f that is M times the input frequency.

周波数制御型のモータ1は上記位相制御ループの出力周
波数に比例して制御され、すなわちMの値に比例して回
転制御される。
The frequency-controlled motor 1 is controlled in proportion to the output frequency of the phase control loop, that is, its rotation is controlled in proportion to the value of M.

; 第4図は0.2パーセントのステップでモータの回
転数を調整可能にした本発明の具体的実施例の要部回路
構成図で、特に、プログラム可能な分周回路6の構成と
動作を中心に説明を行う。
FIG. 4 is a circuit diagram of a main part of a specific embodiment of the present invention in which the rotation speed of the motor can be adjusted in steps of 0.2%. In particular, the configuration and operation of the programmable frequency dividing circuit 6 are shown. The explanation will mainly be given.

同図におイテ、9,10,11はそれぞれ4つのBcD
(2進化10進)入力端子a y b + Ct dと
、4つのBCD出力端子A、B、C,Dと、クロック入
力端子CKと、桁上げ、または桁下げ端子CBと、上記
4つの入力端子a v b s c + dにプリセッ
トされている値を読み込むためのロード端子LDと、ア
ップとダウンの動作切りかえを行なうためのUD端子と
を持った2進化10進のプログラマブル・アップダウン
・カウンタ(Progra −mable−Up−Do
wn−Countcr )である。
In the same figure, 9, 10, and 11 are each four BcDs.
(binary coded decimal) input terminal a y b + Ct d, four BCD output terminals A, B, C, D, clock input terminal CK, carry or carry down terminal CB, and the above four inputs A binary coded decimal programmable up/down counter that has a load terminal LD for reading the value preset to the terminal av b sc + d and a UD terminal for switching up and down operation. (Progra-mable-Up-Do
wn-Countcr).

また、12はNANDゲート回路、13は3連の連動し
たスイッチ、14は電圧制御型発振器8の出力周波数を
モータ1の制御に適した周波数にまで下げる分周器であ
る。
Further, 12 is a NAND gate circuit, 13 is a series of three interlocking switches, and 14 is a frequency divider that lowers the output frequency of the voltage-controlled oscillator 8 to a frequency suitable for controlling the motor 1.

なお、上述のa、b、c、dと、A、B、C。In addition, the above-mentioned a, b, c, d and A, B, C.

Dはそれぞれ順に2°、2’ y 2” p 2”に対
応し、また、UD端子は論理1でアップカウンタ、論理
0でダウンカウンタとして動作する様に構成されている
D corresponds to 2° and 2' y 2'' p 2'', respectively, and the UD terminal is configured to operate as an up counter when it is at logic 1 and as a down counter when it is at logic 0.

次に第4図において、モータ1の回転数を=6.4パー
セント調整する場合について説明する。
Next, referring to FIG. 4, a case will be described in which the rotational speed of the motor 1 is adjusted by 6.4%.

カウンタ10,9のそれぞれの入力端子a y b +
c、dで構成される分周数制御入力に32゜(0011
,0010)がプリセットされ、スイッチ13はY側に
あったとすると、UD端子は論理1であるため、カウン
タ9,10,11はすべてアップ・カウンタとして動作
し、カウンタ9に入るCK端子の入力パルスは最初32
の状態から33.34,35・・・・・・とカウントア
ツプを始め、500をカウントすると同時にNANDゲ
ート回路12の論理によってカウントのリセットを命じ
るパルスが発生して、各カウンタのロード端子LDに指
令を与えるため、また最初の32から33.34.・・
・・・・とカウントの繰返しを開始する。
Respective input terminals of counters 10 and 9 a y b +
32° (0011
, 0010) is preset and switch 13 is on the Y side, the UD terminal is at logic 1, so counters 9, 10, and 11 all operate as up counters, and the input pulse at the CK terminal entering counter 9 is initially 32
The count starts from 33, 34, 35, etc., and at the same time as the count reaches 500, a pulse is generated to reset the count by the logic of the NAND gate circuit 12, and the load terminal LD of each counter is output. To give commands, also the first 32 to 33.34.・・・
...and starts counting repeatedly.

このため、カウンタ9,10,11は、この場合468
の分周器として動作する。
Therefore, counters 9, 10, 11 are 468 in this case.
operates as a frequency divider.

そして、この分周器は位相比較ループに組み入れられて
いるため。
And since this frequency divider is incorporated into the phase comparison loop.

電圧制御型発振器8は位相比較回路7の基準周波数入力
をfとすると、468fの周波数で発振し、モーターは
それに比例した回転数で回転する。
The voltage controlled oscillator 8 oscillates at a frequency of 468f, where f is the reference frequency input to the phase comparison circuit 7, and the motor rotates at a rotational speed proportional to the frequency.

この制御において、分周数制御入力を0゜(0000,
0000)とすれば、カウンタ9,10゜11は以上に
述べたのと同一の原理で−1−分周00 器となるため、モータは500fの周波数に比例して回
転し、この時の回転数を基準として偏差Oパーセントす
れば上述の例では468.Ωθ」刃JX100=−6゜
4.すなわち、基準に対して−6,4パーセントの回転
数にセットされたことを示す。
In this control, the frequency division number control input is set to 0° (0000,
0000), the counters 9, 10゜11 become -1-frequency divider 00 according to the same principle as mentioned above, so the motor rotates in proportion to the frequency of 500f, and the rotation at this time is If the deviation is O percent based on the number, it will be 468 in the above example. Ωθ” blade JX100=-6°4. That is, it shows that the rotation speed is set to -6.4% of the reference.

次にモーターの回転数を+6.4パーセン]・に調整す
る場合について説明する。
Next, a case will be described in which the rotational speed of the motor is adjusted to +6.4%.

分周数制御人力はやはり32 、(0011,0010
)とプリセットし)スイッチ13はX側に接続する。
The human power to control the frequency division number is still 32, (0011,0010
) and connect the switch 13 to the X side.

この場合、カウンタ11のプリセット入力端子a、cは
論理1となるため、カウンター1,10,9は532゜
(010L0011,0010)’とプリセットされる
In this case, since the preset input terminals a and c of the counter 11 become logic 1, the counters 1, 10, and 9 are preset to 532° (010L0011,0010)'.

また、UD端子は論理0に切りかわっているためカウン
タ9,10,11はダウン・カウンタとなり、カウンタ
9のクロック端子CKへ入る入力パルスは最初532の
状態から531,530゜529、・・・・・・とカウ
ントダウンを始め、0となると開時にカウンター1のC
B端子からりセットパルスを発生して、カウンター1,
10,9の内容を再び532 、(0101,0011
,0010)にもどし、その後、同様の動作を繰返す。
Also, since the UD terminal has been switched to logic 0, counters 9, 10, and 11 become down counters, and the input pulse input to the clock terminal CK of counter 9 initially changes from the state of 532 to 531, 530°, 529, . . . ...and the countdown starts, and when it reaches 0, the counter 1 C is opened.
A set pulse is generated from the B terminal, and the counter 1,
The contents of 10,9 are again 532, (0101,0011
, 0010), and then repeat the same operation.

このため、カウンタ9,10,11は丁11分周器とし
て動作し、入力基準周波数をfとすると位相制御ループ
の特性により電圧制御型発振器8は532fで発振し、
モーターはこの周波数に応じた回転数で回転する。
Therefore, the counters 9, 10, and 11 operate as a frequency divider of 11, and when the input reference frequency is f, the voltage-controlled oscillator 8 oscillates at 532f due to the characteristics of the phase control loop.
The motor rotates at a number of revolutions corresponding to this frequency.

この時の回転数のずれは前に示したのと同じように、j
」(イ冒辻に広旦JX100=+664となり、+6,
4パーセントの回転数増加に・設定されたことになる。
The deviation in the rotational speed at this time is as shown before, j
” (Kodan JX100 = +664, +6,
This means that the rotation speed is set to increase by 4%.

以上述べた様に、32をプリセットすることにより、回
転数を基準回転数に対して6.4パーセン6.4 ト変化させることができ、〒i−0,2より、0.2パ
ーセントのステップで回転数を増減できることがわかる
As mentioned above, by presetting 32, the rotation speed can be changed by 6.4% from the reference rotation speed, and from 〒i-0,2, it is possible to change the rotation speed by 6.4%. It can be seen that the rotation speed can be increased or decreased by

また、この例の他にカウンタへのプリセットの仕方とロ
ード端子LDへの指令信号をつくる論理の構成を若干変
更することで9回転数の可変きざみ幅を相当自由に設定
することもできる。
Further, in addition to this example, by slightly changing the way of presetting the counter and the logic configuration for generating the command signal to the load terminal LD, it is also possible to set the variable step width of the nine revolutions quite freely.

次表にモータの回転数の可変きさみ幅と0パーセントの
時の基準の分周数との関係の一例を示す。
The following table shows an example of the relationship between the variable width of the motor rotation speed and the reference frequency division number when it is 0%.

第4図の実施例では非同期型のアップ・ダウン・カウン
タを用いたが、同期型のカウンタでも類似の構成で実現
することができる。
Although an asynchronous up/down counter is used in the embodiment shown in FIG. 4, a synchronous counter can also be implemented with a similar configuration.

また、第4図の実施例ではアップ・カウンタとダウン・
カウンタの切りかえ、その他をスイッチで行なっている
が、これらを論理ゲート回路と置きかえても同様の効果
を得ることができる。
In addition, in the embodiment shown in FIG. 4, the up counter and down counter
Although counter switching and other functions are performed using switches, similar effects can be obtained by replacing these with logic gate circuits.

第5図は第4図の実施例の分周数制御入力端子に論理0
と論理1のレベルを与えるためのスイッチ15とアップ
・カウンタとダウン・カウンタの動作切換えスイッチ1
6を設けた本発明の他の実施例の回路構成図であり、動
作は第4図の場合と基本的に同じであるので、ここでの
説明は省略する。
FIG. 5 shows logic 0 at the frequency division control input terminal of the embodiment shown in FIG.
and a switch 15 for providing a logical 1 level, and a switch 1 for changing the operation of the up counter and down counter.
6 is a circuit configuration diagram of another embodiment of the present invention in which the circuit shown in FIG. 6 is provided, and since the operation is basically the same as that in FIG.

第6図は回転数の調整をより容易にするために分周数制
御入力端子に自動スキャナー(5canner)と表示
回路を設けた本発明のもう一つの実施例の回路構成図で
ある。
FIG. 6 is a circuit diagram of another embodiment of the present invention in which an automatic scanner (5 scanner) and a display circuit are provided at the frequency division control input terminal in order to more easily adjust the rotation speed.

同図において、17はモータ1の回転数の設定を行なう
スイッチ、18はスイッチ17が押されている間は一定
の時間間隔でパルスを発生し、スイッチ17を離すとパ
ルスの発生が停止する様に構成された回転数設定用パル
ス発生器、19,20はそれぞれカウンタ9,10゜1
1と同じ構成のアップ・ダウン・カウンタ、21はカウ
ンタ19,20のアップとダウンの動作を切換えるため
のスイッチ、22はプログラム可能な分周回路6への設
定値を表示回路23に適した形に直すためのデコード(
decode )回路である。
In the figure, 17 is a switch for setting the rotation speed of the motor 1, and 18 is a switch that generates pulses at regular intervals while the switch 17 is pressed, and when the switch 17 is released, the pulse generation stops. 19 and 20 are counters 9 and 10°1, respectively.
21 is a switch for switching up and down operations of the counters 19 and 20; 22 is a type suitable for displaying the set value to the programmable frequency dividing circuit 6; Decode to fix it (
decode ) circuit.

なお、上記表示回路22は発光ダイオードまたはニキシ
ー管等で構成し得る。
Note that the display circuit 22 may be constructed of a light emitting diode, a Nixie tube, or the like.

この実施例でプログラム可能な分周回路6は3個の2進
化10進ダウン・カウンタからなり2分周数制御のプリ
セット入力が0 、(0000,0000)の時に山分
周器となり、プリセット入力がn(nは0を含む正の整
数)の時は450+nの分周器となる様に構成されてい
る。
In this embodiment, the programmable frequency divider circuit 6 is composed of three binary coded decimal down counters, and when the preset input of the 2 frequency divider control is 0 or (0000,0000), it becomes a peak frequency divider, and the preset input is configured to be a frequency divider of 450+n when is n (n is a positive integer including 0).

この実施例で、最初。カウンタ20,19の内容が50
、(0101゜oooo)であったとすると、n=5
0となり、プログラム可能な分周回路6は」一分周器と
なり、00 その結果、モーターは500fの周波数に比例して回転
する。
In this example, the first. The contents of counters 20 and 19 are 50
, (0101°oooo), then n=5
0, the programmable frequency divider circuit 6 becomes a 1 frequency divider, and the motor rotates proportionally to the frequency of 500f.

この時の回転数を偏差Oの基準として、以下に+1パ一
セント回転数を調整する場合について説明する。
Using the rotational speed at this time as a reference for the deviation O, a case in which the rotational speed is adjusted by +1 percent will be described below.

まず、スイッチ21を論理1側(+5V)にしてカウン
タ20,21をアップ・カウンタとし、スイッチ17を
押すと、パルス発生器18はパルスを発生し、そのパル
スはカウンタ19,20によってカウントされ、カウン
タ19に1パルス入る度にカウンター9.20の内容は
1づつ増加し、さらに、そのカウンタの内容はプログラ
ム可能な分周回路6と接続されているため、プログラム
可能な分周回路6の分周数が増加し、結果としてモータ
ーの回転数を増加させる。
First, when the switch 21 is set to logic 1 (+5V) and the counters 20 and 21 are up counters, and the switch 17 is pressed, the pulse generator 18 generates a pulse, and the pulse is counted by the counters 19 and 20. Each time a pulse enters the counter 19, the contents of the counter 9.20 are incremented by 1, and since the contents of the counter are connected to the programmable frequency divider circuit 6, the contents of the counter 9.20 are incremented by 1. The number of revolutions increases, resulting in an increase in the number of rotations of the motor.

スイッチ17を離せばパルス発生器18のパルス出力が
なくなるのでカウンター9.20の内容の増加は止まり
、その結果、増加が止まった時点に設定されている回転
数でモーターは回転を続ける。
When the switch 17 is released, the pulse output of the pulse generator 18 disappears, so the contents of the counter 9.20 stop increasing, and as a result, the motor continues to rotate at the rotation speed set at the time when the increase stopped.

本実施例の場合、パルス発生器18が5個のパルスを出
した時点でスイッチ17を離せばカウンタ19.20の
内容は基準の状態より5増加した55となるため、プロ
グラム可能な分周回路6は■ r丁1分周器となり、モータは505fの周波数505
f−50Of に比例して回転し・−−1,,xlO0 =1.すなわち回転数が+1パーセント増加したことを
示す。
In the case of this embodiment, if the switch 17 is released when the pulse generator 18 has outputted five pulses, the contents of the counters 19 and 20 will increase by 5 from the reference state to 55, so the programmable frequency divider circuit 6 becomes the r-1 frequency divider, and the motor has a frequency of 505f.
It rotates in proportion to f-50Of.--1,,xlO0 =1. In other words, this indicates that the rotational speed has increased by +1%.

この時の回転数の表示をカウンタ19.20のA、B、
C,D出力の論理をとってパーセントの値と一致する様
にデコード回路22と表示回路23を構成しておけば、
非常に簡単な操作で、しかも的確に回転数を設定するこ
とかできる。
At this time, the number of revolutions is displayed on counters 19 and 20 A, B,
If the decoding circuit 22 and display circuit 23 are configured so that the logic of the C and D outputs matches the percentage value,
The rotation speed can be set accurately with very simple operation.

回転数を減少させる時はスイッチ21を論理0側(接地
)にして同様の操作を行なえば、カウンタ19,20は
ダウン・カウンタとなり、その内容が減少していくため
上記と同様の原理でモータの回転数は減少する。
To decrease the rotation speed, set the switch 21 to logic 0 (ground) and perform the same operation. Counters 19 and 20 will become down counters, and their contents will decrease, so the motor can be controlled using the same principle as above. The rotation speed of will decrease.

なお、以上の実施例で述べたアップとダウンの動作切換
え端子UDを持ったカウンタ19,20のかわりにアッ
プ・カウント用クロック入力とダウン・カウント用クロ
ック入力の2つのクロック入力を持ったカウンタを使用
すれば、カウンタの内容の増減はアップ・カウント用ス
イッチと、ダウン・カウント用スイッチを別々に設ける
ことができ、操作はさらに容易になると考えられる。
Note that instead of the counters 19 and 20 having the up and down operation switching terminals UD described in the above embodiments, a counter having two clock inputs, an up-count clock input and a down-count clock input, is used. If used, a switch for up-counting and a switch for down-counting can be provided separately to increase or decrease the contents of the counter, and it is thought that the operation will be made easier.

また、本実施例では2進化10進のプログラマブル・カ
ウンタで説明したが、これに限らずに通常の1/2分周
器を組合せても同様の装置を構成することができる。
Further, although the present embodiment has been described using a binary coded decimal programmable counter, the present invention is not limited to this, and a similar device can be constructed by combining a normal 1/2 frequency divider.

さらに、回転数調整手段としても本実施例で述べた単な
るスイッチやアップ・ダウン・カウンタに限ることなく
9種々な機能を持つ論理回路で構成してやれば、マイク
ロプロセッサ等とのインタフェースも可能となり、さら
に高度の制御を行なわすことができる。
Furthermore, if the rotation speed adjustment means is not limited to the simple switches and up/down counters mentioned in this embodiment, but is constructed from logic circuits with nine various functions, it becomes possible to interface with a microprocessor, etc. A high degree of control can be performed.

また、本実施例で述べた周波数制御型のモータとしては
、安定な動作を得やすい位相制御をかけたモータ等が適
しているが、その他にもヒステリシスシンクロナスモー
タ等の様にモータ自身が供給電源の周波数と同期して回
転するモータも使用することができる。
In addition, as the frequency control type motor described in this example, a motor with phase control that is easy to obtain stable operation is suitable, but there are also other types of motors such as hysteresis synchronous motors that are supplied with the motor itself. Motors that rotate in synchronization with the frequency of the power supply can also be used.

以上述べた様に本発明は簡単な構成と操作でモータの回
転数を適当なパーセントのきざみ幅で可変でき、しかも
、その表示を正確に行なうことができるため、はとんど
のモータの回転数調整装置として応用でき、その効果は
非常に大きいものがある。
As described above, the present invention allows the rotation speed of the motor to be varied in appropriate percentage steps with a simple configuration and operation, and can be displayed accurately. It can be applied as an adjustment device, and its effects are very large.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図および第2図は従来のモータの回転数調整装置の
例を示すブロック図、第3図は本発明の基本的ブロック
図、第4図、第5図、第6図はそれぞれ本発明の実施例
を示す要部回路構成図である。 1・・・・・・周波数制御型のモータ、5・・・・・・
回転数調整手段、6・・・・・・プログラム可能な分周
回路、7・・・・・・位相比較回路、8・・・・・・電
圧制御型発振器。
1 and 2 are block diagrams showing an example of a conventional motor rotation speed adjusting device, FIG. 3 is a basic block diagram of the present invention, and FIGS. 4, 5, and 6 are respectively in accordance with the present invention. FIG. 2 is a main circuit configuration diagram showing an embodiment of the present invention. 1... Frequency control type motor, 5...
Rotation speed adjusting means, 6... programmable frequency dividing circuit, 7... phase comparison circuit, 8... voltage controlled oscillator.

Claims (1)

【特許請求の範囲】 1 モータの回転数を調整することができる回転数調整
手段と、該回転数調整手段の出力により制御されるプロ
グラム可能な分周回路と、2つの入力端子を持ち、それ
ぞれの入力の位相差に対応した直流電圧を発生する位相
比較回路と、該位相比較回路の出力電圧に応じて発振周
波数が制御される電圧制御型発振器と、入力周波数に比
例した回転出力を得る周波数制御型のモータとを具備し
、かつ上記電圧制御型発振器の出力の一部を上記分周回
路を通して上記位相比較回路の一方の入力端子に与える
ことにより上記位相比較回路の他方の入力端に与えられ
る入力信号の周波数を逓倍する位相制御ループを構成し
、上記電圧制御型発振器の出力で上記モータの回転数を
調整するようにした装置であって、−上記同転数調整手
段はモータの回転数をデジタル表示する表示手段を含み
、かつ上記回転数調整手段の指令によって上記プログラ
ム可能な分周回路の分周数をN(ただし、Nは整数)を
中心に1ステツプづつ分周数を変えて、モータの回転数
をNの時の回転数を中心に所定の割合で変更した場合に
、その実際に変わったモータの回転数のパーセントの値
と、上記表示手段の表示値とが一致する様に構成したこ
とを特徴吉するモータの回転数調整装置。 2、特許請求の範囲第1項の記載において、N−n 、
2n 、4n 、5n(たた゛し、n二10゜1.00
,1000.10000・・・・・・)とすることにヨ
リ、ツレツレ其旦」、−ジ巴、炎且 20 、、、、、
。 パーセントのステップで回転数を調整可能にしたことを
特徴とするモータの回転数調整装置。 3 %許請求の範囲第2項の記載において、n−100
0とすることにより、それぞれ0.1゜0.05 、0
.025 、0.02パーセントのステップで回転数を
調整可能にしたことを特徴とするモータの回転数調整装
置。 4 %許請求の範囲第1項、第2項、または第3項の記
載において、前記周波数制御型のモータとして2位相制
御をかけたモータを用いたことを特徴とするモータの回
転数調整装置。 5 特許請求の範囲第1項、第2項、または第3項の記
載において、前記周波数制御型のモータとして、ヒステ
リシスシンクロナスモータを用いたことを特徴とするモ
ータの回転数調整装置。
[Claims] 1. A motor having a rotation speed adjusting means capable of adjusting the rotation speed of the motor, a programmable frequency dividing circuit controlled by the output of the rotation speed adjusting means, and two input terminals, each having two input terminals. A phase comparison circuit that generates a DC voltage corresponding to the phase difference of the input, a voltage controlled oscillator whose oscillation frequency is controlled according to the output voltage of the phase comparison circuit, and a frequency that produces a rotational output proportional to the input frequency. a controlled type motor, and a part of the output of the voltage controlled oscillator is applied to one input terminal of the phase comparison circuit through the frequency dividing circuit, thereby applying it to the other input terminal of the phase comparison circuit. The device comprises a phase control loop that multiplies the frequency of an input signal, and adjusts the rotational speed of the motor with the output of the voltage controlled oscillator, wherein the rotational speed adjusting means adjusts the rotational speed of the motor. The programmable frequency dividing circuit includes a display means for digitally displaying a number, and the frequency division number of the programmable frequency dividing circuit is changed by one step at a time with N (N being an integer) as a center in response to a command from the rotation speed adjusting means. When the rotational speed of the motor is changed at a predetermined rate around the rotational speed at N, the actual changed percentage value of the motor rotational speed matches the value displayed on the display means. The motor rotation speed adjustment device is characterized by its configuration. 2. In the description of claim 1, N-n,
2n, 4n, 5n (fold, n210°1.00
, 1,000.
. A motor rotation speed adjusting device characterized in that the rotation speed can be adjusted in percentage steps. 3% In the description of claim 2, n-100
0, respectively 0.1゜0.05 and 0
.. 025. A motor rotation speed adjusting device characterized in that the rotation speed can be adjusted in steps of 0.02%. 4% Allowance The motor rotation speed adjusting device according to claim 1, 2, or 3, characterized in that the frequency-controlled motor is a motor subjected to two-phase control. . 5. The motor rotation speed adjusting device according to claim 1, 2, or 3, characterized in that a hysteresis synchronous motor is used as the frequency control type motor.
JP52049562A 1977-04-27 1977-04-27 Motor rotation speed adjustment device Expired JPS5822955B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP52049562A JPS5822955B2 (en) 1977-04-27 1977-04-27 Motor rotation speed adjustment device
US05/898,852 US4211967A (en) 1977-04-27 1978-04-21 Motor speed adjusting apparatus
GB15945/78A GB1602051A (en) 1977-04-27 1978-04-21 Motor speed adjusting apparatus
DE2818628A DE2818628C2 (en) 1977-04-27 1978-04-25 Arrangement for setting the speed of a frequency-controlled motor
FR7812428A FR2389003A1 (en) 1977-04-27 1978-04-26 MOTOR SPEED ADJUSTMENT DEVICE
CA302,041A CA1124321A (en) 1977-04-27 1978-04-26 Motor speed adjusting apparatus
NLAANVRAGE7804541,A NL184089C (en) 1977-04-27 1978-04-27 DEVICE FOR CONTROLLING THE SPEED OF AN ENGINE.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP52049562A JPS5822955B2 (en) 1977-04-27 1977-04-27 Motor rotation speed adjustment device

Publications (2)

Publication Number Publication Date
JPS53133719A JPS53133719A (en) 1978-11-21
JPS5822955B2 true JPS5822955B2 (en) 1983-05-12

Family

ID=12834634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP52049562A Expired JPS5822955B2 (en) 1977-04-27 1977-04-27 Motor rotation speed adjustment device

Country Status (1)

Country Link
JP (1) JPS5822955B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6264198U (en) * 1985-10-11 1987-04-21

Also Published As

Publication number Publication date
JPS53133719A (en) 1978-11-21

Similar Documents

Publication Publication Date Title
US4223261A (en) Multi-phase synchronous machine system
CA1124321A (en) Motor speed adjusting apparatus
US3976946A (en) Circuit arrangement for frequency division by non-integral divisors
US3753141A (en) Wide frequency range voltage controlled oscillator with crystal controlled frequency stabilizing loop
JPH0462500B2 (en)
JPS5822955B2 (en) Motor rotation speed adjustment device
JPS5852244B2 (en) Motor rotation speed adjustment device
JPS6312404B2 (en)
JPS5826857B2 (en) Driving method of variable frequency divider circuit
JPH03273712A (en) Pll circuit
JP2002186275A (en) Waveform shaping circuit
JPH06106010B2 (en) AC signal synchronous control method
JPS6029245Y2 (en) pulse generator
KR900007694B1 (en) Arrangements for starting stepping motor
JP2658331B2 (en) Motor speed control circuit
JPH07162304A (en) Pll frequency synthesizer circuit
JPS60137133A (en) Linear frequency converting circuit
JP2927801B2 (en) PLL circuit
JPH0441353Y2 (en)
JPH0516548Y2 (en)
JPS63129880A (en) Phase comparison circuit
JPH09312566A (en) Clock generating circuit
JPH0595689A (en) Speed controller for motor
JPS62114483A (en) Pll control circuit for starting and accelerating of motor
JPH07297711A (en) Pulse signal generator