JPS58220576A - Solid-state image pickup device - Google Patents

Solid-state image pickup device

Info

Publication number
JPS58220576A
JPS58220576A JP57104321A JP10432182A JPS58220576A JP S58220576 A JPS58220576 A JP S58220576A JP 57104321 A JP57104321 A JP 57104321A JP 10432182 A JP10432182 A JP 10432182A JP S58220576 A JPS58220576 A JP S58220576A
Authority
JP
Japan
Prior art keywords
electric charge
transfer
supplied
charge
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57104321A
Other languages
Japanese (ja)
Inventor
Shunpei Tanaka
俊平 田中
Masaharu Imai
今井 正晴
Osamu Onizuka
修 鬼塚
Ikuo Toufukuji
東福寺 幾夫
Akimasa Morita
晃正 森田
Hiroshi Matsui
宏 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp, Olympus Optical Co Ltd filed Critical Olympus Corp
Priority to JP57104321A priority Critical patent/JPS58220576A/en
Publication of JPS58220576A publication Critical patent/JPS58220576A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To realize a long time exposure, by dividing one exposure time into plural small periods to compensate a dark current for each small period, and by accumulating an electric charge after the compensation. CONSTITUTION:A transfer element shown as a hatched portion of a photoelectric transfer part 16 is light-shielded to detect a dark current. One exposure time is divided into two small periods. When the 1st small period terminates, a controlling pulse is supplied to a controlling electrode 24, and the signal electric charge and the dark electric charge of a photoelectric transfer element 20 are supplied to a vertical transfer register 22. The electric charge in the transfer part 16 is successively transferred to an accumulation part 18 by a pulse for transferring. A differential amplifier 12 outputs only a signal electric charge which is inputted in a horizontal transfer register 36 through a coefficient multiplication circuit 14. When the correction electric charge of the component of the 4th line is inputted up to the 4th transfer stage of a register 36, the correction electric charge of the 4th line is supplied to the transfer stage of the 1st stage of a vertical transfer register 28. After that, the electric charges of the 3rd, the 2nd and the 1st lines are corrected. Then, the corrected electric charge is transferred to each accumulation cell 26 from the register 28. The accumulation cells 26 accumulate the corrected electric charge of the 1st small period and the electric charge of the 2nd small period in it. After that, a switch 44 is switched to read out the accumulated electric charge as a video signal.

Description

【発明の詳細な説明】 この発明は固体撮像装置に関する。[Detailed description of the invention] The present invention relates to a solid-state imaging device.

近年、電荷結合素子(CCD)等の電荷転送素子を用い
た固体撮像装置が広く使われている。この固体撮像装置
はマトリクス状に配置された多数の光電変換素子と、こ
れらの素子で発生される電荷を一時蓄積して各素子毎の
電荷を時系列的に出力する蓄積部を有する。光電変換素
子は常に入射光を受け、蓄積部は遮光される。光電変換
素子で発生される電荷は、被写体の明るさに応じた露光
時間毎に蓄積部に全て転送される。
In recent years, solid-state imaging devices using charge transfer devices such as charge-coupled devices (CCDs) have been widely used. This solid-state imaging device includes a large number of photoelectric conversion elements arranged in a matrix, and a storage section that temporarily stores the charges generated by these elements and outputs the charges for each element in time series. The photoelectric conversion element always receives incident light, and the storage section is shielded from light. All charges generated by the photoelectric conversion element are transferred to the storage section at every exposure time depending on the brightness of the subject.

すなわち、光電変換素子は露光時間に入射光を積分する
。ここで、露光時間はこの積分値が常に所定値になるよ
うに、被写体が明るい場合は短く、被写体が暗い場合は
長く設定される。ところで、一般に、光電変換素子には
入射光がない場合でも暗電流と呼ばれるわずかの電流が
流れるので、入射光に応じた信号電荷以外にも、この暗
電流に応じた電荷も発生する。そのため、長時間露光の
際は、この暗電流による電荷の影響により光電変換素子
が飽和してしまうことがある。現在のところ、暗電流が
比較的小さいとされファクシミリ等に使われているフォ
トダイオードの場合でも、暗電流によ、tlloOms
位で飽和してしまう。もちろん、実際には入射光による
信号電荷もあるので、暗電流を除去しなければ数10m
5より長い露光時間は実現不可能である。しかしながら
、暗電流の発生原因は素子や基板での熱励起であり、素
子の材料、製造技術そのものに関するので大幅な抑制は
望めない。
That is, the photoelectric conversion element integrates the incident light during the exposure time. Here, the exposure time is set short when the subject is bright and long when the subject is dark so that the integral value always becomes a predetermined value. Incidentally, in general, a small amount of current called dark current flows through a photoelectric conversion element even when there is no incident light, so that in addition to signal charges corresponding to incident light, charges corresponding to this dark current are also generated. Therefore, during long-time exposure, the photoelectric conversion element may become saturated due to the influence of charges caused by this dark current. At present, even in the case of photodiodes used in facsimiles, etc., which are said to have a relatively small dark current, the dark current causes a tlloOms
It becomes saturated at about Of course, in reality, there is also a signal charge due to the incident light, so if the dark current is not removed, it will be several tens of m
Exposure times longer than 5 are not feasible. However, the cause of dark current is thermal excitation in the element or substrate, and it cannot be expected to be significantly suppressed because it is related to the material of the element and the manufacturing technology itself.

また、基板内部に埋込み欠陥層を設けて、素子形成過程
で生じる種々の欠陥をこの領域層で吸収し素子の表面層
を欠陥のない層に保つというイントリンシック・ダッタ
リング法も暗Na抑制に応用される。しかしながら、こ
の方法は局部的な暗電流ツノ4イクには有用であるが、
暗電流の全体値を小さくするためには効果が少ない。
In addition, the intrinsic duttering method, in which a buried defect layer is provided inside the substrate and various defects generated during the device formation process are absorbed by this region layer and the surface layer of the device is kept defect-free, can also be used to suppress dark Na. Applied. However, although this method is useful for localized dark current peaks,
It is not very effective in reducing the overall value of dark current.

この発明は上述した事情に対処すべくなされたもので、
暗電流による影響を補償して長時間露光を可能にした固
体撮像装置を提供することをその目的とする。
This invention was made to deal with the above-mentioned circumstances,
The object of the present invention is to provide a solid-state imaging device that compensates for the influence of dark current and enables long-time exposure.

以下、図面を参照してこの発明による固体撮像装置の一
実施例を説明する。第1図はこの一実施例の構成を示す
図である。この一実施例は撮像素子10.差動増幅、器
12.係数掛算回路1 Z4を有する。1枚の半□導体基板上に形成された撮像
素子10は光電変換部16と蓄積部18に大別される。
Hereinafter, one embodiment of a solid-state imaging device according to the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing the configuration of this embodiment. In this embodiment, the image sensor 10. Differential amplifier, device 12. It has a coefficient multiplication circuit 1 Z4. The image sensor 10 formed on one semiconductor substrate is roughly divided into a photoelectric conversion section 16 and a storage section 18.

光電変換部16は4行5列のマトリクス状に配置された
20個の光電変換素子20と、各列毎に設けられた5列
の垂直転送レジスタ22と、両者の間の電5荷の移動を
制御する1個の制御電極24からなる。ここで、20個
の光電変換素子のうち4行4列の部分のみが光に対して
開放され、斜線を施した一番右側の5列目の光電変換素
子は暗電流の検出のために遮光されている。他の垂直転
送レジスタ22゜制御電極24.蓄積部18も遮光され
ている。
The photoelectric conversion unit 16 includes 20 photoelectric conversion elements 20 arranged in a matrix of 4 rows and 5 columns, 5 columns of vertical transfer registers 22 provided for each column, and movement of 5 charges between them. It consists of one control electrode 24 that controls. Here, only the 4th row and 4th column of the 20 photoelectric conversion elements are open to light, and the shaded photoelectric conversion element in the 5th column on the far right is shielded from light for dark current detection. has been done. Other vertical transfer registers 22° control electrodes 24. The storage section 18 is also shielded from light.

蓄積部I8は各光電変換素子20に対応して4行5列の
マ) IJクス状に配置された20個の蓄積セル26を
有し、各列毎に5列の垂直転送レジスタ28が設けられ
、垂直転送レジスタ28の一端が1個の水平転送レジス
タ30に接続される。蓄積セル26と垂直転送レジスタ
28の間には2種類の制御電極32.34が設けられる
。第1行目、第、、3行目のセルには制御電極32が、
第2行1目、第4行目のセルには制御電極34が設けら
れる。光電変換部16の垂直転送レジスタ22の電荷は
水平転送レジスタ36の一転送段および制sui極38
を介して、蓄積部18の垂直転送レジスタ28に転送さ
れるように構成される。オた、蓄積部18の水平転送レ
ジスタ30の出力段は制御電極40を介して暗電流保持
用レジスタ42に接続される。水平転送レジスタ30お
よび暗電流保持用レジスタ42の出力。信号がそれぞれ
差動増幅器I2の非反転および反転入力端に供給される
。差動増幅器12の出力信号はスイッチ44を介して画
像信号出力端46あるいは係数掛算回路I4に選択的に
供給される。係数掛算回路14の出力信号が水平転送レ
ジスタ36に供給される。各レジスタ22.2B、30
.36はCODからなり、この転送電極は図示を省略す
るつ この実施例の動作を説明するに、まず、その原理を説明
する。これは、露光時間、すなわち、入射光の積分時間
が短ければ光電変換素子は飽和しないので、露光時間を
長く必要とする場合でも、1回の露光時間を複数の小期
間Δtに分けて、各小期間毎に電荷を読み出して、これ
を累積することである。さらに、各累積の際に読出した
電荷から暗電流による電荷を差し引いて実際の信号電荷
を求める。第2図にこの様子をグラフとして示す。実線
は読出された全電荷を、破線は暗電流による電荷を示す
。QSは光電変換素子20の飽和電荷で2ある。小期間
Δtは暗電流による電荷が飽和電荷Qsに比較して充分
小さい値qに達するに要する時間に設定される。とのよ
うにすれば、露光時間が長時間になっても、光電変換素
子20は暗電流によって飽和することがない。
The storage section I8 has 20 storage cells 26 arranged in a matrix of 4 rows and 5 columns corresponding to each photoelectric conversion element 20, and 5 columns of vertical transfer registers 28 are provided for each column. One end of the vertical transfer register 28 is connected to one horizontal transfer register 30. Two types of control electrodes 32 and 34 are provided between the storage cell 26 and the vertical transfer register 28. Control electrodes 32 are provided in the cells in the first, third, and third rows.
Control electrodes 34 are provided in the cells in the first and fourth rows of the second row. The charges in the vertical transfer register 22 of the photoelectric conversion unit 16 are transferred to one transfer stage of the horizontal transfer register 36 and to the control pole 38.
The data is configured to be transferred to the vertical transfer register 28 of the storage section 18 via the storage section 18. Additionally, the output stage of the horizontal transfer register 30 of the storage section 18 is connected to a dark current holding register 42 via a control electrode 40. Output of horizontal transfer register 30 and dark current holding register 42. The signals are respectively applied to the non-inverting and inverting inputs of the differential amplifier I2. The output signal of the differential amplifier 12 is selectively supplied via a switch 44 to an image signal output terminal 46 or a coefficient multiplication circuit I4. The output signal of the coefficient multiplication circuit 14 is supplied to the horizontal transfer register 36. Each register 22.2B, 30
.. Reference numeral 36 consists of a COD, and this transfer electrode is not shown in the drawings.To explain the operation of this embodiment, first, its principle will be explained. If the exposure time, that is, the integration time of incident light is short, the photoelectric conversion element will not be saturated, so even if a long exposure time is required, one exposure time is divided into multiple small periods Δt, and each The method is to read the charges every short period and accumulate them. Furthermore, the actual signal charge is obtained by subtracting the charge due to the dark current from the charge read out during each accumulation. FIG. 2 shows this situation as a graph. The solid line shows the total charge read out, and the broken line shows the charge due to dark current. QS is the saturation charge of the photoelectric conversion element 20, which is 2. The short period Δt is set to the time required for the charge due to the dark current to reach a value q that is sufficiently small compared to the saturation charge Qs. By doing this, even if the exposure time becomes long, the photoelectric conversion element 20 will not be saturated by dark current.

以下、第3図(、)〜(ハ)に示したタイムチャートお
よび第4図(a)〜(d)に示した電荷の転送を示す図
を参照してこの実施例の動作を説明する。ここで、各転
送レジスタは2相のクロック信号により動作されるとす
る。また、説明の便宜上、1回の露光時間は2゛個の小
期間に分けられるとする。時刻11で第1の小期間が終
了すると、第3図(−)に示すパルスが制御電極24に
供給され光電変換素子20内に蓄積されていた信号電荷
および暗電流による電荷(以下、暗電荷という)が垂直
転送レジスタ22の転送段に供給される。と同時に、垂
直転送レジスタ22に同図(b) 、 (c)に示すよ
うな2相の転送用・ぞルスが、垂直転送レジスタ28に
同図伝) 、 (h)に示すよりな2相の転送用パルス
が供給される。この転送i9ルスが供給される間、制御
物、極38には同図(f)に示すように高レベルの信号
が供給されるので、制御電極38の下のチャンネルは導
通状態である。このため、光電変換部16内の電荷が順
次蓄積部I8の方に転送され、時刻t2てこの転送が終
了する。時刻t1からt2にかけての電荷の移動を第4
図(a)に示す。第4図で、Sは信号電荷と暗電荷の和
、Dは暗電荷を示し、添字の(1) 、 (2)はそれ
ぞれ第1.第2の小期間中の電荷を意味する。
The operation of this embodiment will be described below with reference to the time charts shown in FIGS. 3(a) to 3(c) and the diagrams showing charge transfer shown in FIGS. 4(a) to 4(d). Here, it is assumed that each transfer register is operated by two-phase clock signals. Further, for convenience of explanation, it is assumed that one exposure time is divided into 2' small periods. When the first short period ends at time 11, the pulse shown in FIG. ) is supplied to the transfer stage of the vertical transfer register 22. At the same time, the vertical transfer register 22 has two-phase transfer signals as shown in (b) and (c) in the figure, and the vertical transfer register 28 has two-phase transfer signals as shown in (h). Transfer pulses are supplied. While this transfer i9 pulse is supplied, a high level signal is supplied to the control object, pole 38, as shown in FIG. Therefore, the charges in the photoelectric conversion section 16 are sequentially transferred to the storage section I8, and the transfer ends at time t2. The movement of charge from time t1 to t2 is expressed as the fourth
Shown in Figure (a). In FIG. 4, S represents the sum of the signal charge and dark charge, D represents the dark charge, and subscripts (1) and (2) represent the 1st, 2nd, and 3rd digits, respectively. means the charge during the second sub-period.

時刻t2の後に、さらに垂直転送レジスタ28に転送/
4’ルスが加えられ、4行目の成分が水平転送レジスタ
30に転送される。そして、制御電極40に第3図←)
に示すような・臂ルスが供給され、電極下のチャンネル
が導通状態となる。これにより、4行5列目の成分、す
なわち、暗電荷D4(1)がレジスタ42に供給される
。次に、水平転送レジスタ30に同図(1) 、 (j
)に示すこル ような転送パルスが供給、各電荷541(1)〜844
(1)が順次出力される。これにより、差動増幅器12
からは信号電荷のみ(S−D)が出力される。スイッチ
44は図示の状態で、水平転送レジスタ36にも同図(
d) 、 (e)に示すように転送パルスが供給されて
いるので、差動増幅器z2の出力信号が係数用算回路z
4を介して水平転送レジスタ36に入力される。S′が
補正後の電荷を示す。4行目の成分の補正電荷が水平転
送レジスタ36の4個目の転送段まで入力されると、制
御電極38が同図(f)に示すように高レベルになると
ともに、垂直転送レジスタ28に同図[有])。
After time t2, data is further transferred to the vertical transfer register 28/
4' pulse is added, and the components of the fourth row are transferred to the horizontal transfer register 30. Then, on the control electrode 40 (see Fig. 3 ←)
A pulse as shown in is supplied, and the channel under the electrode becomes conductive. As a result, the component in the fourth row and fifth column, that is, the dark charge D4(1), is supplied to the register 42. Next, in the horizontal transfer register 30, (1) and (j
) A transfer pulse like this is supplied, and each charge 541(1) to 844
(1) are output sequentially. As a result, the differential amplifier 12
Only signal charges (SD) are output from the . The switch 44 is in the state shown in the figure, and the horizontal transfer register 36 is also in the state shown in the figure (
Since the transfer pulse is supplied as shown in d) and (e), the output signal of the differential amplifier z2 is sent to the coefficient calculating circuit z.
4 to the horizontal transfer register 36. S' indicates the charge after correction. When the correction charge of the component in the fourth row is input to the fourth transfer stage of the horizontal transfer register 36, the control electrode 38 becomes high level as shown in FIG. Same figure [with]).

(h)に示すような1周期だけの転送パルスが供給され
るので、4行目の補正電荷S’41(1)〜S’44(
1)が垂直転送レジスタ28の第1段目の転送段に供給
される。この後、同様にして3行目、2行目、1行目の
電荷が補正される。この途中の時刻t3における電荷の
移動状態を第4図ω)に示す。1行目の補正電荷が垂直
転送レジスタ28に入力されると、第3図(1)、←)
に示すように制御電極32 、 、? 4の下のチャン
ネルが導通状態になり、補正電荷S′が垂直転送レジス
タ28から各蓄積セル26に移され保持される。
Since a transfer pulse of only one period as shown in (h) is supplied, the correction charges S'41(1) to S'44(
1) is supplied to the first transfer stage of the vertical transfer register 28. Thereafter, the charges on the third, second, and first rows are corrected in the same manner. The state of charge movement at time t3 in the middle of this process is shown in FIG. 4 ω). When the correction charge in the first row is input to the vertical transfer register 28, the voltage in FIG. 3 (1), ←)
As shown in the control electrodes 32 , , ? 4 becomes conductive, and the correction charge S' is transferred from the vertical transfer register 28 to each storage cell 26 and held therein.

第2の小期間が終了すると、第1の小期間の終了後と同
様に、光電変換素子20内の電荷が蓄秩部18の垂直転
送レジスタ28に転送される。この転送終了時(h、刻
14 )のl;荷の位置を第4図(c)に示す。この後
、第3図(1)、(ハ)に示すように制御電極32.3
4に高レベルの信号が供給され、垂直転送レジスタ28
内の第2の小期間の電荷5(2)とD(2)が蓄積セル
26内に移される。これにより、蓄積セル26内で第1
の小期間の補正電荷S’ (1)と第2の小期間の電荷
(未補正)が累積される。この後、スイッチ44□ の
状態が切換えられ、累積電荷が画像信号として読み出さ
れる。ここでは、出力画像信号がテレビジョン信号のフ
ォーマットに合うように、1行おきに読み出される。そ
のだめ、第3図(1)に示す′ように、まず、制御11
を極32のみが高レベルにされるとともに、同図(ロ)
) 、 (h)に示すように垂直転送レジスタ28に転
送パルスが供給される。これにより、まず、第1.第3
行目の電荷が読み出される。そして、上述したように、
垂直転送レジスタ28から水平転送レジスタsoK電荷
が転送される毎に、電荷が水平転送レジスタ30内を水
平方向に転送される。そして、この時も5列目の成分は
レジスタ42に供給され、1列〜4列目の成分から5列
目の暗電荷が差し引かれる。この途中の時刻t@での電
荷の位置を第4図(d)に示す。第1.第3行目の電荷
が読み出されると、第3図(ホ)に示すように、制御電
極34が高レベルにされ、同様にして、第2.第4行目
の電荷が読み出される。なお、係敬掛算回路14は差動
増幅器12の出力信号に適当な係斂を掛けて水平転送レ
ジスタ36に供給するものである。ここで、各小期間毎
にこの係数を変えれば写真撮影のγ補正と同様の効果が
得られる。また、各転送レジスタでの転送効率が100
%でないと、多段転送中に電荷が減衰するが、この係数
掛算回路I4はこれに対する補償も行なうことができる
。   ′以上説明したようにこの実施例によれば、1
回の露光時間を複数の小期間に分けて、各小期間毎に暗
電流の補償を行ない、補償後の電荷を累積することによ
り、長時間露光が可能な固体撮像装置が実現される。
When the second short period ends, the charges in the photoelectric conversion element 20 are transferred to the vertical transfer register 28 of the accumulation section 18, similarly to after the first short period ends. The position of the load at the end of this transfer (h, time 14) is shown in FIG. 4(c). After this, as shown in FIG. 3(1) and (c), the control electrode 32.3
4 is supplied with a high level signal to the vertical transfer register 28.
Charges 5(2) and D(2) of the second sub-period are transferred into the storage cell 26. As a result, the first
The corrected charge S' (1) for the short period and the charge (uncorrected) for the second short period are accumulated. Thereafter, the state of the switch 44□ is changed, and the accumulated charge is read out as an image signal. Here, the output image signal is read every other line to match the format of the television signal. Instead, as shown in Fig. 3 (1), first, the control 11
Only pole 32 is set to a high level, and the same figure (b)
), a transfer pulse is supplied to the vertical transfer register 28 as shown in (h). As a result, first, the first. Third
The charges in the row are read out. And, as mentioned above,
Every time the horizontal transfer register soK charge is transferred from the vertical transfer register 28, the charge is transferred in the horizontal direction within the horizontal transfer register 30. At this time as well, the components in the fifth column are supplied to the register 42, and the dark charges in the fifth column are subtracted from the components in the first to fourth columns. The position of the charge at time t@ in the middle of this process is shown in FIG. 4(d). 1st. When the charges in the third row are read out, the control electrode 34 is set to a high level, as shown in FIG. The charges in the fourth row are read out. Incidentally, the coefficient multiplication circuit 14 multiplies the output signal of the differential amplifier 12 by an appropriate coefficient and supplies the resultant signal to the horizontal transfer register 36. Here, if this coefficient is changed for each short period, an effect similar to that of γ correction in photography can be obtained. In addition, the transfer efficiency of each transfer register is 100.
%, the charge will attenuate during multi-stage transfer, but this coefficient multiplier circuit I4 can also compensate for this. 'As explained above, according to this embodiment, 1
By dividing the exposure time into a plurality of small periods, compensating for dark current in each small period, and accumulating the charges after compensation, a solid-state imaging device capable of long-time exposure is realized.

次に、第5図を参照して第2の実施例を説明する。第1
の実施例では、光−電変換部からの電荷が一度蓄積部に
蓄積された後に補正が行なわれるが、第2の実施例では
、光電変換部からの電荷が補正された後に蓄積される。
Next, a second embodiment will be described with reference to FIG. 1st
In the second embodiment, the charge from the photoelectric conversion section is once accumulated in the storage section and then the correction is performed, but in the second embodiment, the charge from the photoelectric conversion section is accumulated after being corrected.

インターライン転送式の光電変換部50の出力端がスイ
ッチ回路52に接続される。1:::第1実施例と同様
に、光電変換部50において右端の一列の光電変換素子
は遮光される。スイッチ回路52はこの遮光されている
素子からの信号のみをサンプル/ホールド回路54へ供
給し、他は差動増幅器56の非反転入力端へ供給する。
An output end of the interline transfer type photoelectric conversion section 50 is connected to a switch circuit 52 . 1::: Similar to the first embodiment, the photoelectric conversion elements in the rightmost row of the photoelectric conversion section 50 are shielded from light. The switch circuit 52 supplies only the signal from this light-shielded element to the sample/hold circuit 54 and the other signals to the non-inverting input terminal of the differential amplifier 56.

サンプル/ホールド回路54の出力端は差動増幅器56
の反転入力端に接続される。差動増幅器56の出力端が
ミキサ58の第1入力端に接続される。ミキサ58の出
力信号が蓄積部60の書込み用水平転送しノスタ62に
供給される。蓄積部6Qは光電変換部50の光電変換素
子と対応した蓄積セルを有する。蓄積部60の読出し粗
水平転送レゾスタ66の出力端がスイッチ回路68に接
続される。スイッチ回路68はスイッチ回路52と同様
に、右端の列の蓄積セルからの信号のみをサンプル/ホ
ールド回路70へ供給し、他は差動増幅器72の非反転
入力端へ供給する。
The output terminal of the sample/hold circuit 54 is a differential amplifier 56.
connected to the inverting input terminal of An output terminal of differential amplifier 56 is connected to a first input terminal of mixer 58 . The output signal of the mixer 58 is horizontally transferred to the storage section 60 for writing and is supplied to the nostar 62 . The storage section 6Q has storage cells corresponding to the photoelectric conversion elements of the photoelectric conversion section 50. The output end of the read coarse horizontal transfer register 66 of the storage section 60 is connected to a switch circuit 68 . Switch circuit 68 , like switch circuit 52 , supplies only the signals from the storage cells in the rightmost column to sample/hold circuit 70 , and supplies the others to the non-inverting input terminal of differential amplifier 72 .

サンプル/ホールド回路70の出力端は差動増幅器72
の反転入力端に接続される。差動増幅器72の出力端が
スイッチ74の第1端子を介してミキサ58o″第2入
力端に接続される。スイッチ74の第2端子は画像信号
出力端76に接続される。ミキサ58の出力端はコノバ
レー・1タフ8の子端子にも接続される。基準電源V。
The output terminal of the sample/hold circuit 70 is a differential amplifier 72.
connected to the inverting input terminal of The output terminal of the differential amplifier 72 is connected to the second input terminal of the mixer 58o'' via the first terminal of the switch 74. The second terminal of the switch 74 is connected to the image signal output terminal 76. The output of the mixer 58 The end is also connected to the child terminal of Kono Valley 1 Tough 8. Reference power supply V.

がコンパレータ78の一端子に接続さし、コンパレータ
78の出力信号がスイッチ74の制御端に供給される。
is connected to one terminal of the comparator 78, and the output signal of the comparator 78 is supplied to the control end of the switch 74.

一方、電源vccがスタートスイッチ8Qを介してクロ
ックパルス発生器82に接続される。クロックパルス発
生器82の第1出力信号がスイッチ84を介して転送/
4’ルス発生器88へ供給されるとともに、スイッチ8
6の第1端子を介して転送パルス発生器9Qへ供給され
る。クロックパルス発生器82の第2出力信号がスイッ
チ86の第2端子を介して転送パルス発生器90へ供給
される。コンi’?レータ78の出力信号がスイッチ8
4.fJ6の制御端に供給される。転送パルス発生器8
8.90の出力信号が光電変換部50.蓄積部60にそ
れぞれ供給される。
On the other hand, power supply vcc is connected to clock pulse generator 82 via start switch 8Q. The first output signal of clock pulse generator 82 is transferred via switch 84 to
4' is supplied to the pulse generator 88 and the switch 8
6 is supplied to the transfer pulse generator 9Q. A second output signal of clock pulse generator 82 is provided to transfer pulse generator 90 via a second terminal of switch 86 . Con i'? The output signal of the regulator 78 is sent to the switch 8.
4. It is supplied to the control end of fJ6. Transfer pulse generator 8
The output signal of 8.90 is output from the photoelectric conversion unit 50. They are respectively supplied to the storage section 60.

第2実施例の動作を説明するに、各スイッチ74.84
.86は図示の状態であるとする。
To explain the operation of the second embodiment, each switch 74, 84
.. It is assumed that 86 is in the state shown in the figure.

この実施例においても、1回の露光時間は複数の小期間
に分けられ、各小期間で光電変換部50に蓄えられた電
荷は次の小期間内に補正され蓄積部60に供給されると
する。光電変換部60の右端の光電変換素子からの電荷
は睡電荷であり、スイッチ回路52はこの暗電荷が読出
されるタイミングで切り換わり暗電荷のみをサンプル/
ホールド回路54へ供給する。これにより、コンパレー
タ56の出力信号は暗電流の影響がない信号となる。こ
の信号がミキサ58を介して蓄積部60に供給される。
In this embodiment as well, one exposure time is divided into a plurality of small periods, and the charge stored in the photoelectric conversion section 50 in each small period is corrected and supplied to the storage section 60 within the next small period. do. The charge from the photoelectric conversion element at the right end of the photoelectric conversion unit 60 is a dead charge, and the switch circuit 52 switches at the timing when this dark charge is read out, and samples only the dark charge.
The signal is supplied to the hold circuit 54. As a result, the output signal of the comparator 56 becomes a signal that is not affected by dark current. This signal is supplied to storage section 60 via mixer 58.

ミキサ58の他方入力端には、蓄積部60からの信号が
供給されるので、ミキサ58によって各小期間の電荷が
累積される。ことで、この発明によれば、累積電荷が蓄
積部60に蓄積されるので、この装置の飽和電荷は光電
変換部50のそれではなく蓄積部60の容量で決まる。
Since the signal from the accumulation section 60 is supplied to the other input terminal of the mixer 58, the mixer 58 accumulates the charges of each short period. Therefore, according to the present invention, since the cumulative charge is stored in the storage section 60, the saturation charge of this device is determined by the capacitance of the storage section 60, not that of the photoelectric conversion section 50.

そのため、蓄積部60が飽和しないように、ミキサ58
の出力信号がコンパレータ78でモニタされる。ミキサ
58の出力信号が基準電源V、からの信号より大きくな
ると、蓄積部60の蓄積電荷が飽和電荷に近づいたとし
て、以後の蓄積を中止させる。
Therefore, in order to prevent the storage section 60 from becoming saturated, the mixer 58
The output signal of is monitored by a comparator 78. When the output signal of the mixer 58 becomes larger than the signal from the reference power supply V, it is assumed that the accumulated charge in the accumulation section 60 approaches the saturated charge, and the subsequent accumulation is stopped.

すなわち、コンパレータ78の出力信号が高レベルにな
ると、スイッチ74.86が切り換わり、スイッチ84
が開放される。これにより、コンパレータ72の出力信
号が画像出力端76へ供給され、転送ノ9ルス発生器8
8.90への第1クロツク/’Pルスの供給が停止され
、転送パルス発生器90へは画像信号の読出しに適した
第2クロツクツ4ルスが供給される。これにより、蓄積
部60が飽和することがない。なお、蓄積部60はMO
Sキャパシタ等でつくられるが、このような暗電流補償
は蓄積部60についても必要である。そこで、この実施
例では蓄積部60のセルのうち左端の一列のセルには蓄
積部60への信号書込みの際に零レベルの信号が書込ま
れる。そして、蓄積部60からの信号読出しの際に、こ
の左端の一列のセルからの電荷(暗電荷に対応する)を
サンプル/ホールド回路70へ供給し、暗電流の補償が
行なわれる。
That is, when the output signal of the comparator 78 becomes high level, the switches 74 and 86 are switched, and the switch 84 is switched.
will be released. As a result, the output signal of the comparator 72 is supplied to the image output terminal 76, and the output signal of the comparator 72 is supplied to the transfer noise generator 8.
8.90 is stopped, and the transfer pulse generator 90 is supplied with a second clock pulse suitable for reading out the image signal. This prevents the storage section 60 from becoming saturated. Note that the storage section 60 is an MO
This type of dark current compensation is also required for the storage section 60, although it is created using an S capacitor or the like. Therefore, in this embodiment, a zero level signal is written to the cells in the leftmost row of cells in the storage section 60 when a signal is written to the storage section 60. Then, when reading a signal from the storage section 60, the charge (corresponding to the dark charge) from the cell in the leftmost column is supplied to the sample/hold circuit 70, and dark current compensation is performed.

なお、この実施例では、光電変換部5oとしてインター
ライン転送式のCODを用いているが、これに限らず、
第6図に示すように水平転送レジスタを設けずに、垂直
転送レジスタからの電荷を並列に出力してもよい。すな
わち、光電変換部100の各列の光電変換素子からの電
荷がそれぞれ垂直転送レジスタを介して各コン・やレー
タ102の子端子に供給される。光電変換部100の遮
光されている光電変換素子からの電荷がコンパレータ1
02の一端子に供給される。
In this embodiment, an interline transfer type COD is used as the photoelectric conversion unit 5o, but the invention is not limited to this.
As shown in FIG. 6, the charges from the vertical transfer registers may be output in parallel without providing the horizontal transfer registers. That is, charges from the photoelectric conversion elements in each column of the photoelectric conversion unit 100 are supplied to the child terminals of each converter/lator 102 via the vertical transfer registers. The charge from the light-shielded photoelectric conversion element of the photoelectric conversion unit 100 is transferred to the comparator 1.
02 is supplied to one terminal.

各コンパレータ102の出力端が各ミキサ104の第1
入力端に接続される。各ミキサ104の出力信号は蓄積
部106の各列の蓄積セルに供給される。蓄積部106
は光電変換部100と同数のセルを有し、残った一列の
蓄積セルにはスイッチ108を介して接地レベルの信号
が供給される。ミキサ104の出力信号が供給される各
列の蓄積セルの出力信号は、それぞれ、コンパレータ1
10め子端子に供給され、接地レベルの信号が供給され
る列の出力信号がコンパレータllOの一端子に供給さ
れるウコンノJ?レータ110の出力信号がそれぞれの
ミキサ104の第2入力端に供給されるつ このような構成によれば補正のための処理時間が短縮さ
れるとともに、スイッチ回路、サンプル/ホールド回路
が不要になる利点を有する。
The output terminal of each comparator 102 is connected to the first output terminal of each mixer 104.
Connected to the input end. The output signal of each mixer 104 is supplied to storage cells in each column of storage section 106. Accumulation section 106
has the same number of cells as the photoelectric conversion unit 100, and a ground level signal is supplied to the remaining storage cells in one row via the switch 108. The output signal of the storage cell in each column to which the output signal of the mixer 104 is supplied is transmitted to the comparator 1.
The output signal of the column which is supplied to the 10th terminal and which is supplied with the ground level signal is supplied to one terminal of the comparator llO. With this configuration, in which the output signal of the mixer 110 is supplied to the second input terminal of each mixer 104, the processing time for correction is shortened, and a switch circuit and a sample/hold circuit are not required. has advantages.

なお、第6図に示した実施例では、信号を並列的に処理
するためコンパレータ、ミキサを多数必要とするので、
第5図と第6図を組み合わせてもよい。すなわち、通常
のインターライン方式のCCDにおいて、読出し用の水
平転送レジスタを複数個設けて数列外をまとめて並列処
理すればよい。
Note that in the embodiment shown in FIG. 6, a large number of comparators and mixers are required to process signals in parallel.
5 and 6 may be combined. In other words, in a normal interline type CCD, a plurality of horizontal transfer registers for reading may be provided to collectively process data outside the several columns in parallel.

以上説明したようにこの発明によれば長時間露光を可能
にした固体撮像装置が提供される。
As described above, according to the present invention, a solid-state imaging device capable of long-time exposure is provided.

なお、この発明は上述した実施例に限定されず、この発
明の範囲内で種々変更可能である。
Note that this invention is not limited to the embodiments described above, and various modifications can be made within the scope of this invention.

たとえば、光電変換部からの信号読出し、および、暗電
流検出のための遮光素子の配置は上述の例に限定されな
い。
For example, the arrangement of the light shielding element for reading out signals from the photoelectric conversion unit and detecting dark current is not limited to the above example.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明による固体撮像装置の一実施例を示す
図、第2図はこの動作原理を示す図、第3図(−)〜f
n)はこの動作を示すタイムチャート、第4図C)〜(
d)は電荷の転送を示す図、第5図。 第6図はそれぞれこの発明の第2.第3実施例を示す図
でおる。 z2・・・差動増幅器、20・・・光電変換素子、26
・・・蓄積セル、30.36・・・水平転送レジスタ、
32,34.3FJ、40・・・制御電極、42・・・
暗電流保持用レジスタ。 出願人代理人  弁理士 鈴 江 武 彦図面の降出(
内容に変更なし) 第1 図 第2図 Δt Δt △t 第4図(a) 第4図(b) 第4図(C) 第4図(d) 第6図 第1頁の続き 0発 明 者 森田晃正 東京都渋谷区幡ケ谷2丁目43番 2号才リンパス光学工業株式会 社内 0発 明 者 松井宏 社内 特許庁長官 若杉和夫  殿 1.事件の表示 特願昭57−104321 号 3、補正をする者 事件との関係 特許出願人 (θ37)オリンパス光学工業株式会社4、代理人 5、自発補正
Fig. 1 is a diagram showing an embodiment of the solid-state imaging device according to the present invention, Fig. 2 is a diagram showing the principle of operation, and Figs. 3 (-) to f.
n) is a time chart showing this operation, and Fig. 4 C) to (
d) is a diagram showing charge transfer, FIG. FIG. 6 shows the second example of this invention. This is a diagram showing a third embodiment. z2... Differential amplifier, 20... Photoelectric conversion element, 26
...Storage cell, 30.36...Horizontal transfer register,
32, 34.3FJ, 40... control electrode, 42...
Dark current holding register. Applicant's agent Patent attorney Takehiko Suzue Submission of drawings (
No change in content) 1 Figure 2 Δt Δt △t Figure 4 (a) Figure 4 (b) Figure 4 (C) Figure 4 (d) Figure 6 Continuation of page 1 0 Invention Person: Terumasa Morita, 2-43-2 Hatagaya, Shibuya-ku, Tokyo, Inc., Lymphus Optical Industry Co., Ltd. Author: Hiroshi Matsui, Director of the In-house Patent Office, Kazuo Wakasugi, 1. Display of the case Patent application No. 104321/1989 3, Person making the amendment Relationship to the case Patent applicant (θ37) Olympus Optical Industry Co., Ltd. 4, Agent 5, Voluntary amendment

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上に形成され遮光されていないマトリクス状
の多数の光電変換素子からなる第1光電変換部および遮
光されている第2光電変換部と、蓄積部とを具備し、−
回の露光時間を複数の小期間に分けて各小期間毎に前記
第1光電変換部の電荷から前記第2光電変換部の可、荷
を差し引いた電荷を前記蓄積部を用いて累積する固体撮
像装置。
comprising a first photoelectric conversion section formed on a semiconductor substrate and formed of a large number of photoelectric conversion elements in a matrix that is not shielded from light, a second photoelectric conversion section that is shielded from light, and a storage section, -
A solid body that divides the exposure time into a plurality of small periods and uses the accumulation section to accumulate charges obtained by subtracting the charge of the second photoelectric conversion section from the charge of the first photoelectric conversion section for each small period. Imaging device.
JP57104321A 1982-06-17 1982-06-17 Solid-state image pickup device Pending JPS58220576A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57104321A JPS58220576A (en) 1982-06-17 1982-06-17 Solid-state image pickup device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57104321A JPS58220576A (en) 1982-06-17 1982-06-17 Solid-state image pickup device

Publications (1)

Publication Number Publication Date
JPS58220576A true JPS58220576A (en) 1983-12-22

Family

ID=14377665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57104321A Pending JPS58220576A (en) 1982-06-17 1982-06-17 Solid-state image pickup device

Country Status (1)

Country Link
JP (1) JPS58220576A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6455974A (en) * 1987-08-26 1989-03-02 Nec Corp Solid-state image pickup device
US4816916A (en) * 1986-09-30 1989-03-28 Nec Corporation CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same
US5539458A (en) * 1992-11-16 1996-07-23 Fuji Xerox Co., Ltd. TFT-drive image sensor capable of producing an offset-free image signal

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4816916A (en) * 1986-09-30 1989-03-28 Nec Corporation CCD area image sensor operable in both of line-sequential and interlace scannings and a method for operating the same
JPS6455974A (en) * 1987-08-26 1989-03-02 Nec Corp Solid-state image pickup device
US5539458A (en) * 1992-11-16 1996-07-23 Fuji Xerox Co., Ltd. TFT-drive image sensor capable of producing an offset-free image signal

Similar Documents

Publication Publication Date Title
US6525769B1 (en) Method and apparatus to compensate for dark current in an imaging device
US6091449A (en) MOS-type solid-state imaging apparatus
US4739495A (en) Solid-state imager defect corrector
TWI461060B (en) Image sensors with blooming reduction mechanisms
US7352400B2 (en) Solid-state image pickup apparatus having a differential output
EP0918434A2 (en) Photoelectric conversion device
US6300978B1 (en) MOS-type solid-state imaging apparatus
US20020149688A9 (en) MOS-type solid-state imaging apparatus
US8085324B2 (en) Solid-state imaging apparatus
US4558366A (en) Smear reduction in solid state television camera
KR20040069183A (en) Image pick-up device and camera system comprising an image pick-up device
US6914627B1 (en) Method and apparatus for digital column fixed pattern noise canceling for a CMOS image sensor
CN105723700A (en) Pixel circuit with constant voltage biased photodiode and related imaging method
EP0140266B1 (en) Ccd picture element defect compensating apparatus
CN102196199A (en) Solid-state image taking apparatus, method for driving solid-state image taking apparatus and electronic apparatus
CN101193203A (en) Image sensors with output noise reduction mechanisms
JPH11220662A (en) Noise compensating circuit for image sensor
US5144444A (en) Method and apparatus for improving the output response of an electronic imaging system
US20080112016A1 (en) Solid-state imaging apparatus
JP3297946B2 (en) Charge transfer device
US4562473A (en) Dark current sensing with a solid-state imager having a CCD line register output
US10484618B1 (en) Ultra-high dynamic range CMOS sensor
JPS58220576A (en) Solid-state image pickup device
TW200840336A (en) Dim row suppression system and method for active pixel sensor arrays
US20050139749A1 (en) Image sensor with improved sensitivity and method for driving the same