JPS58215130A - Signal switching circuit - Google Patents
Signal switching circuitInfo
- Publication number
- JPS58215130A JPS58215130A JP9887082A JP9887082A JPS58215130A JP S58215130 A JPS58215130 A JP S58215130A JP 9887082 A JP9887082 A JP 9887082A JP 9887082 A JP9887082 A JP 9887082A JP S58215130 A JPS58215130 A JP S58215130A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current source
- transistors
- transistor group
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/603—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors with coupled emitters
Landscapes
- Electronic Switches (AREA)
Abstract
Description
【発明の詳細な説明】
本発明は、主にトランジスタによって構成される信号切
換回路に関し、簡単でかつ伝達信号に対するスイッチの
影響を抑えることを目的とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a signal switching circuit mainly composed of transistors, and aims to simplify the circuit and suppress the influence of the switch on the transmitted signal.
第1図に従来のアナログ信号切換回路の一例を示す。N
PN)ランジスタ1と2、及び3と4はそれぞれ第1と
第2の差動増幅器を構成し、トランジスタ1と3のコレ
クタは共通の負荷7を介して電源15につながっており
、トランジスタ2゜4のコレクタは共通の負荷8を介し
て前記電源15に接続されている。まだ、トランジスタ
1と4のベースは、共通に定電圧源11に接続され、ト
ランジスタ2と3のベースが、切替信号の入力端子12
を構成している。一方、トランジスタ5および6はそれ
ぞれ等しいエミッタ抵抗9,1oを持ち、各ベースに接
続された入力端子13.14より切替えられるべき入力
信号がそれぞれ入力される。そして各コレクタは各々前
記第1の差動増巾器を形成するトランジスタ1,2のエ
ミッタと第2の差動増幅器を構成するトランジスタ3,
4のエミッタに接続されている。入力端子13.14に
入力された両人力信号は前記切替信号入力端子により入
力される信号によって出力端子16に切り替わって出力
される。FIG. 1 shows an example of a conventional analog signal switching circuit. N
PN) Transistors 1 and 2 and 3 and 4 constitute first and second differential amplifiers, respectively, the collectors of transistors 1 and 3 are connected to a power supply 15 via a common load 7, and transistors 2° 4 are connected to the power source 15 via a common load 8. Still, the bases of transistors 1 and 4 are commonly connected to the constant voltage source 11, and the bases of transistors 2 and 3 are connected to the switching signal input terminal 12.
It consists of On the other hand, transistors 5 and 6 have equal emitter resistances 9 and 1o, respectively, and input signals to be switched are inputted from input terminals 13 and 14 connected to their bases, respectively. Each collector has an emitter of transistors 1 and 2 forming the first differential amplifier, and a transistor 3 forming the second differential amplifier.
It is connected to the emitter of 4. The two-person power signal input to the input terminals 13 and 14 is switched to the output terminal 16 and outputted by the signal input from the switching signal input terminal.
以上の構成における動作を説明する。The operation in the above configuration will be explained.
第1図において、切替端子12の切替信号の電圧がトラ
ンジスタ1及び4を充分にONしうる時、トランジスタ
2及び3がOFFとなり、信号入力端子14に入力され
た信号はトランジスタ4がオンであるから、出力端子1
6に反転して現われてくる。In FIG. 1, when the voltage of the switching signal at the switching terminal 12 is sufficient to turn on transistors 1 and 4, transistors 2 and 3 are turned off, and the signal input to the signal input terminal 14 turns on transistor 4. From, output terminal 1
6 appears inverted.
一方、信号入力端子13の信号は−トランジスタ2がオ
フ、トランジスタ1がオンであるだめ、トランジスタ1
のコレクタであるa点に伝達されても、出力端子16に
は出力されず、結局信号入力端子14の信号のみが出力
される。On the other hand, the signal at the signal input terminal 13 is negative because transistor 2 is off and transistor 1 is on.
Even if the signal is transmitted to point a, which is the collector of , it is not output to the output terminal 16, and in the end, only the signal at the signal input terminal 14 is output.
逆に、切替端子12の切替信号の電圧が定電圧源11に
比較して低く、トランジスタ1及び4がONとなりえな
い時には、トランジスタ2及び3がONとなり、信号入
力端子13に入力された信号はトランジスタ2がオンで
あるから、出力端子16に反転して現われてくる。−力
信号入力端子14の信号はトランジスタ4がオフ、トラ
ンジスタ3がオンであるので、a点に伝達されても、出
力端子16には出力されず、結局、信号入力端子13の
信号のみが伝達され出力される。Conversely, when the voltage of the switching signal at the switching terminal 12 is lower than that of the constant voltage source 11 and transistors 1 and 4 cannot be turned on, transistors 2 and 3 are turned on, and the signal input to the signal input terminal 13 is turned on. Since transistor 2 is on, it appears at output terminal 16 in an inverted form. - Since the signal at the force signal input terminal 14 is transmitted to point a, since transistor 4 is off and transistor 3 is on, it is not output to the output terminal 16, and in the end, only the signal at the signal input terminal 13 is transmitted. and output.
以上のように切替信号入力端子12の信号によって入力
端子13.14の印加信号が切り替わって出力端子16
に出力される。As described above, the signals applied to the input terminals 13 and 14 are switched by the signal at the switching signal input terminal 12, and the output terminal 16
is output to.
しかしながら、上記従来例においては前述のようにコレ
クタより信号を取り出す構成のだめ信号が反転してしま
う。まだ同時に信号の切替だけでなく、レベルシフトも
行なうこととなり、信号伝達に著しい妨げとなる場合が
ある。さらに、抵抗7と9の組、および抵抗8と10の
組の構成差が生じやすく、そのだめに切替時のオフセッ
トを生じてなめらかな切替とならない。そしてこのオフ
セットを減少させるために、比較的コスト高となる。以
、Lのような欠点があった6
本発明は上記従来例の欠点を軽減するものであり、以下
に本発明の一実施例にういて、第2図を用いて説明する
。However, in the conventional example, the signal is inverted due to the structure in which the signal is taken out from the collector as described above. Not only signal switching but also level shifting must be performed at the same time, which may seriously impede signal transmission. Furthermore, differences in configuration tend to occur between the set of resistors 7 and 9 and the set of resistors 8 and 10, and as a result, an offset occurs at the time of switching, making it difficult to switch smoothly. Reducing this offset is relatively costly. The present invention is intended to alleviate the above-mentioned drawbacks of the conventional example, and one embodiment of the present invention will be described below with reference to FIG. 2.
第2図の17と19および18と20はそれぞれカスケ
ード接続された一組のNPN)ランジスタであり、トラ
ンジスタ19および20のエミッタは、共通の第1の定
電流源23に接続されている。ダイオード21.22は
特性が等しく、その各カソードは、前記トランジスタ1
7と19および18と20のカスケード接続点Cおよび
dに接続され、各アノードは、共通に第2の定電流源2
4と、出力端子29に接続されている。In FIG. 2, 17 and 19 and 18 and 20 are a set of cascade-connected NPN transistors, respectively, and the emitters of transistors 19 and 20 are connected to a common first constant current source 23. The diodes 21, 22 are of equal characteristics, each cathode of which is connected to the transistor 1.
7 and 19 and 18 and 20, and each anode is connected to the second constant current source 2 in common.
4 and the output terminal 29.
入力信号は、トランジスタ17.18の各ベースに接続
された入力端子25.26に加えられる。The input signal is applied to input terminals 25.26 connected to the respective bases of transistors 17.18.
この時、トランジスタ17.18のバイアスは、トラン
ジスタ19あるいは20がオンの時、トランジスタ17
あるいは18もオンとなるように設定しである。切替信
号はトランジスタ19,20、の各ベースに接続された
入力端子27,28に加えられるが、具体的には、入力
端子27に加えられた信号でトランジスタ19がオンし
、トランジスタ20がオフとなるように入力端子28に
は入力端子27と逆極性の信号が加えられる。すなわち
、どれか1つのトランジスタがオンするような信号にな
っている。At this time, the bias of transistors 17 and 18 is the same as that of transistor 17 when transistor 19 or 20 is on.
Alternatively, 18 can also be set to be on. The switching signal is applied to input terminals 27 and 28 connected to the bases of transistors 19 and 20, but specifically, the signal applied to input terminal 27 turns on transistor 19 and turns off transistor 20. A signal having a polarity opposite to that of the input terminal 27 is applied to the input terminal 28 so that In other words, the signal is such that any one transistor is turned on.
次に上記実施例の動作について説明する。Next, the operation of the above embodiment will be explained.
切替信号入力端子27の切替信号によりトランジスタ1
9がオンとなった場合、トランジスタ20はオフであり
、入力端子26に加えられた信号によりトラン・ンスタ
19がオンとなれば、トランジスタ17とダイオード2
1もオンとなる。一方一トランジスタ20がオフである
からトランジスタ18とダイオード22はオフであり、
入力端子26の信号だけが出力端子29に伝達される。The switching signal of the switching signal input terminal 27 causes the transistor 1 to
When transistor 9 is turned on, transistor 20 is off, and when transformer 19 is turned on by the signal applied to input terminal 26, transistor 17 and diode 2 are turned on.
1 is also turned on. On the other hand, since one transistor 20 is off, transistor 18 and diode 22 are off,
Only the signal at input terminal 26 is transmitted to output terminal 29.
逆に、切替信号がトランジスタ20だけをオンとする場
合は、トランジスタ18とダイオード22がオンとなる
。一方、トランジスタ19がオフであるからトランジス
タ17とダイオード21はオフであり、入力端子26に
加えられた信号だけが出力端子29に伝達される。ここ
で、第1の定電゛流源23の電流値工2を10とし、負
荷として第2の定電流源24を使用して、その電流値工
1をAl0にしておく。Conversely, when the switching signal turns on only transistor 20, transistor 18 and diode 22 turn on. On the other hand, since transistor 19 is off, transistor 17 and diode 21 are off, and only the signal applied to input terminal 26 is transmitted to output terminal 29. Here, the current value 2 of the first constant current source 23 is set to 10, the second constant current source 24 is used as a load, and the current value 1 is set to Al0.
以上の構成によれば、以下に示すような効果が得られる
。According to the above configuration, the following effects can be obtained.
(−) 定電流源23.24の構成が、上記のようで
あることから、次のような利点がある。(-) Since the configuration of the constant current sources 23 and 24 is as described above, there are the following advantages.
オンとなったダイオード21あるいは22の順方向電圧
降下VDは、
なる。The forward voltage drop VD of the diode 21 or 22 that is turned on is as follows.
一方トランジスタ17あるいは18が、オンした時のエ
ミッタ電流Ixは、 I2:IOであるから1−Iz−
I+ −172In となる。したがってここで、Is
−二IS2となるようなトランジスタとダイオードを選
べば、VBII=VDとなる、これにより、伝達信号の
直流電圧レベルをvXNとすると出力での直流レベルV
oUTはVOIIT =”In+ −VBK +VD
=VIl+である。On the other hand, when the transistor 17 or 18 is turned on, the emitter current Ix is 1-Iz- since I2:IO
It becomes I+ -172In. Therefore, here, Is
-2IS2 If the transistor and diode are selected, VBII=VD. Therefore, if the DC voltage level of the transmission signal is vXN, the DC level at the output is V
oUT is VOIIT =”In+ −VBK +VD
=VII+.
したがって、上記条件を設定することにより簡単な構成
で信号切換でレベルシフトがなくなるという効果が得ら
れる。Therefore, by setting the above conditions, it is possible to obtain the effect that level shift is eliminated by signal switching with a simple configuration.
(b) まだ、相対するダイオードと2つのトランジ
スタを、この場合ではトランジスタ17と18゜19と
20、ダイオード21と22の特性を同等とすることに
より、簡単な構成のまま、オフセットが著しく改善され
るという効果を有する。(b) Still, by making the characteristics of the opposing diodes and two transistors, in this case transistors 17 and 18, 19 and 20, and diodes 21 and 22, the same, the offset can be significantly improved while keeping the configuration simple. It has the effect of
この場合は集積回路によって比較的容易に達成できると
いう効果を有するー
(C)入力信号用のトランジスタのエミッタから出力を
取り出すことを基本とするので、信号が反転しないとい
う利点を有する。This case has the advantage that it can be achieved relatively easily using an integrated circuit.(C) Since the output is basically taken out from the emitter of the input signal transistor, it has the advantage that the signal is not inverted.
(d) 上記に加えて、第3図に示す第2の実施例の
ように1組のカスケード接続トランジスタ30゜31と
ダイオード32を1mとしてトランジスタ31のエミッ
タを第1の定電流源23に接続し、ダイオード32のア
ノードを第2の定電流源24に接続することで、定電流
源の電流値を変えることなく、切り替え可能な入力信号
が増やせる。(d) In addition to the above, as in the second embodiment shown in FIG. However, by connecting the anode of the diode 32 to the second constant current source 24, the number of input signals that can be switched can be increased without changing the current value of the constant current source.
すなわち、上記の例のような2つのトランジスタとダイ
オードの構成だけをイ」加することで、容易に多入力切
替スイッチを構成できるという利点も有する。That is, there is also the advantage that a multi-input selector switch can be easily configured by adding only the configuration of two transistors and a diode as in the above example.
また−PNP)ランジスタを用いだ一実施例を第4図に
示す。PNP )ランジスタを17′。An embodiment using a -PNP) transistor is shown in FIG. PNP) transistor 17'.
18′、19′、20′のトランジスタに用いた場合は
、トランジスタ17′、18′のエミッタにそれぞれダ
イオードのアノードを接続し、ダイオードの各カソード
は定電流源24′と出力端子29′に接続し、他の接続
を前述の回路と同様にすることで、前記同様の効果が得
られる。When used as transistors 18', 19', and 20', the anodes of the diodes are connected to the emitters of the transistors 17' and 18', and the cathodes of the diodes are connected to the constant current source 24' and the output terminal 29'. However, by making other connections similar to those of the circuit described above, the same effects as described above can be obtained.
以上に示しだように本発明によれば、レベルシフトを除
去でき、オフセットを抑え、信号が反転することなく、
さらに多入力構成可能となり、アナログ・スイッチとし
ては、バイポーラICにおける応用も含めて、有用性の
高いものである。As shown above, according to the present invention, level shifts can be removed, offsets can be suppressed, and signals can be prevented from being inverted.
Furthermore, it is possible to configure multiple inputs, making it highly useful as an analog switch, including applications in bipolar ICs.
第1図は、従来の信号切換回路を示す電気回路図、第2
図は、本発明の信号切換回路の一実施例を示す電気回路
図、第3図は本発明の他実施例である多入力構成例を3
人力構成とした時の電気回路図、第4図は本発明の他の
実施例であるPNP型トランジスタを用いた時の電気回
路図である。
17.18,19,20,30.31・・・・・・NP
Nトランジスタ、17’、 18’、 19’、 20
’・・・・・・PNPトランジスタ、21 、22 、
32 、21’、 22’・・・・・・ダイオード+
23 、24 、23’、 24’・・・・・・定電流
源。
代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図
第 2 図
第3図
第4図Figure 1 is an electric circuit diagram showing a conventional signal switching circuit;
The figure is an electric circuit diagram showing one embodiment of the signal switching circuit of the present invention, and FIG.
FIG. 4 is an electric circuit diagram when a PNP type transistor is used, which is another embodiment of the present invention. 17.18, 19, 20, 30.31...NP
N transistors, 17', 18', 19', 20
'...PNP transistor, 21, 22,
32, 21', 22'...Diode+
23, 24, 23', 24'...constant current source. Name of agent: Patent attorney Toshio Nakao and 1 other person No. 1
Figure 2 Figure 3 Figure 4
Claims (4)
接続された複数のNPN )ランジスタよりなる第1の
トランジスタ群と、エミッタが前記第1トランジス2群
の各コレクタにそれぞれ接続された複数のNPN )ラ
ンジスタよりなる第2のトランジスタ群と、出力端とな
る負荷と、アノードが前記負荷の出力端を共通として接
続された複数のダイオードとを有し、前記ダイオードの
各カソードが対となる前記第2のトランジスタ群の各エ
ミッタに接続され、前記第1のトランジスタ群の各ベー
スに切替信号を入力し。 前記第2のトランジスタ群の各ベースに切換えられる信
号を入力する構成を特徴とする信号切換回路。(1) A constant current source and a plurality of NPN transistors each having an emitter connected to the constant current source;) A first transistor group consisting of a transistor; and a plurality of NPN transistors each having an emitter connected to each collector of the second group of first transistors. (NPN) comprising a second group of transistors consisting of transistors, a load serving as an output end, and a plurality of diodes whose anodes are connected to the output end of the load in common, and the cathodes of each of the diodes form a pair. It is connected to each emitter of the second transistor group and inputs a switching signal to each base of the first transistor group. A signal switching circuit characterized in that a signal to be switched is input to each base of the second transistor group.
流値は、第1のトランジスタ群のエミッタに接続された
定電流源の電流値の略捧であることを特徴とする特許請
求の範囲第1項記載の信号切換回路。(2) A patent claim characterized in that the common load serving as the output end is a constant current source, and the current value thereof is approximately the current value of the constant current source connected to the emitter of the first transistor group. The signal switching circuit according to item 1.
続された複数のPNPトランジスタよりなる第1のトラ
ンジスタ群と、エミッタが前記第1トランジスタ群の各
コレクタにそれぞれ接続された複数のPNP )ランジ
スタよりなる第2のトランジスタ群と、出力端となる負
荷と、カソードが前記負荷の出力端を共通として接続さ
れた複数のダイオードとを有し、前記ダイオードの各ア
ノードが対となる前記第2のトランジスタ群の各エミッ
タに接続され、前記第1のトランジスタ群の各ベースに
切替信号を入力し、前記第2のトランジスタ群の各ベー
スに切換えられる信号を入力することを特徴とする信号
切換回路。(3) a constant current source, a first transistor group consisting of a plurality of PNP transistors whose emitters are each connected to the current source, and a plurality of PNP transistors whose emitters are respectively connected to the collectors of the first transistor group) A second transistor group including a transistor group, a load serving as an output end, and a plurality of diodes whose cathodes are connected to the output end of the load in common, and each of the anodes of the diodes is connected to the second A signal switching circuit connected to each emitter of a transistor group, inputting a switching signal to each base of the first transistor group, and inputting a switching signal to each base of the second transistor group. .
電流値は第1のトランジスタ群のエミッタに接続された
電流値の略凭であることを特徴とする特許請求の範囲第
3項記載の信号切換回路。(4) Claim 3, characterized in that the common load serving as the output terminal is a constant current source, and its current value is approximately the same as the current value connected to the emitter of the first transistor group. The signal switching circuit described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9887082A JPS58215130A (en) | 1982-06-08 | 1982-06-08 | Signal switching circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9887082A JPS58215130A (en) | 1982-06-08 | 1982-06-08 | Signal switching circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58215130A true JPS58215130A (en) | 1983-12-14 |
Family
ID=14231213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9887082A Pending JPS58215130A (en) | 1982-06-08 | 1982-06-08 | Signal switching circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58215130A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172519A (en) * | 1987-01-09 | 1988-07-16 | Matsushita Electric Ind Co Ltd | Analog switch circuit |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5444191A (en) * | 1977-09-10 | 1979-04-07 | Nikoraebuitsuchi Koshiyu Yurii | Holder for fuel feeder for nuclear reactor |
-
1982
- 1982-06-08 JP JP9887082A patent/JPS58215130A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5444191A (en) * | 1977-09-10 | 1979-04-07 | Nikoraebuitsuchi Koshiyu Yurii | Holder for fuel feeder for nuclear reactor |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63172519A (en) * | 1987-01-09 | 1988-07-16 | Matsushita Electric Ind Co Ltd | Analog switch circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4053796A (en) | Rectifying circuit | |
US3700921A (en) | Controlled hysteresis trigger circuit | |
GB1596249A (en) | Analogue switching circuits | |
US4779059A (en) | Current mirror circuit | |
US6288660B1 (en) | BiCMOS circuit for controlling a bipolar current source | |
US4501933A (en) | Transistor bridge voltage rectifier circuit | |
JPS58215130A (en) | Signal switching circuit | |
KR960012794B1 (en) | Stereo demodulator | |
JPH0738557B2 (en) | Active filter circuit | |
JP2906461B2 (en) | Temperature sensor circuit | |
JP2998258B2 (en) | Switch circuit | |
EP0750393A2 (en) | A high voltage operational amplifier output stage | |
EP0486986B1 (en) | Buffer circuit | |
JP2723563B2 (en) | Variable current source | |
JPS62222715A (en) | Switch circuit | |
US3238379A (en) | Electrical logical circuit | |
US3638041A (en) | Sample and hold trigger circuit | |
KR940003081Y1 (en) | Diff amplifier | |
JP2592990B2 (en) | Voltage control circuit | |
SU1684909A1 (en) | Push-pull power amplifier | |
JPS58202626A (en) | Logical circuit | |
JPS6141211A (en) | Nonlinear output compensation circuit | |
JPH0254966B2 (en) | ||
JPS59151534A (en) | Device for discriminating ternary input | |
JPH0358603A (en) | Gain control circuit |