JPS58213542A - Device for detecting and correcting of error of hamming code - Google Patents

Device for detecting and correcting of error of hamming code

Info

Publication number
JPS58213542A
JPS58213542A JP9651882A JP9651882A JPS58213542A JP S58213542 A JPS58213542 A JP S58213542A JP 9651882 A JP9651882 A JP 9651882A JP 9651882 A JP9651882 A JP 9651882A JP S58213542 A JPS58213542 A JP S58213542A
Authority
JP
Japan
Prior art keywords
code
error
memory
hamming
hamming code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9651882A
Other languages
Japanese (ja)
Other versions
JPS6349410B2 (en
Inventor
Shunichi Nakamura
俊一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9651882A priority Critical patent/JPS58213542A/en
Publication of JPS58213542A publication Critical patent/JPS58213542A/en
Publication of JPS6349410B2 publication Critical patent/JPS6349410B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13Linear codes
    • H03M13/19Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes

Abstract

PURPOSE:To detect and correct an error at a high speed, by adding a Hamming code before correction is added to an address input of a memory and reading out a corrent Hamming code previously stored as data or a code indicating the detection of an incorrectable error from said memory. CONSTITUTION:Nine addresses in A1 correspond to a correct code and one bit error code in the codes of Hamming code No.al. The correct code (00001110) and the one bit error code (other eight-bit code) are the addresses as they are. All the stored data corresponding to the nine addresses are the correct code of the code No.al. The same rule is applied to A2 and thereafter. All the data stored in the memory which correspond to the addresses included in Z are 11111111 and are not included in the Hamming codes shown in the figure, indicating that detection of an incorrectable error. If a Hamming code before correction is inputted to said memory address input, one bit error correction or error correction of two bits or more is detected instantaneously.

Description

【発明の詳細な説明】 この発明は、1ビツト訂正可能なチェックビットが付加
されたハミング符号の誤り訂正および検出装置に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an error correction and detection device for a Hamming code to which a 1-bit correctable check bit is added.

1ビツト訂正可能なチェックビットが付加されたハミン
グ符号は、たとえばテレビ文字多重放送に用いられる。
A Hamming code to which a 1-bit correctable check bit is added is used, for example, in television teletext broadcasting.

テレビ文字多重放送は、昭和56年3月の電波技術審議
会答申によれば、以下に述べる方式により行なわれる。
According to the report of the Radio Technology Council in March 1982, television teletext broadcasting is carried out using the method described below.

文字放送の画面は全面固定表示の場合のページ(全表示
区画)を基準として、この区画が小区画(色ブロック)
に分割される。全表示区画を構成する色ブロツク数は、
横31ブロック×縦17段の合成527とされる。色ブ
ロックを構成する画素数は横8ドツトX112ドツトと
され、全表示区画は横248ドツト×縦204ドツトの
合計50592ドツ]・の画素で構成される。画素の横
方向の列をパターンラインと言い、全表示区画はパター
ンライン204本で構成される。
On the teletext screen, this section is a small section (color block) based on the full-page fixed display page (full display section).
divided into The number of color blocks that make up the entire display section is
The result is a combination of 527 blocks of 31 blocks horizontally and 17 stages vertically. The number of pixels constituting a color block is 8 dots horizontally x 112 dots, and the entire display section is composed of 248 dots horizontally x 204 dots vertically, a total of 50,592 pixels. A horizontal row of pixels is called a pattern line, and the entire display section is composed of 204 pattern lines.

文字、図形パターンを横方向に走査して画像を1パター
ンライン248ドツトに分解したドツト情報や制御信号
などの文字放送のためのすべてのディジタルデータ信号
(文字信号)は、データパケットを単位として、テレビ
ジョン映像信号の垂直m線悄去朔間における走査線番号
の第108(偶数フィールドでは第273H)から第2
1H(同第2848)の闇の任意の2走査線に、データ
パケットごとに時分割で重畳される。
All digital data signals (character signals) for teletext broadcasting, such as dot information and control signals obtained by scanning characters and graphic patterns horizontally and decomposing the image into 248 dots per pattern line, are divided into data packets as a unit. Scanning line numbers 108th (273H in even fields) to 2nd in the vertical m-line interval of the television video signal
Each data packet is time-divisionally superimposed on two arbitrary scanning lines of 1H (No. 2848).

第1図はデータパケットの構造を示す概略説明図である
。データパケットには、番組番号やページ番号などペー
ジ全体にかかわる制御信号を伝送するページ制御パケッ
ト(PCP) 、色ブロックごとの着色や明滅やコンシ
ールなどを指定する色信号を伝送するカラーコードパケ
ット(CCP)、文字、図形パターンを横走査して得ら
れる2値デイジタルデータを伝送するパターンデータパ
ケット(PDP)(前述の1パターンラインがPDP1
パケットに含まれる)、横スクロールのための信号を伝
送する横スクロールデータパケット(HDP)、送出中
の文字放送番組の番組番号を伝送する番組索引パケット
(PIP)、重畳区間に放送用データパケットを伝送で
きないときに送出するダミーパケット(DMP)の6種
類がある。データパケットはヘッダ部とこれに続く情報
データ部とからなり、ヘッダ部は同期用のクロック・ラ
ン・イン信号(CR)と、フレーム同期用のフレーミン
グコード信号(FC)と、放送サービスの種類を示すサ
ービス識別/割込信号(SI/IN>と、データパケッ
トの種類を示すデータ識別信号(DI)とで構成され、
情報データ部はパターンデータと制御信号とで構成され
る。ヘッダ部は48ビツト、情報データ部は248ビツ
トからなり、データパケット全体は296ビツトからな
る。
FIG. 1 is a schematic diagram showing the structure of a data packet. Data packets include page control packets (PCP) that transmit control signals related to the entire page such as program number and page number, and color code packets (CCP) that transmit color signals that specify coloring, blinking, concealment, etc. for each color block. ), a pattern data packet (PDP) that transmits binary digital data obtained by horizontally scanning character and graphic patterns (the above-mentioned one pattern line is a PDP1
(included in the packet), a horizontal scroll data packet (HDP) that transmits a signal for horizontal scrolling, a program index packet (PIP) that transmits the program number of the teletext program being transmitted, and a broadcast data packet in the superimposed section. There are six types of dummy packets (DMP) that are sent when transmission is not possible. A data packet consists of a header section and an information data section following it. The header section contains a clock run-in signal (CR) for synchronization, a framing code signal (FC) for frame synchronization, and information indicating the type of broadcasting service. It consists of a service identification/interrupt signal (SI/IN) indicating the type of data packet, and a data identification signal (DI) indicating the type of data packet.
The information data section is composed of pattern data and control signals. The header section consists of 48 bits, the information data section consists of 248 bits, and the entire data packet consists of 296 bits.

第2図は、テレビ文字多重放送受信装瞳の一例を示す概
略ブロック図である。構成において、普通のテレビジョ
ン受信機を構成する部分は、アンテナ1が接続されたチ
ューナ2が中間周波増幅回路3と映像増幅回路16と出
力インターフェイス回路12とを介してブラウン管13
に接続されて構成される。文字信号受信部分は、中間周
波増幅回路3が抜取り回路4を介してバッフ7メモリ5
と接続され、バッファメモリ5とマイクロプロセッサな
どの中央処理装置(CPU)6とパターンメモリ7とカ
ラーメモリ8と番組選択装*ioとROM14とRAM
15とがパスライン9を通じてそれぞれ接続され、パタ
ーンメモリ7とカラーメモリ8とには続出制御回路11
が接続され、パターンメモリ7とカラーメモリ8とが出
力インターフェイス回路12に接続されて構成される。
FIG. 2 is a schematic block diagram showing an example of the pupil of a television teletext receiver. In the configuration, the parts constituting an ordinary television receiver include a tuner 2 to which an antenna 1 is connected, and a cathode ray tube 13 via an intermediate frequency amplification circuit 3, a video amplification circuit 16, and an output interface circuit 12.
connected to and configured. In the character signal receiving part, the intermediate frequency amplification circuit 3 is connected to the buffer 7 memory 5 via the sampling circuit 4.
, a buffer memory 5, a central processing unit (CPU) 6 such as a microprocessor, a pattern memory 7, a color memory 8, a program selection device*io, a ROM 14, and a RAM.
15 are connected to each other through a pass line 9, and a continuous control circuit 11 is connected to the pattern memory 7 and color memory 8.
The pattern memory 7 and the color memory 8 are connected to the output interface circuit 12.

動作において、アンテナ11により受信された文字信号
を重畳したテレビジョン信号は、チューナ2によってチ
ャネル選択されかつ映像中間周波に変換され、さらに映
像中間周波増幅回路3で増幅検波されて映像信号に変換
される。通常のテレビジョン放送を受信するときは、こ
の映像信号が映像増幅回路16で増幅され出力インター
フェイス回路12を介してブラウン管13をドライブす
る。一方文字放送受信の場合、抜取り回路4で映像信号
に重畳された文字信号が映像信号から分離され、この文
字信号は−Hバッファメモリ5に一時的に記憶される。
In operation, a television signal received by the antenna 11 and superimposed with a character signal is channel-selected by the tuner 2 and converted into a video intermediate frequency, and further amplified and detected by the video intermediate frequency amplification circuit 3 and converted into a video signal. Ru. When receiving normal television broadcasting, this video signal is amplified by a video amplification circuit 16 and driven to a cathode ray tube 13 via an output interface circuit 12. On the other hand, in the case of teletext reception, the character signal superimposed on the video signal is separated from the video signal by the sampling circuit 4, and this character signal is temporarily stored in the -H buffer memory 5.

バッファメモリ5は、送出されてくる文字信号のビット
レートがCPU6のデータ処理速度よりも格段に速いた
め、一旦1パケット分の文字信号をこれに記憶させて、
次の文字信号が来るまでの闇にCPU6が必要に応じて
読出すために用いられる。記憶された文字信号のうち番
組選択装置f10によって選択された文字放送番組の信
号がCPU6によってバッファメモリ5から読出されて
データ処理され、文字パターンデ−夕がパターンメモリ
7へ、カラーデータがカラーメモリ8へそれぞれパスラ
イン9を介して転送され記憶される。CPU6が文字信
号を処理する手順はROM14に記憶されており、RA
M15はその処理を行なう際の一時的なデータの保管や
記憶に用いられる。パターンメモリ7とカラーメモリ8
とに1ペ一ジ分のデータが蓄積されると、読出制御回路
11が順次記憶されたデータを読出し、出力インターフ
ェイス回路12を介してブラウン管13上に文字画面の
表示が行なわれる。
Since the bit rate of the sent character signal is much faster than the data processing speed of the CPU 6, the buffer memory 5 temporarily stores one packet worth of character signal.
The CPU 6 is used to read out the data as necessary until the next character signal arrives. Among the stored character signals, the signal of the teletext program selected by the program selection device f10 is read out from the buffer memory 5 by the CPU 6 and processed, the character pattern data is stored in the pattern memory 7, and the color data is stored in the color memory. 8 via pass line 9 and stored therein. The procedure for the CPU 6 to process character signals is stored in the ROM 14, and the RA
M15 is used for temporary data storage and storage during the processing. Pattern memory 7 and color memory 8
When one page's worth of data is accumulated, the readout control circuit 11 sequentially reads out the stored data, and a character screen is displayed on the cathode ray tube 13 via the output interface circuit 12.

ところで前述のすべてのデータパケットのヘッダ部のす
べての信号およびPCP、CCP、PIPの情報データ
部のすべての信号、さらにHDPの情報データ部の成る
種の信号は、第3図に示す[8,4’lハミング符号に
より構成されている。
By the way, all the signals of the header part of all the data packets mentioned above, all the signals of the information data part of PCP, CCP, and PIP, and the signals of the information data part of HDP are shown in FIG. 3 [8, It is composed of a 4'l Hamming code.

これらの信号は文字放送にとって重要な役割を果たすべ
きものであり、その誤りの検出が不可欠だからである。
This is because these signals play an important role in teletext broadcasting, and detection of errors in them is essential.

第3図において、情報ビットは4ビツトで構成され、符
号番@81〜a16で示す16種の符号が構成される。
In FIG. 3, the information bit consists of 4 bits, and 16 types of codes shown by code numbers @81 to a16 are formed.

それぞれの符号に対しては4ビツトのチェックビットが
付加され、1ビツトの誤り訂正および2ビツトの誤り検
出を可能としている。
Four check bits are added to each code, allowing one bit error correction and two bit error detection.

ビットb5はビットb1.ビットb3.ビットb4のパ
リティであり、ビットb6はビットb1゜ビットb2.
ビットb4のパリティであり、ビットb7はピットb1
.ビットb2.ビットb3のパリティであり、ビットb
8はビットb1〜ビットb7のパリティである。またパ
リティは、奇数パリティである。
Bit b5 is bit b1. Bit b3. It is the parity of bit b4, and bit b6 is the parity of bit b1° bit b2 .
Parity of bit b4, bit b7 is pit b1
.. Bit b2. Parity of bit b3, bit b
8 is the parity of bit b1 to bit b7. Moreover, the parity is odd parity.

前述のようにテレビ文字多重放送は、通常のテレビジョ
ン放送の垂直帰線消去期間に重畳して伝送されるため、
1垂直帰s1!消去期間に送られてくる信号はすべてそ
の期間内で処理してしまう必要がある。そのため、上述
のハミング符号の誤り訂正および検出も、可能な限り迅
速に行なうことが要求される。
As mentioned above, teletext broadcasts are transmitted superimposed on the vertical blanking period of regular television broadcasts, so
1 vertical return s1! All signals sent during the erasure period must be processed within that period. Therefore, it is required that error correction and detection of the Hamming code described above be performed as quickly as possible.

それゆえにこの発明の目的は、誤り訂正および検出速度
の速いハミング符号の誤り訂正および検出装置を提供す
ることである。
Therefore, it is an object of the present invention to provide a Hamming code error correction and detection device with high error correction and detection speed.

この発明は要約すれば、メモリのアドレス入力に訂正前
のハミング符号を加え、データとして予め記憶させた誤
りのないハミング符号または訂正不可能な誤りを検出し
たことを示す符号を前記メモリから読出すものである。
To summarize, the present invention adds an uncorrected Hamming code to an address input of a memory, and reads from the memory an error-free Hamming code stored in advance as data or a code indicating that an uncorrectable error has been detected. It is something.

この発明の上述の目的およびその他の目的と効果は、図
面を参照して行なう以下の詳細な説明により−1明らか
となろう。
The above-mentioned objects and other objects and effects of the present invention will become apparent from the following detailed description with reference to the drawings.

第4図は、この発明の実施に使用するメモリの、アドレ
スと記憶データとの対応の一例を示す概略説明図である
FIG. 4 is a schematic explanatory diagram showing an example of the correspondence between addresses and stored data in a memory used to implement the present invention.

図においてA1に属する9個のアドレスは、第3図に示
すハミング符号の符号番号a1の符号の、誤りのない符
号および1ビット誤りの符号に対応するものである。図
示の場合は、誤りのない符号(00001110)およ
び1ビット誤りの符号(他の8個の符号)そのものがア
ドレスとなっている。そしてA1に属する9個のアドレ
スに対応するメモリの記憶データは、すべて符号番号a
1の誤りのない符号(00001110)である。
In the figure, nine addresses belonging to A1 correspond to a code with no error and a code with a 1-bit error of the code number a1 of the Hamming code shown in FIG. In the illustrated case, the code with no error (00001110) and the code with a 1-bit error (the other eight codes) are the addresses themselves. All data stored in the memory corresponding to the nine addresses belonging to A1 are code number a.
1 error-free code (00001110).

以下A2〜A16についても上述と同様である。The same applies to A2 to A16 below.

Zに属するアドレスは256 (8ビツトで構成される
すべての符号数)から9x16−144 (A1〜△1
6に属する符号数)を除いた1 12WJあり、これら
は第3図に示すハミング符号の符号番号81〜a16の
全符号の2ビツト以上の誤り符号に対応する。モしてZ
に属するアドレスに対応するメモリの記憶データは、す
べて11111111である。11111111は第3
図に示すハミング符号には存在せず、これによって誤り
訂正不可能な誤りを検出したことを表わし得る。
Addresses belonging to Z range from 256 (all codes consisting of 8 bits) to 9x16-144 (A1 to △1
There are 112 WJ excluding the number of codes belonging to 6), and these correspond to error codes of 2 bits or more of all the codes of code numbers 81 to a16 of the Hamming code shown in FIG. Mote Z
The data stored in the memory corresponding to the address belonging to is all 11111111. 11111111 is the third
This does not exist in the Hamming code shown in the figure, which can indicate that an uncorrectable error has been detected.

以上のようにして構成されたメモリのアドレス入力に、
訂正前のハミング符号を入力することによって、1ビツ
トの誤す訂正または2ビツト以上の誤り検出が瞬時に行
ない得る。すなわち、たとえば符号番@a1の正しい符
号(00001110)をメモリのアドレス入力に加え
たとすると、アドレス人ノコと同じ誤りのない0000
1110の記憶データの出力が臀られる。また1ビット
誤りの符号(たとえば00001111 )をアドレス
入力に加えたとすると、誤りのないooooilloの
記憶データの出力が得られ、1ビツトの誤りが直ちに訂
正される。このようにして、符号番号81〜a16のす
べてのハミング符号に対して、1ビツトの誤りの訂正を
迅速に行ない得る。
In the address input of the memory configured as above,
By inputting the uncorrected Hamming code, one-bit error correction or two or more bit error detection can be instantaneously performed. In other words, for example, if we add the correct code (00001110) with code number @a1 to the address input of the memory, it will be 0000 without error, which is the same as the address man saw.
The output of the stored data at 1110 is selected. Furthermore, if a code with a 1-bit error (for example, 00001111) is added to the address input, an output of error-free stored data of OOOOILLO is obtained, and the 1-bit error is immediately corrected. In this way, one-bit errors can be quickly corrected for all Hamming codes with code numbers 81 to a16.

また2ビツト以上の誤りの場合にはZに属するアドレス
に入力されるので、必ず11111111の記憶データ
の出力が得られる。予め11111111を訂正不可能
な誤りを検出した場合の情報として定めておけば、これ
によって2ビツト以上の誤り検出を瞬時に行ない得る。
Furthermore, in the case of an error of 2 bits or more, the input is made to the address belonging to Z, so that the stored data of 11111111 is always output. If 11111111 is determined in advance as information when an uncorrectable error is detected, it is possible to instantly detect errors of 2 or more bits.

この場合には、多くの場合は、その情報は利用しないこ
とになろう。
In this case, in most cases, the information will not be used.

なお上述の実施例では、メモリのアドレスのビット数と
ハミング符号のビット数とが同じ数である場合について
のみ説明したが、メモリのビット数がハミング符号のビ
ット数よりも大きくてもよく、その場合には余分のビッ
トには予め定める。0または1を対応させておけばよい
。この場合にも上述の実施例と同様の効果を奏する。
In addition, in the above embodiment, only the case where the number of bits of the memory address and the number of bits of the Hamming code are the same number, but the number of bits of the memory may be larger than the number of bits of the Hamming code. In this case, the extra bits are predetermined. 0 or 1 may be associated. In this case as well, the same effects as in the above embodiment can be achieved.

また2ビツト以上の誤り検出情報として1111111
1を利用したが、正しいハミング符号に存在しない符号
であればよく、上述の実施例と同様の効果を賽する。
In addition, 1111111 is the error detection information of 2 bits or more.
1 was used, but any code that does not exist in the correct Hamming code may be used, and the same effect as in the above embodiment can be achieved.

またテレビ文字多重放送の文字信号に用いられるハミン
グ符号についてのみ述べたが、これに限らずすべてのハ
ミング符号に応用できる。この場合にも、上述の実施例
と同様の効果を奏する。
Further, although only Hamming codes used for character signals of television teletext broadcasting have been described, the present invention is not limited to this and can be applied to all Hamming codes. In this case as well, the same effects as in the above embodiment can be achieved.

以上のようにこの発明によれば、誤りの訂正および検出
速度の速いハミング符号の誤り訂正および検出装置を得
られるという効果がある。
As described above, according to the present invention, it is possible to obtain a Hamming code error correction and detection device with high error correction and detection speed.

【図面の簡単な説明】[Brief explanation of drawings]

11図はテレビ文字多重放送の文字信号のデータパケッ
トの構成を示す概略説明図、第2図はテレビ文字多重放
送受信装置の一例を示す概略ブロック図、第3図は文字
信号に用いられるハミング符号のビット構成を示す説明
図、第4図はこの発明の実施に使用するメモリのアドレ
スと記憶データとの対応の一例を示す概略説明図である
。 図において、1はアンテナ、2はチューナ、3は中間周
波増幅回路、4は文字信号抜取り回路、5はバッファメ
モリ、6は中央処理装置、7はパターンメモリ、8はカ
ラーメモリ、9はパスライン、10は文字放送の番組選
択装置、11は続出制御回路、12は出力インターフェ
イス回路、13はブラウン管、14はROM115はR
AM。 16は映像増幅回路をそれぞれ示す。 代理人 葛 野 信 −(外1名) h、)′図
Fig. 11 is a schematic explanatory diagram showing the structure of a data packet of a character signal of TV teletext broadcasting, Fig. 2 is a schematic block diagram showing an example of a TV teletext receiving device, and Fig. 3 is a Hamming code used for the character signal. FIG. 4 is a schematic diagram showing an example of the correspondence between memory addresses and stored data used to implement the present invention. In the figure, 1 is an antenna, 2 is a tuner, 3 is an intermediate frequency amplification circuit, 4 is a character signal extraction circuit, 5 is a buffer memory, 6 is a central processing unit, 7 is a pattern memory, 8 is a color memory, and 9 is a pass line. , 10 is a teletext program selection device, 11 is a continuous control circuit, 12 is an output interface circuit, 13 is a cathode ray tube, 14 is a ROM 115 is an R
A.M. Reference numeral 16 indicates a video amplification circuit. Agent Shin Kuzuno - (1 other person) h,)'Fig.

Claims (3)

【特許請求の範囲】[Claims] (1) 1ビツト訂正可能なチェックビットが付加され
たハミング符号の誤り訂正および検出装置であって、 前記ハミング符号に対応プるアドレスを有するメモリを
備え、 前記メモリは、前記ハミング符号の誤りのない符号に対
応するアドレスにはその誤りのない符号をデータとして
記憶し、前記ハミング符号の1ビツトの誤り符号に対応
するアドレスにはその1ビツトの誤りを訂正した符号を
データとして記憶し、残りのアドレスには前記ハミング
符号に存在しない符号のうちから予め定められるものを
訂正不可能な誤りを検出した場合のデータとして記憶し
たメモリであり、 前記メモリのアドレス入力に前記ハミング符号を加えて
、前記メモリから前記記憶したデータを読出す手段をさ
らに備えるハミング符号の誤り訂正および検出装置。
(1) An error correction and detection device for a Hamming code to which a 1-bit correctable check bit is added, comprising a memory having an address corresponding to the Hamming code, and the memory is configured to detect errors in the Hamming code. The error-free code is stored as data at the address corresponding to the code with no error, the code with the 1-bit error corrected is stored as data at the address corresponding to the 1-bit error code of the Hamming code, and the remaining code is stored as data. is a memory that stores a predetermined code from among the codes that do not exist in the Hamming code as data when an uncorrectable error is detected, and adds the Hamming code to the address input of the memory, A Hamming code error correction and detection device further comprising means for reading the stored data from the memory.
(2) 前記ハミング符号は、テレビ文字多重放送の文
字信号に用いられるバーミンク符号である、特許請求の
範囲第1項記載のハミング符号の誤り訂正および検出装
置。
(2) The Hamming code error correction and detection device according to claim 1, wherein the Hamming code is a Vermink code used for character signals of television teletext broadcasting.
(3) 前記ハミング符号は、情報ビットが4ピツトで
チェックビットが4ビツトの[8,4]ハミング符号で
ある、特許請求の範囲第2項記載のハミング符号の誤り
訂正および検出装置。
(3) The Hamming code error correction and detection apparatus according to claim 2, wherein the Hamming code is an [8,4] Hamming code having 4 information bits and 4 check bits.
JP9651882A 1982-06-04 1982-06-04 Device for detecting and correcting of error of hamming code Granted JPS58213542A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9651882A JPS58213542A (en) 1982-06-04 1982-06-04 Device for detecting and correcting of error of hamming code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9651882A JPS58213542A (en) 1982-06-04 1982-06-04 Device for detecting and correcting of error of hamming code

Publications (2)

Publication Number Publication Date
JPS58213542A true JPS58213542A (en) 1983-12-12
JPS6349410B2 JPS6349410B2 (en) 1988-10-04

Family

ID=14167356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9651882A Granted JPS58213542A (en) 1982-06-04 1982-06-04 Device for detecting and correcting of error of hamming code

Country Status (1)

Country Link
JP (1) JPS58213542A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644946A (en) * 1979-09-20 1981-04-24 Hitachi Ltd Code error correction and detection system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5644946A (en) * 1979-09-20 1981-04-24 Hitachi Ltd Code error correction and detection system

Also Published As

Publication number Publication date
JPS6349410B2 (en) 1988-10-04

Similar Documents

Publication Publication Date Title
US4792953A (en) Digital signal error concealment
US4956709A (en) Forward error correction of data transmitted via television signals
JPS6142782A (en) Error correction/conceiling apparatus and video and/or audioreproducer
GB1586431A (en) Data transmission
US7134064B2 (en) Error detecting method and apparatus
JP3169832B2 (en) Data error correction method for frame-structured digital signal and apparatus used therefor
GB2033699A (en) Error detection
JPS58213542A (en) Device for detecting and correcting of error of hamming code
US20110285869A1 (en) Serial data sending and receiving apparatus and digital camera
CN114600467A (en) Transmission device, reception device, and transmission system
JPS6261197B2 (en)
JPS62200885A (en) Dummy moving image transmission system
JPS6231553B2 (en)
JPS59284A (en) Framing code detecting device of character broadcasting
JPS58201480A (en) Receiver of television character multiplex broadcasting
WO2021100627A1 (en) Transmission device, reception device, and transmission system
JPS6043551B2 (en) Dot matrix font data transfer method
JPS58213577A (en) Receiving device for television text broadcasting
JP3311463B2 (en) Error correction device
JP2666261B2 (en) Data transmission method
JPS6133306B2 (en)
JPS58197980A (en) Television character multiplex broadcast receiver
JPS60213187A (en) Error correcting circuit
JP2005303654A (en) Apparatus and system for transmitting moving image
JP3253533B2 (en) Decoding device for digital signal multiplexed with video signal