JPS58186638U - 受信装置の電源制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】

第１図は本考案による受信装置の電源制御回路の一実施
例を示すもので、一部を電気回路図で表わしたブロック
図、第２図は信号検出回路１１の出力特性図、第３図は
受信信号がな（なったときのＦＥＴ２１のゲート側とド
レイン側の電圧特性図、第４図ａ、　　ｂは受信信号が
なくなったときの制御回路１５の波形整形回路３５の入
力側と出力側に現われる電圧波形図である。 １・・・・・・受信装置、２・・・・・・入力端子、３
・・・・・・チューナ、４・・・・・・ＩＦ増幅回路、
５・・・・・・音声ＩＦ増幅回路、６・・・・・・音声
増幅回路、７・・・・・・音声信号出力端子、８・・・
・・・映像検波回路、９・・・・・・映像増幅回路、１
０・・・・・・映像信号出力端子、１１・・・・・・信
号検出回路、１４・・・・・・タイマ回路、１５・・・
・・・制御回路、１６・・・・・・電源回路。

Claims (3)

【実用新案登録請求の範囲】
1. （１）受信装置内の電源供給線路に挿入したスイッチ回
   路と、前記受信装置の受信信号がないことを検出して検
   出信号を出力する信号検出回路と、この信号検出回路の
   出力信号に基づき前記スイッチ回路をオフするための制
   御信号を出力する制御回路とを具備してなり、受信信号
   がな（なると自動的に受信装置の電源供給を遮断するよ
   うにしたことを特徴とする受信装置の電源制御回路。
2. （２）信号検出回路の出力信号は、タイマ回路を介し一
   定時間遅らせて出力してなる実用新案登録請求の範囲第
   １項記載の受信装置の電源制御回路。
3. （３）スイッチ回路は、受信装置内の電源供給線路にエ
   ミッタ・コレクタを介して挿入したｐｎｐ型主トランジ
   スタと、この主トランジスタのベースに結合した制御ト
   ランジスタとを主体に構成してなる実用新案登録請求の
   範囲第１項または第２項記載の受信装置の電源制御回路
   。