JPS58169306A - Video tape reproducing device of pulse code modulating system - Google Patents

Video tape reproducing device of pulse code modulating system

Info

Publication number
JPS58169306A
JPS58169306A JP5107582A JP5107582A JPS58169306A JP S58169306 A JPS58169306 A JP S58169306A JP 5107582 A JP5107582 A JP 5107582A JP 5107582 A JP5107582 A JP 5107582A JP S58169306 A JPS58169306 A JP S58169306A
Authority
JP
Japan
Prior art keywords
signal
circuit
error
videotape
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5107582A
Other languages
Japanese (ja)
Inventor
Koji Nishida
浩二 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5107582A priority Critical patent/JPS58169306A/en
Publication of JPS58169306A publication Critical patent/JPS58169306A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816Testing

Abstract

PURPOSE:To keep a recording quality of a video tape satisfactorily, by counting the number of times of outpus of an error detecting signal of a data block, and dislaying a warning when its value reaches a specified counting value, when digital-dubbing a video reproducing signal. CONSTITUTION:For instance, an allowable value of an error of a data which is read out from a tape in 15sec is set. An error data pulse is inputted to a 4-bit ripple counter 12 and 14 through a data error detecting circuit 1 and an edge generating circuit 2, and is counted. Both outputs of the counters 12 and 14 are cleared in case when the number of detecting signals counted in 15sec does not exceed the allowable value, and counting is started again. When the counting value of 15sec reaches the allowable value, a display signal is outputted from an AND circuit 15, an LED 21 emits light, and it is displayed that deterioration of recording exceeds the allowable value. In this way, an error of digital dubbing can be corrected at a specified time, therefore, a recording quality of a video tape can be kept satisfactorily.

Description

【発明の詳細な説明】 本発明は、ビデオテープから再生されたデジタル信号を
アナログ信号に復号しているときに、デジタル信号の中
からデータの誤)を検出すると、検出信号を出力する復
号化回路が具備されているパルス符号変調方式のビデオ
テープ再生装置に関するものである。
Detailed Description of the Invention The present invention provides a decoding system that outputs a detection signal when a data error is detected in the digital signal while decoding a digital signal reproduced from a videotape into an analog signal. The present invention relates to a pulse code modulation type video tape playback device equipped with a circuit.

従来、パルス符号変調方式のビデオテープ再生装置は、
復号化回路によシ、日本電子機械工業会において定めら
れた民生用パルス符号変調符号化及び復号化のパルス符
号変調信号配列(第1フイールドの信号配列は第1図(
1k)参照、第2フイールドの信号配列は第1図如参照
(但し、単位Hは1水平走査期間)、水平信号のビット
単位の信号配列は第2図参照)に基ずいて、ビデオテー
プから再生したデジタル信号をアナログ信号に復号する
のと共に、デジタル信号の中からデータの誤りを検出し
たときに社、検出信号を出力して、警告表水手段を作動
させ、ビデオテープの記録が劣化してきた旨を表示する
。これを更に具体的に説明すると、1つのデータブロッ
クの中にデータの誤りがあると、そのデータブロックの
誤り検出ワード(CRC)の次のビット、即ち、第2図
において符号Tで示したビットを読み出すと同時に、検
出信号が1O″から111に変わり、その状態が1水平
走査期間(168ビツト)だけ継続した後、再び0@に
復帰する。つまり、第3図(a)において、Bのデータ
ブロックに誤シがあると、Bのデータブロックの誤り検
出ワード(CRC)の次のビットを読み出すと同時に、
検出信号が101から111に変わシ、Cのデータブロ
ックの誤シ検出ワード(CRC)の次のビットを読み出
すと同時に、検出信号が111からSolに復帰する(
第3図(b)参jilt)。そこで、ビデオテープを扱
っている人は、警告表示手段による表示を見ながら、ビ
デオテープの記録の劣化の程度を判断し、誤シの訂正が
不可能にならないうちに、このビデオテープの記録を他
のビデオテープに記脅し直しておく。ところで、ビデオ
テープの取扱者によって、警告表示の確認度、劣化程度
の判断基準等が異なるため、時として、誤シの訂正が不
可能になって、デジタルダビングしたビデオテープの記
録を当初から劣化させてしまう欠点があった。
Conventionally, pulse code modulation video tape playback devices
For the decoding circuit, the pulse code modulation signal arrangement for consumer pulse code modulation encoding and decoding specified by the Japan Electronics Industry Association (the signal arrangement of the first field is shown in Figure 1 (
1k), the signal arrangement of the second field is as shown in Fig. 1 (however, the unit H is one horizontal scanning period), and the signal arrangement in bit units of the horizontal signal is as shown in Fig. 2). In addition to decoding the reproduced digital signal into an analog signal, it also outputs a detection signal when a data error is detected in the digital signal and activates a warning means, indicating that the videotape recording has deteriorated. Display the fact that the To explain this more specifically, if there is a data error in one data block, the next bit of the error detection word (CRC) of that data block, that is, the bit indicated by the symbol T in FIG. At the same time as the detection signal is read out, the detection signal changes from 10'' to 111, and after that state continues for one horizontal scanning period (168 bits), it returns to 0@.In other words, in Fig. 3(a), the detection signal of B changes. If there is an error in the data block, at the same time as reading the next bit of the error detection word (CRC) of the data block B,
The detection signal changes from 101 to 111, and at the same time as reading the next bit of the error detection word (CRC) of data block C, the detection signal returns from 111 to Sol (
(see Figure 3(b)). Therefore, the person handling the videotape should judge the degree of deterioration of the videotape recording while looking at the warning display, and take steps to correct the videotape recording before it becomes impossible to correct the error. Record it again on another videotape. By the way, since the level of confirmation of warning displays and the criteria for determining the degree of deterioration differ depending on the person handling the videotape, sometimes it becomes impossible to correct errors, and the recording of the digitally dubbed videotape is deteriorated from the beginning. There was a drawback that made it possible.

本発明は、前記従来例の欠点を解消するために、一定の
周期で警告表示の度数を計数して、その度数が一定値を
越えたら、ビデオテープの記録が劣化した旨を表示する
ビデオテープ劣化警告回路が具備されているパルス符号
変調方式のビデオテープ再生装置を提供するものである
。以下、本発明の実施例を詳細に説明する。
In order to eliminate the drawbacks of the conventional example, the present invention provides a video tape that counts the frequency of warning indications at a certain period, and when the frequency exceeds a certain value, displays that the recording of the video tape has deteriorated. The present invention provides a pulse code modulation type video tape playback device that is equipped with a deterioration warning circuit. Examples of the present invention will be described in detail below.

第4図は、本発明の一実施例の構成を示すもので、1は
パルス符号変調復号化回路(図示しない)に組み込まれ
たデータ誤り検出回路で、このデータ誤り検出回路1は
、パルス符号変調復号化回路によって復号されるデータ
ブロックの中にデータの誤シがあると、検出信号を出力
する。2は、例えば、インバータ3と、NOR回路4と
、出力パルスのパルス幅が0.5Hになるようにコンデ
ンサ5及び抵抗6によって設定された、例えば、LS 
123の単安定マルチバイブレータ7と、出力パルスの
パルス幅が0.55 Hとなるようにコンデンサ8及び
抵抗9によって設定された、例えば、LS 123の単
安定マルチバイブレータ10と、 AND回路11とで
構成されたエツジ発生回路(第5図参照)で、このエツ
ジ発生回路2は、データ誤り検出回路1がn個の検出信
号を連続出力して、パルス幅がnHの1つの検出信号が
入力しても、n個のパルス信号を出力する。12はエツ
ジ発生回路2の出力端にCLOCR端子を接続した、例
えば、BN 7416104ビツトリツプルカウンタ、
13は4ビツトリツプルカウンタ12のRTPPLEC
ARRY端子に入力端子を接続したインバータ、14は
インバータ13の出力端子にCLOCK端子を接続した
、例えば、BN 7416104ビツトリツプルカウン
タ、15は4ビツトリツプルカウンタ12及び14のQ
A端子、Qc端子及びQD端子に6つの入力端子をそれ
ぞれ接続したAND回路、16は2つのNOR回路17
及び18によって構成されたゲート回路で、このゲート
回路16の一方の入力端子にはAND回路15の出力端
子が、又、ゲート回路16の他方の入力端子にはリセッ
トスイッチ19がそれぞれ接続されておシ、リセットス
イッチ19が導通状部のときにAND回路15から表示
信号が出力されると、ゲート回路16は信号を出力する
。20はゲート回路16の出力端子にベースを接続した
スイッチングトランジスタ、21はスイッチングトラン
ジスタ20によって点滅される発光ダイオード、22は
発振周波数がIHzの発振器、23は発振器22の出力
信号を波形整形するシュミットトリガ回路、24はシュ
ミットトリガ回路23の出力端子にCLOCK端子を接
続した、例えば、 8N 74161の4ビツトリツプ
ルカウンタ、25は4ビツトリツプルカウンタ24のR
IPPLE CARRY端子に入力端子を接続し、4ビ
ツトリツプルカウンタ12及び14のCIJAR端子に
それぞれ出力端子を接続したインバータである。
FIG. 4 shows the configuration of an embodiment of the present invention. Reference numeral 1 denotes a data error detection circuit incorporated in a pulse code modulation decoding circuit (not shown). If there is a data error in the data block decoded by the modulation/decoding circuit, a detection signal is output. 2 is, for example, an LS, which is set by an inverter 3, a NOR circuit 4, a capacitor 5, and a resistor 6 so that the pulse width of the output pulse is 0.5H.
123 monostable multivibrator 7, a monostable multivibrator 10 such as LS 123, which is set by a capacitor 8 and a resistor 9 so that the pulse width of the output pulse is 0.55 H, and an AND circuit 11. In the edge generation circuit 2 configured as shown in FIG. 5, the data error detection circuit 1 continuously outputs n detection signals, and one detection signal with a pulse width of nH is input. Even if n pulse signals are output. 12 is a BN 7416104 bit triple counter, for example, whose CLOCR terminal is connected to the output terminal of the edge generation circuit 2;
13 is RTPPLEC of 4-bit triple counter 12
An inverter whose input terminal is connected to the ARRY terminal, 14 is a BN 7416104 bit triple counter whose CLOCK terminal is connected to the output terminal of the inverter 13, and 15 is a 4-bit triple counter Q of 12 and 14.
16 is an AND circuit with six input terminals connected to the A terminal, Qc terminal, and QD terminal, respectively, and two NOR circuits 17
and 18, one input terminal of the gate circuit 16 is connected to the output terminal of the AND circuit 15, and the other input terminal of the gate circuit 16 is connected to the reset switch 19. When the AND circuit 15 outputs a display signal when the reset switch 19 is in a conductive state, the gate circuit 16 outputs a signal. 20 is a switching transistor whose base is connected to the output terminal of the gate circuit 16, 21 is a light emitting diode that is blinked by the switching transistor 20, 22 is an oscillator with an oscillation frequency of IHz, and 23 is a Schmitt trigger that shapes the waveform of the output signal of the oscillator 22. The circuit 24 is a 4-bit triple counter, for example, 8N 74161, whose CLOCK terminal is connected to the output terminal of the Schmitt trigger circuit 23, and 25 is the R circuit of the 4-bit triple counter 24.
This inverter has an input terminal connected to the IPPLE CARRY terminal, and an output terminal connected to the CIJAR terminals of the 4-bit triple counters 12 and 14, respectively.

このように構成された本実施例において、例えば、15
秒間にビデオテープから読み出されるデータの誤シ率を
10−3に設定した場合には、1秒間に60フイールド
、1フイールドで245データブロツクが読み出される
ので、 15秒間に読み出されるデータブロックの総数
は、245 X 60 X 15 =220.500 
トナリ、とtv数o to−3ハ、220.5とナル。
In this embodiment configured in this way, for example, 15
If the error rate of data read from videotape per second is set to 10-3, 60 fields are read per second, and 245 data blocks are read per field, so the total number of data blocks read in 15 seconds is: , 245 x 60 x 15 = 220.500
Tonari, TV number o to -3ha, 220.5 and naru.

そこで、4ビツトリツプルカウンタ12及び14が22
1個の検出信号を計数したときに、AND回路15から
表示信号を出力させるため、2°桁、22桁、23桁に
それぞれ対応する4ビツトリツプルカウンタ12のQA
端子、QC端子、へ端子ヲ、又、24桁、2桁、2桁に
それぞれ対応する4ピツ) IJップルカウンタ14の
QA端子、QC端子、QD端子をAND回路15に接続
する。又、4ビツトリツプルカウンタ12及び14に1
5秒間の計数動作と、1秒間のクリア動作とを繰り返し
行なわせるため、4ビツトリツプルカウンタ24を発振
器22と4ビツトリツプルカウンタ12及び14との間
に接続しておく。すると、4ビットリップル1.カウン
タ12及び14が15秒間に計数する検出信号の数が2
20以下のときには、4ビツトリツプルカウンタ12及
び14の出力が(1101)とならないので、AND回
路15からは表示信号が出力されない内に、4ビツトリ
ツプルカウンタ12及び14はクリアされ、再び、計数
がし直される。ところが、4ビツトリツプルカウンタ1
2及び14が15秒間に計数する検出信号の数が221
に達すると、4ビツトリツプルカウンタ12及び14の
出力が(1101)となって、4ビツトリツプルカウン
タ12及び14のQA端子、QC端子及びQD端子から
出力される信号が全て111となって、AND回路15
から表示信号が出力され、発光ダイオード21が発光し
て、ビデオテープの記録の劣化が許容範囲、即ち、デー
タの誤シ率の10  を越えたことを表示する。
Therefore, the 4-bit triple counters 12 and 14 are 22
In order to output a display signal from the AND circuit 15 when one detection signal is counted, the QA of the 4-bit triple counter 12 corresponding to the 2° digit, 22nd digit, and 23rd digit, respectively.
terminal, QC terminal, to terminal wo, and 4 pins corresponding to 24 digits, 2 digits, and 2 digits respectively) Connect the QA terminal, QC terminal, and QD terminal of the IJ pull counter 14 to the AND circuit 15. In addition, 1 is applied to the 4-bit triple counters 12 and 14.
A 4-bit triple counter 24 is connected between the oscillator 22 and the 4-bit triple counters 12 and 14 in order to repeatedly perform a counting operation for 5 seconds and a clearing operation for 1 second. Then, 4 bit ripple 1. The number of detection signals counted by counters 12 and 14 in 15 seconds is 2.
20 or less, the outputs of the 4-bit triple counters 12 and 14 do not become (1101), so the 4-bit triple counters 12 and 14 are cleared before the AND circuit 15 outputs the display signal, and again, Counting is done again. However, 4-bit triple counter 1
The number of detection signals counted by 2 and 14 in 15 seconds is 221.
When , the outputs of the 4-bit triple counters 12 and 14 become (1101), and the signals output from the QA, QC, and QD terminals of the 4-bit triple counters 12 and 14 all become 111. , AND circuit 15
A display signal is output from the light emitting diode 21, and the light emitting diode 21 emits light to indicate that the deterioration of the videotape recording has exceeded the permissible range, that is, the data error rate of 10.

以上説明したように、本発明によれば、検出信号が出力
された数をカウンタで計数した上、一定の計数値に達す
ると警告表示されるので、ビデオテープのデジタルダビ
ングが、データ誤りの訂正が可能な、一定の時機に行な
えるので、ビデオテ1 −プの記録品質が良好に保てる利点がある。
As explained above, according to the present invention, the number of output detection signals is counted by a counter and a warning is displayed when a certain count value is reached. This has the advantage that the recording quality of the videotape can be maintained at a good level since it can be done at a certain time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)は第1フイールドの信号配列を示す図、第
1図(b)は第2フイールドの信号配列を示す図、第2
図は水平信号のビット単位の信号配列を示す図、第3図
は検出信号の出力タイ4ングを示す図、第4図は本発明
の一実施例の回路図、第5図は本発明の一実施例のエツ
ジ発生回路の回路図である。 l ・・・・・・・・・データ誤り検出回路、 2・・
曲用エツジ発生回路、 12.14.24・・・・・−
・・ 4ビツトリツプルカウンタ、13.25・・・・
・・・・・インバータ、15・・・・・・・・・AND
回路、16・・・・・・・・・ゲート回路、19・・・
・開・ リセットスイッチ、20・・・・・−・・スイ
ッチングトランジスタ、  21・曲・・・・発光ダイ
オード、22・・・・曲・発振器、 23・・・・・・
・・・シュミットトリガ回路。
FIG. 1(a) is a diagram showing the signal arrangement of the first field, FIG. 1(b) is a diagram showing the signal arrangement of the second field,
3 is a diagram showing the bit-by-bit signal arrangement of the horizontal signal, FIG. 3 is a diagram showing the output timing of the detection signal, FIG. 4 is a circuit diagram of an embodiment of the present invention, and FIG. 5 is a diagram showing the output timing of the detection signal. FIG. 2 is a circuit diagram of an edge generation circuit according to an embodiment. l...Data error detection circuit, 2...
Curved edge generation circuit, 12.14.24...-
... 4-bit triple counter, 13.25...
・・・・・・Inverter, 15・・・・・・AND
Circuit, 16...Gate circuit, 19...
- Open - Reset switch, 20... - Switching transistor, 21 - Song... Light emitting diode, 22... Song - Oscillator, 23...
...Schmitt trigger circuit.

Claims (1)

【特許請求の範囲】[Claims] ビデオテープから再生されたデジタル信号をアナログ信
号に復号しているときに、前記デジタル信号の中からデ
ータの誤りを検出すると、検出信号を出力する復号化回
路が具備されているパルス符号変調方式のビデオテープ
再生装置において、前記検出信号の数を計数するカウン
タと、一定の周期でクリア信号を出力して、前記カウン
タを周期的にクリアするクリア手段と、前記カウンタが
、前記検出信号の数を前記一定の周期の間に所定の数だ
け計数すると、表示信号を出力して、表示手段を作動さ
せる表示制御手段とから成シ、前記一定の周期の間に前
記カウンタが計数した前記検出信号の数が前記所定の数
を越したときに、前記表糸手段を作動させて、前記ビデ
オテープの記録の劣化が許容範囲を越えた旨を警告する
ビデオテープ劣化警告回路が具備されることを特徴とす
るパルス符号変調方式のビデオテープ再生装置。
A pulse code modulation system is equipped with a decoding circuit that outputs a detection signal when a data error is detected in the digital signal while decoding a digital signal reproduced from a videotape into an analog signal. In the videotape playback device, a counter counts the number of the detection signals, a clearing means outputs a clear signal at a constant cycle to periodically clear the counter, and the counter counts the number of the detection signals. display control means for outputting a display signal and activating the display means when a predetermined number is counted during the predetermined period; A videotape deterioration warning circuit is provided which activates the front thread means to warn that the deterioration of the recording of the videotape has exceeded a permissible range when the number exceeds the predetermined number. A videotape playback device using pulse code modulation.
JP5107582A 1982-03-31 1982-03-31 Video tape reproducing device of pulse code modulating system Pending JPS58169306A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5107582A JPS58169306A (en) 1982-03-31 1982-03-31 Video tape reproducing device of pulse code modulating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5107582A JPS58169306A (en) 1982-03-31 1982-03-31 Video tape reproducing device of pulse code modulating system

Publications (1)

Publication Number Publication Date
JPS58169306A true JPS58169306A (en) 1983-10-05

Family

ID=12876685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5107582A Pending JPS58169306A (en) 1982-03-31 1982-03-31 Video tape reproducing device of pulse code modulating system

Country Status (1)

Country Link
JP (1) JPS58169306A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196472A (en) * 1985-02-25 1986-08-30 Canon Inc Rotating head type recording or reproducing device
JPS61255526A (en) * 1985-05-08 1986-11-13 Alpine Electron Inc Method for detecting dirt of head
EP0203562A2 (en) * 1985-05-27 1986-12-03 Matsushita Electric Industrial Co., Ltd. An information recording and reproducing apparatus
JPS6271062A (en) * 1985-09-24 1987-04-01 Nec Corp Magnetic tape recording and reproducing device
JPS6288176A (en) * 1985-10-15 1987-04-22 Matsushita Electric Ind Co Ltd Optical information record and reproducing device
JPS63152063A (en) * 1986-12-16 1988-06-24 Matsushita Electric Ind Co Ltd Disk data protecting method
JPH02165473A (en) * 1988-12-20 1990-06-26 Canon Inc Managing system for information recording medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197330A (en) * 1975-02-21 1976-08-26 Kasetsutoteepuno kanrihoshiki
JPS54118212A (en) * 1978-03-06 1979-09-13 Nec Corp Disc memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5197330A (en) * 1975-02-21 1976-08-26 Kasetsutoteepuno kanrihoshiki
JPS54118212A (en) * 1978-03-06 1979-09-13 Nec Corp Disc memory device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196472A (en) * 1985-02-25 1986-08-30 Canon Inc Rotating head type recording or reproducing device
JPS61255526A (en) * 1985-05-08 1986-11-13 Alpine Electron Inc Method for detecting dirt of head
EP0203562A2 (en) * 1985-05-27 1986-12-03 Matsushita Electric Industrial Co., Ltd. An information recording and reproducing apparatus
JPS6271062A (en) * 1985-09-24 1987-04-01 Nec Corp Magnetic tape recording and reproducing device
JPS6288176A (en) * 1985-10-15 1987-04-22 Matsushita Electric Ind Co Ltd Optical information record and reproducing device
JPS63152063A (en) * 1986-12-16 1988-06-24 Matsushita Electric Ind Co Ltd Disk data protecting method
JPH02165473A (en) * 1988-12-20 1990-06-26 Canon Inc Managing system for information recording medium

Similar Documents

Publication Publication Date Title
CA1156364A (en) Track error correction system for video disc player
US4167028A (en) Method and an apparatus for time signal encoding/decoding
CA1154535A (en) Video disc system
US4596981A (en) Synchronizing signal detecting circuit in a digital signal transmitting system
US4040022A (en) Missing clock detection circuit
US4419699A (en) Digital on video recording and playback system
JPS6346622B2 (en)
US4858235A (en) Information storage apparatus
JPS58169306A (en) Video tape reproducing device of pulse code modulating system
US4916560A (en) Recording speed detecting apparatus
JPS6016027B2 (en) time code reader
US4953040A (en) Time code reader in a device for reproducing video signals from magnetic tape
JPS6016028B2 (en) time code reader
JPH0410791B2 (en)
JPS5930217A (en) Demodulator having error detection mechanism
US4449154A (en) Sampling time control circuit for use in an audio cassette tape data processor
JPS62141688A (en) Error ratio display circuit
NZ195230A (en) Video disc player:extraction of information signal
EP0030113A1 (en) Recording-time mode detector and video tape recorder or reproducer including such a detector
SU1190416A1 (en) Device for measuring truth of digital magnetic record
JPH06102373A (en) Recorder of elapsed time
JP2693085B2 (en) Signal duty ratio identification circuit
KR0165254B1 (en) Device for detecting and correcting errors for biphase code
KR930000775Y1 (en) Character signal detecting circuit
SU1540024A1 (en) Device for check of telegraph channel