JPS5816266A - Powder source for development bias - Google Patents

Powder source for development bias

Info

Publication number
JPS5816266A
JPS5816266A JP56115552A JP11555281A JPS5816266A JP S5816266 A JPS5816266 A JP S5816266A JP 56115552 A JP56115552 A JP 56115552A JP 11555281 A JP11555281 A JP 11555281A JP S5816266 A JPS5816266 A JP S5816266A
Authority
JP
Japan
Prior art keywords
voltage
clock
development
bias power
developing bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56115552A
Other languages
Japanese (ja)
Other versions
JPH0134378B2 (en
Inventor
Haruo Itakura
板倉 治男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP56115552A priority Critical patent/JPS5816266A/en
Publication of JPS5816266A publication Critical patent/JPS5816266A/en
Publication of JPH0134378B2 publication Critical patent/JPH0134378B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03GELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00Apparatus for electrographic processes using a charge pattern
    • G03G15/06Apparatus for electrographic processes using a charge pattern for developing
    • G03G15/065Arrangements for controlling the potential of the developing electrode

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Developing For Electrophotography (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To obtain a bias power source of simple constitution for development by providing a switching part for controlling the charging voltage of a CR charging circuit, and switching clock pulses for controlling it and thus controlling a set voltage output. CONSTITUTION:When a clock signal is applied from a clock generation part 1 to the base of a transistor TR1, a capacitor C is charged to a prescribed voltage with a time constant CR, and development is carried out by a development bias which corresponds to the clock. After the development, a signal is sent from the clock generation part 1 to a TR2, which turns on to discharge the charged capacitor C with a time constant CR'. Thus, a bias power source of simple constitution for development is obtained.

Description

【発明の詳細な説明】 本発明は、静電複写機の現像部に印加する現像バイアス
用電源の改良に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a developing bias power source applied to a developing section of an electrostatic copying machine.

電子写真感光体上に形成された静電潜像は現像部に於て
現像がなされるが、この際カブリすなわち地汚れ等が生
じるのを防止するため、感光体の導電性支持部材と現像
スリーブとの間にバイアス電圧を印加することがなされ
ている。
The electrostatic latent image formed on the electrophotographic photoreceptor is developed in the developing section. At this time, in order to prevent fogging, that is, background smearing, etc., the conductive support member of the photoreceptor and the developing sleeve are A bias voltage is applied between the two.

従来、このバイアス電圧を印加する方式としては、第1
図又は第2図に示す方式が採用されている。第1図の方
式については出力電圧設定が高圧用素子を必要とし、高
圧切換に対しては高圧スイッチング素子(QA、QB、
QC・・・・・・)を切換段数(A、B。
Conventionally, as a method for applying this bias voltage, the first
The method shown in FIG. 2 or FIG. 2 is adopted. The method shown in Figure 1 requires a high-voltage element to set the output voltage, and high-voltage switching elements (QA, QB,
QC...) to the number of switching stages (A, B.

C・・・・・・)分装するという欠点がある。また第2
図の帰還ループを有する方式については、出力電圧の切
換及び高範囲の可変動作を安定して得ることが困難でか
つ回路は複雑高価となる欠点がある。
C...) has the disadvantage of being separated. Also the second
The system having a feedback loop as shown in the figure has the disadvantage that it is difficult to stably switch the output voltage and obtain variable operation over a wide range, and the circuit is complicated and expensive.

10μAの電流が流れるもので、上記の実態からその供
給電源は負荷変動の極めて少ない負荷に供給する定電圧
電源で充分であることが明らかである。
A current of 10 μA flows, and from the above facts, it is clear that a constant voltage power supply that supplies a load with very little load fluctuation is sufficient as the power supply.

本発明は従来技術の欠点を解消し、簡易な回路方式によ
って主題の方式を構成することを目的としたもので、安
定化電圧供給部及びCR,充電回路を有する現像バイア
ス用電源において、前記CR充電回路の充電電圧を制御
するスイッチング部を設け、該スイッチング部を駆動す
るりpツクパルスの数を切換えることによって、設定電
圧出力を制御せしめたことを特徴とする耕像バイアス用
電源を提供するものである。
The present invention is aimed at solving the drawbacks of the prior art and configuring the subject system using a simple circuit system. To provide a power source for cultivation bias, characterized in that a switching section is provided to control the charging voltage of a charging circuit, and a set voltage output is controlled by driving the switching section or switching the number of p-sink pulses. It is.

すなわち本発明は、パルスの個数に対応した電圧をコン
デンサに充電I−1その負荷を現像バイアス用電源とし
て供給する方式であって、次の効果が得られる。
That is, the present invention is a system in which a voltage corresponding to the number of pulses is charged to a capacitor I-1 and the load is supplied as a power source for developing bias, and the following effects can be obtained.

(1)  極めて簡単な回路構成によって上記の現像バ
イアス用電源は達成される。
(1) The above-described power source for developing bias can be achieved with an extremely simple circuit configuration.

(2)出力電圧の設定がパルス数によって可能であり、
コンピュータ等の信号によって直接デジタル制御がなさ
れる。
(2) The output voltage can be set by the number of pulses,
Direct digital control is performed by signals from a computer or the like.

以下、図面を用いて本発明の詳細な説明を行う。Hereinafter, the present invention will be explained in detail using the drawings.

第3図は本発明の一実施例の回路図を示したもので、1
はクロック発生部、2はCR充電回路で、3は安定化電
圧供給部でCR充電回路2内のダイオードDは電流の逆
流防止用に設けたものである。
FIG. 3 shows a circuit diagram of an embodiment of the present invention.
2 is a clock generation section, 2 is a CR charging circuit, 3 is a stabilized voltage supply section, and a diode D in the CR charging circuit 2 is provided to prevent backflow of current.

そしてクロック信号子(負パルス)が1つトランジスタ
Tr1のベースに印加されることによってCRの時定数
でコンデンサCには定められた電圧が充電されるように
構成されたCR充電回路2に、クロック発生部1から設
定されたクロック数、クロック周期のパルス群をトラン
ジスタTr1のベースに印加し、そのクロック数に応じ
た電圧がコン形と出力電圧のタイミングチャートを示し
ている。
Then, a clock signal is applied to the CR charging circuit 2, which is configured so that a predetermined voltage is charged to the capacitor C with the time constant of CR by applying one clock signal (negative pulse) to the base of the transistor Tr1. A pulse group with a set number of clocks and a clock period is applied from the generator 1 to the base of the transistor Tr1, and a voltage corresponding to the number of clocks is shown in the timing chart of the output voltage.

トランジスタTrgはコンデンサCの短絡を目的とした
もので、トランジスタTr2のベースがLowの状態の
時は該トランジスタTr2はOFI?’状態であり、ト
ランジスタTr1のベースに入力されるり目ツクの個数
に応じた出力電圧が得られるが、所定の現像バイアスに
達した後、現像を行なわせ、現像終了後トランジスタT
r2のベースに第4図の如< High信号がクロック
発生部lから入力することによってトランジスタTrg
がONシ、コンデンサCに充電されていた電荷をコンデ
ンサCと抵抗R′の時定数に従って放電させてしまう。
The purpose of the transistor Trg is to short-circuit the capacitor C, and when the base of the transistor Tr2 is in the Low state, the transistor Tr2 is OFI? ' state, and an output voltage corresponding to the number of eyes that is input to the base of the transistor Tr1 is obtained, but after reaching a predetermined developing bias, development is performed, and after the development is completed, the transistor T
As shown in FIG. 4, when a High signal is input to the base of r2 from the clock generator l,
is turned on, and the charge stored in the capacitor C is discharged according to the time constant of the capacitor C and the resistor R'.

次の現像工程の際には再び、コンデンサC両端めから充
電をやり直す。
At the time of the next developing process, charging is performed again from both ends of the capacitor C.

次に第3図の回路図で抵抗孔の代わりに安定化電圧供給
部3で定電流源を作り、この定電流lでコンデンサCを
充電するように回路を構成することもできる。第5図に
示すようにトランジスタTri (Q コ1/クタがH
igh(トランジスタTryが0FF)の時間をtとす
れば、1発の入力パルスで得られる電圧E0は、  5− Eo二 −・jet となり、n発の入力パルスで得られる電圧Enは理論的
には Bn =−脅i・ten となる。
Next, in the circuit diagram of FIG. 3, a constant current source can be created using the stabilized voltage supply section 3 instead of the resistor hole, and the circuit can be configured so that the capacitor C is charged with this constant current l. As shown in FIG.
If the time of ``high'' (transistor Try is 0FF) is t, the voltage E0 obtained with one input pulse is 5-Eo2-・jet, and the voltage En obtained with n input pulses is theoretically becomes Bn=-threat i・ten.

ここで、コンデンサCは上記の電圧に充分対応できる耐
圧性を保持していることが必要で、上式でC,t、tを
一定にセットすれば En=に*n、   (k:定数) として、クロック発生部1からの入力パルス数nの1次
関数として出力電圧が決まる。こうして形成されたバイ
アス電圧はバイアス電流供給中には低下してくるが、コ
ンデンサC両端の電圧は現像中に画偉濃度に影響がない
ように維持することが必要で、コンデンサCの容量を影
響がない程度に大きく設定しておく必要がある。またバ
イアス電圧の立上り時間はコンデンサCの容量のみでな
く、クロックパルスのデユーティ比、周波数等によっ 
6− て異ってくるので、設定精度や設定電圧への到達時間を
満足するように予め適当なデー−ティ比及び周波数を設
定しておく必要がある。
Here, the capacitor C must have sufficient voltage resistance to handle the above voltage, and if C, t, and t are set constant in the above equation, En=*n, (k: constant) The output voltage is determined as a linear function of the number n of input pulses from the clock generator 1. The bias voltage formed in this way decreases while the bias current is being supplied, but it is necessary to maintain the voltage across capacitor C so as not to affect the image density during development. It is necessary to set it large enough that there is no problem. Also, the rise time of the bias voltage depends not only on the capacitance of capacitor C, but also on the duty ratio and frequency of the clock pulse.
6- Therefore, it is necessary to set an appropriate duty ratio and frequency in advance so as to satisfy the setting accuracy and the time required to reach the set voltage.

勿論、デー−ティ比や周波数を可変と12で制御すれば
、出力電圧はパルス数一定としても可変となるが、マイ
コン等で制御するととを考えると、本発明のパルス数で
制御することが最も好ましい。
Of course, if the duty ratio and frequency are controlled with a variable number of 12, the output voltage will be variable even if the number of pulses is constant, but considering that it will be controlled with a microcomputer etc., it is possible to control with the number of pulses of the present invention. is most preferred.

本発明は、フィードバックループや基]¥1圧を設けな
いで、OVからパルス数のみによって充電圧を設定する
方式であるから、現像プロセスが終了したところで放電
路を設けて放電短絡することが必要で、第3図の実施例
においてはトランジスタTr2によって現像プロセス終
了時点で放電を行なう。
In the present invention, the charging pressure is set only by the number of pulses from OV without providing a feedback loop or base pressure, so it is necessary to provide a discharge path and short-circuit the discharge after the development process is completed. In the embodiment shown in FIG. 3, discharge is performed by the transistor Tr2 at the end of the development process.

本発明のバイアス電圧印加のためのクロックパルス制御
は、デジタル制御によってコントロールする場合には極
めて簡単な方法であるので、次の実施例に示す使い方が
可能となる。
Since the clock pulse control for bias voltage application according to the present invention is an extremely simple method when controlled by digital control, it can be used as shown in the following embodiment.

(1)複写全般のプロセス制御がマイクロコンピータに
よってなされるときは、第3図に示したクロック発生部
1を前記のマイクロコンピュータに置換し、マイクロコ
ンピュータによって発生したクロックパルスによって出
力電圧制御を行なう。ここでクロックパルス数は現像バ
イアスの設定電圧からマイクロコンピュータによって演
算されたものである。また現像プロセスの終了にあたっ
ても所定時間が経過すると同じくマイクロコンピュータ
からのトランジスタTrgへの信号によって放電短絡が
なされる。すなわち、本発明によって容易に現像バイア
ス用軍源はマイクロコンピュータによって制御され得る
こととなる。
(1) When the overall process control of copying is performed by a microcomputer, the clock generating section 1 shown in FIG. 3 is replaced with the aforementioned microcomputer, and the output voltage is controlled by clock pulses generated by the microcomputer. Here, the number of clock pulses is calculated by a microcomputer from the set voltage of the developing bias. Further, when the developing process is completed, a discharge short circuit is similarly performed by a signal from the microcomputer to the transistor Trg after a predetermined period of time has elapsed. That is, according to the present invention, the developing bias source can be easily controlled by a microcomputer.

(2)  クロックパルスの発生部1を該現像バイアス
用軍源の内部に備え、予じめ各設定電圧出力に相当する
クロックパルス数をクロックパルス発生部」に各々セッ
トし、所用の現像バイアス電圧を選択し出力できる。現
像プロセス終了時点には、放電指示が、複写機の制御部
からの信号又は一定時間経過後に発生する信号によって
なされ、短絡されるようにしたものである。
(2) A clock pulse generating section 1 is provided inside the developing bias source, and the number of clock pulses corresponding to each set voltage output is set in advance in each clock pulse generating section, and the required developing bias voltage is set. You can select and output. At the end of the development process, a discharge instruction is given by a signal from the control section of the copying machine or by a signal generated after a certain period of time has elapsed, and the short circuit is made.

以上、本発明の実施例で述べたように、本発明はとりわ
けマイクロコンピュータでの制御を行なわせるのに好ま
しい構成であるので、ランプ光量の変化、感光体の劣化
や二成分現像の場合のトナー濃度弊画像濃度変化要因を
検知して、クロックパルス数すなわちバイアス電圧にフ
ィードバックさせて画像安定をはかることもでざる。
As described above in the embodiments of the present invention, the present invention has a configuration particularly preferable for control by a microcomputer, so that changes in the amount of lamp light, deterioration of the photoreceptor, and toner in the case of two-component development can be avoided. It is also possible to stabilize the image by detecting the factors that change the image density and feeding them back to the number of clock pulses, ie, the bias voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図及び第2図は従来の現像バイアス電源として用い
た出力方式の概略を示したもので、第3図は本発明の一
実施例の回路図を示し第4図は第3図に示した回路での
クロックパルスと出力電圧とのタイムチャートを示し、
第5図には第3図の実施例の変形としてコンデンサの充
電に定電源を用いた実施例についてクロックパルスと出
力電圧との関係及び回路の一部を示している。 ■・・・・・・クロック発生部 2・・団・CI”L充
電回路3・・・・・・安定化軍圧供給部 代理人 桑 原 義 美  9− 第11η カ2図
1 and 2 schematically show an output system used as a conventional developing bias power source, FIG. 3 shows a circuit diagram of an embodiment of the present invention, and FIG. 4 shows the circuit diagram shown in FIG. shows a time chart of clock pulses and output voltage in the circuit.
FIG. 5 shows the relationship between the clock pulse and the output voltage and part of the circuit for an embodiment in which a constant power source is used to charge the capacitor as a modification of the embodiment shown in FIG. ■・・・Clock generation unit 2・Group CI”L charging circuit 3・・・Stabilization military pressure supply department agent Yoshimi Kuwahara 9- 11th η Figure 2

Claims (4)

【特許請求の範囲】[Claims] (1)安定化電圧供給部及びC几充電回路を有する現像
バイアス用軍源において、前記C几充電回路の充電電圧
を制御するスイッチング部を設け、該スイッチング部を
駆動するクロックパルスの数を切換えることによって、
該定電圧出力を制御せしめたことを特徴とする現像バイ
アス用電源。
(1) In a development bias power supply having a stabilized voltage supply section and a C-type charging circuit, a switching section for controlling the charging voltage of the C-type charging circuit is provided, and the number of clock pulses for driving the switching section is switched. By this,
A developing bias power supply characterized in that the constant voltage output is controlled.
(2)前記CR充電回路に充電された電荷を、現像タイ
ミング終了とともに短絡せしめる放電路を具備したこと
を特徴とする特許請求の範囲第1項記載の現像バイアス
用電源。
(2) The developing bias power source according to claim 1, further comprising a discharge path that short-circuits the charge charged in the CR charging circuit at the end of the developing timing.
(3)前記クロックパルスを外部の複写プロセス制御用
のマイクロコンピュータによって発生せしめたことを特
徴とする特許請求の範囲第1項又は第2項記載の現像バ
イアス用電源。
(3) The developing bias power supply according to claim 1 or 2, wherein the clock pulse is generated by an external microcomputer for controlling the copying process.
(4)前記クロックパルスの発生部を咳現像パイ1− アス用電源の内部に具備し、予じめ設定電圧出力に相当
するクロックパルス数を前記クロックパルス発生部にセ
ットしたことを特徴とする特許請求の範囲第1項又は第
2項記載の現像バイアス用電源。
(4) The clock pulse generating section is provided inside the power supply for the development process, and a number of clock pulses corresponding to a set voltage output is set in advance in the clock pulse generating section. A developing bias power source according to claim 1 or 2.
JP56115552A 1981-07-22 1981-07-22 Powder source for development bias Granted JPS5816266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56115552A JPS5816266A (en) 1981-07-22 1981-07-22 Powder source for development bias

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56115552A JPS5816266A (en) 1981-07-22 1981-07-22 Powder source for development bias

Publications (2)

Publication Number Publication Date
JPS5816266A true JPS5816266A (en) 1983-01-29
JPH0134378B2 JPH0134378B2 (en) 1989-07-19

Family

ID=14665362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56115552A Granted JPS5816266A (en) 1981-07-22 1981-07-22 Powder source for development bias

Country Status (1)

Country Link
JP (1) JPS5816266A (en)

Also Published As

Publication number Publication date
JPH0134378B2 (en) 1989-07-19

Similar Documents

Publication Publication Date Title
US9025975B2 (en) Switching power source and image forming apparatus having the same
US5376998A (en) Image formation apparatus including a plurality of development unit selectively driven by a common power source
JPH0661803A (en) Switch-type capacitor electric-charge pump and sawtooth oscillator provided with it
JP2007124394A (en) Oscillator
JPH07321608A (en) Circuit for generating output pulse of which timing is stabilized
JPS5816266A (en) Powder source for development bias
JPH063932A (en) High voltage power source device
JP2002300027A (en) Oscillator
JP3963421B2 (en) Controlled oscillation system and method
US8264266B2 (en) Clock with regulated duty cycle and frequency
JPS5816265A (en) Power source for development bias
JP3434595B2 (en) Distance measuring device
JP2002036628A (en) Imaging apparatus
JPH10233657A (en) Oscillation circuit
JPH04368968A (en) Image forming device
JPH0158494B2 (en)
JPH07181814A (en) High voltage power source device
JP2004072991A (en) Power supply circuit
JPS5898752A (en) Charge potential controller of photosensitive body
JP2596628Y2 (en) Laser output stabilization circuit
JP2002153075A (en) Power supply and output voltage control method
JPS6118497Y2 (en)
JPH028300B2 (en)
JPH0418255Y2 (en)
JPS627076A (en) Flash fixing device