JPS5813059B2 - デイジタル中継器障害探索方式 - Google Patents

Description

【発明の詳細な説明】 この発明は多値符号デイジタル中継伝送方式において符
号誤りを発生する障害中継器を探索する方式に関するも
のである。

従来のこの種の障害探索方式には大別して２つあった。

その第１は双方向の中継伝送系において任意の中継点に
おいて信点を折返して、送信端に返送し、この返送され
た符号の誤りを観測することによって障害中継器を探索
するものである。

これは高速中継器において信号の折返しを行なうことが
電気的特性上、困難であって実用化された例がない。

これに対して第２の方式は伝送路にテストバタン信号を
送信し、各中継器ではこのテストバタンから生成される
低周波信号を別個の伝送線を使用して返送する。

テストバタン信号から低周波信号を生成する方法として
はいくつかの方法があるが代表的な方法としては次の２
つのものがある。

その一つはパルストリオ方式とよばれるものでテストパ
タンのスペクトルに単一周波数の低周波成分を含むもの
を用い、各中継器ではテストパクンを帯域沖波して上述
の低副波成分を抽出する。

中継器で符号誤りを発生すればこの低副波成分のレベル
に変化が生じ、これを検出することによって障害中継器
を探索する。

この方式の検出感度が極めて悪い。

これに対して他の一つはテストバタンパルス列によって
駆動されるフリツプフロツプを各中継器に設け、このフ
リツプフロツブ出力のスペクトルに単一周波数成分を含
むようなテストパタンを使用し、中継器でテストバタン
パルス列にパルス挿入あるいは消失誤りが発生すれば、
出力単一周波数成分の位相が反転する性質を利用し、こ
の位相反転を検出することによって、符号誤りを発生す
る障害中継器を探索するものである。

（例えば電子通信学会論文誌Ｊ３９−Ａ，１１，Ｐ．９
６１（１９７６）参照）。

この方法は第１の方法に比べて検出感度が格段に良好で
あるが、パルスの挿入あるいは消失あやまりを検出して
いるため、２値あるいは３値符号の場合にのみ使用可能
であり、４値以上の多値符号においては使用できない。

この発明は多値符号デイジタル中継伝送路において従来
になかった高感度の障害中継器探索方式を提供するもの
である。

この発明においては２値情報系列を二つに分岐し、その
少くとも一方に多項式演算を施し、その二つの２値情報
系列を多値符号に変換して送信する。

中継器において受信多値符号を２値情報系列に逆変換し
、この二つの２値情報系列の少くとも一方を逆多項式演
算を施し、得られた２値系列を比較し、その不一致の存
在により障害が発生したことを検出する。

先ず２つの２値情報系列を１つの４値符号列に変換する
回路例について第１図について説明する。

１および２は２値情報系列ＤＩ，Ｄ２の入力端子、２値
情報系列Ｄ１，Ｄ２はＡＮＤゲート３に供給されると共
に、ＡＮＤゲート５を通じた２値情報系列Ｄ１と２値情
報系列Ｄ２とがＡＮＤゲート４へ供給される。

ＡＮＤゲート３、入力端子１、ＮＯＴゲート５、ＡＮＤ
ゲート４の各出力によりそれぞれ電圧償御定電流源６，
７，８．９が駆動され、これ等定電流源６〜９の合成出
力が４値出力端子１０に得られる。

２つの２値情報系列人力Ｄ１およびＤ２の状態に応じて
それぞれに対応する４値出力が発生する。

第２図は第１図に示した回路の符号変換規則を示す。

以下この発明の説明においては上述の符号変換を行なっ
た場合について記述する。

第３図はこの発明における送信機の１実施例であり、１
１は２値パルス列発生器、１２はそのパルス発生器１２
の出力が供給され、１／Ｆ（ｘ）の除算を行う多項式除
算器、１５は第１図で述べた符号変換器で、その入力端
子１３及び１４をそれぞれ通じてパルス列発生器１１及
び多項式除算器１２の各出力が供給され、その出力は４
値符号出力端子１６に得られる。

多項式除算器１２はその多項式としてＦ（ｘ）＝ｘ＋１
を使用した場合は例えば第４図に示すように構成される
。

即ち入力端子２１よりの信号は排他的論理和回路２２で
１ビット遅延素子２３の出力との排他的論理和がとられ
、その出力は出力端子２４に供給されると共に遅延素子
２３に入力される。

多項式演算器の一般論は文献（Ｗ．Ｗ．Ｐｅｔｅｒｓｏ
ｎ著「Ｅｒｒｏｒ−Ｃｏｒｒｅ−ｅｔｉｎｇ Ｃｏｄｅ
ｓ」）で詳細に述べられているので詳しくは説明しない
。

第４図の除算器を用いた第３図の送信機の符号変換の様
子を第５図に示す。

第５図の２値パルス列Ｄ１は５段のＭ系列パルス列を一
例として取上げた。

同図のＤ２はＤ１を多項式Ｆ（ｘ）＝ｘ＋１で除算した
結果であり、これ等Ｄ１とＤ２により第３図の送信機か
ら４値符号列が得られる。

第６図はこの発明において中継器に内蔵される回路の一
実施例であり、４値符号入力端子３１よりの符号は符号
逆変換回路３２で二つの２値符号Ｄ１，Ｄ２に逆変換さ
れ、その一方Ｄ２は多項式Ｆ（ｘ）の乗算器３３に供給
される。

その出力と２値符号Ｄ１とか排他的論理和ゲート３１に
供給され、その出力は出力端子３８に得られる。

第７図は第６図における符号逆変換回路３２の具体的実
施例であって４値符号入力端子４１はそれぞれ＋２，０
，−２にしきい値を有する識別回路４２，４３，４４に
供給され、識別回路４３から２値符号列Ｄ１が得られ、
識別回路４２の出力と、識別回路４４の反転出力との論
理和から２値符号列Ｄ２が得られる。

これ等２値符号列Ｄ１及びＤ２は第２図の符号変換規則
により入力端子４１の４個符号と対応したものである。

識別回路４２及び４３の各出力により電流＋２■及び■
の各定電流源が１駆動され、識別回路４３及び４４の各
反転出力により電流−■及び−２Ｉの定電流源がそれぞ
れ，駆動される。

これ等４つの定電流源の出力は４値符号の再生出力とし
て端子４７に供給される。

第６図の符号逆変換回路３２は第７図に示したように構
成されているから第３図の送信機で符号変換された４値
符号入力に対する第６図の回路の符号逆変換回路３２の
出力Ｄ１及びＤ２は中継伝送路に符号誤りがなければ第
３図の符号変換回路１５の入力端子１３及び１４に印加
された入力と同一となる。

第６図における２値パルス列Ｄ２は多項式乗算器３３に
印加されて出力端子３６に２値パルス列Ｄ３を得るが、
この乗算器３３の多項式Ｆ（ｘ）は第３図の除算器１２
の多項式Ｆ（ｘ）と同一であれば２値パルス列Ｄ３はＤ
１と同一のパルス列となる。

したがって出力端子３８の出力は符号誤りがなければ常
に０となる。

第８図は多項式をＦ（ｘ）＝ｘ＋ｉとした場合の多項式
乗算器の構成であり、１ビット遅延回路Ｄと排他的論理
和回路とで構成される。

第９図は第８図に示した多項式乗算器を用いた第６図の
回路に第５図に示す４値符号を印加した時の符号変換の
様子を説明する図である。

今第９図の中で破線で示すような４値符号の符号誤りが
生じたとする。

このような４値符号入力に対する第６図の出力端子３８
の出力Ｄ４は符号誤りの発生した点で１となる。

したがって出力Ｄ４を観測すれば４値符号の符号誤りの
発生を知ることができる。

たゞし、第９図中のＤ４の符号誤りは乗算器３３の特性
上Ｆ（ｘ）＝ｘ＋１の場合にはＤ２の符号誤り１ビット
に対して２ビットとなるが必ず隣接して生じるのでこれ
を１ビットと数えれば符号誤りの数を正しく知ることが
できる。

第１０図は以上述べた第３図、第４図、第６図第８図を
使用したこの発明の一実施例の全体を示し、対応する部
分には同一符号を付けてある。

１００は伝送線路、他の中継器等を含む伝送路であり、
２００は検出信号を返送する別回線である。

このような構成とすれば送信機において中継器の符号誤
りを測定することができる。

なお端子１３に長周期の符号誤りをあらかじめ与え、排
他論理和３７の出力にフリツプフロツプを設置してその
出力である長周期の交番信号を返送し、この信号の位相
反転によって符号誤り検出結果を伝送することももちろ
ん可能である。

又多項式演算として２値系列の一方に単にｎビットの遅
延を与えるような方法も勿論可能である。

以上説明したように、この発明によれば４値符号による
デイジタル中継器の符号誤りを中継器に簡単な回路を付
加するだけで検出することが可能であるから、４値符号
を使用する高能率デイジタル中継伝送方式の障害中継器
の探索が可能となる。

【図面の簡単な説明】

第１図は２値−４値符号変換回路の構成例を示すブロッ
ク図、第２図は２値−４値符号変換規則の一例を示す図
、第３図はこの発明における送信機の構成例を示すブロ
ック図、第４図は多項式除算器の一構成例を示すブロッ
ク図、第５図はこの発明における送信機の一実施例の動
作を説明するための波形図、第６図はこの発明において
中継器に内蔵する回路の構成を示すブロック図、第７図
は４値−２値符号逆変換回路の構成を示すブロック図、
第８図は多項式乗算器の一構成例を示すブロック図、第
９図はこの発明における中継器に内蔵する回路の一実症
例の動作を説明するための波形図、第１０図はこの発明
の一実施例を示すブロック図である。 １１・・・・・・２値パルス発生器、１２・・・・・・
多項式除算器、１５・・・・・・２値−４値符号変換回
路、１００・・・・・・伝送路、３２・・・・・・４値
−２値符号変換回路、３３・・・・・・多項式乗算器、
３７・・・・・・比較用排他的論理和回路。

Claims (1)

【特許請求の範囲】
1. １ ２ビットの情報を１符号に変換した多値符号を伝送
   するデイジタル中継伝送方式において、２値情報系列を
   二つに分岐し、これら２つの２値情報系列の一方あるい
   は両方に多項式演算を行い、その一方の演算結果の２値
   系列と他方の２値情報系列とを多値符号に変換し、ある
   いは上記両方に多項式演算した結果の２つの２値系列を
   多値符号に変換して多値符号出力を得る送信機と、受信
   多値符号から上述の２つの２値情報系列を得て、これら
   の一方あるいは両方に逆多項式演算を行い、その一方の
   演算結果の２値系列と他方の２値情報系列とを比較し、
   あるいは上記両方の逆多項式演算で得られる２つの２値
   系列を比較する比較回路とを有する中継器を使用し、上
   述の送信機の出力をテスト信号として送信し、各中継器
   の上記比較回路の出力情報を送信機に返送することによ
   って符号誤りを発生している中継器を判別することを特
   徴とするデイジタル中継器障害探索方式。