JPS5812571A - Thyristor control circuit in rush current limiting circuit - Google Patents

Thyristor control circuit in rush current limiting circuit

Info

Publication number
JPS5812571A
JPS5812571A JP10973481A JP10973481A JPS5812571A JP S5812571 A JPS5812571 A JP S5812571A JP 10973481 A JP10973481 A JP 10973481A JP 10973481 A JP10973481 A JP 10973481A JP S5812571 A JPS5812571 A JP S5812571A
Authority
JP
Japan
Prior art keywords
thyristor
circuit
resistor
gate
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10973481A
Other languages
Japanese (ja)
Other versions
JPH0258860B2 (en
Inventor
Aiji Matsumoto
愛治 松本
Noboru Kato
昇 加藤
Hiroshi Nakajo
中條 博司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP10973481A priority Critical patent/JPS5812571A/en
Publication of JPS5812571A publication Critical patent/JPS5812571A/en
Publication of JPH0258860B2 publication Critical patent/JPH0258860B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/125Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
    • H02M3/135Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only

Abstract

PURPOSE:To prevent the wasteful power loss at a resistor by inserting an amplifying element between the gate and the anode of a resistor shortcircuiting thyristor. CONSTITUTION:When a power source 1 is energized, a rush current limited by a resistor 6 is flowed through a smoothing condenser via the resistor 6 to charge the condenser. An amplifying element 20 is gated after the prescribed period of time by a delay integrating circuit 23 and is turned ON, a resistor shortcircuiting thyristor 7 is then turned ON, and most of the current flowing through the resistor 6 is flowed through the thyristor 7. In this manner, the current flowing through the resistor 6 is reduced, thereby preventing the wasteful power loss.

Description

【発明の詳細な説明】 本発明は、コンデンサ入力形の整流回路において突入電
流制限抵抗と並列に接続される短絡用サイリスタのゲー
トを制御するための回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a circuit for controlling the gate of a short-circuiting thyristor connected in parallel with an inrush current limiting resistor in a capacitor input type rectifier circuit.

コンデンサ入力形の整流平滑回路においては、電源投入
時の突入電流を抑制するために突入電流側・限抵抗が挿
入されるが、それだけでは、正常時にその抵抗で無用の
電力損失2発熱が生じるので、その抵抗に並列に抵抗短
絡用サイリスタが接続されるような構成が採用されてい
る。
In a capacitor input type rectifier and smoothing circuit, a limiting resistor is inserted on the inrush current side to suppress the inrush current when the power is turned on, but if this is done alone, the resistor will cause unnecessary power loss 2 and heat generation during normal operation. , a configuration is adopted in which a resistor shorting thyristor is connected in parallel to the resistor.

そのような従来回路の一例を1・1図に示す。An example of such a conventional circuit is shown in Figure 1.1.

交流電源1かもの電力はスイッチ2を介して整流ダイオ
ードブリッジ3に供給され、平滑コンデンサ4で平滑化
されて、負荷5(例えばスイッチングレギュレータ回路
など)に供給される。
The power from the AC power supply 1 is supplied to a rectifier diode bridge 3 via a switch 2, smoothed by a smoothing capacitor 4, and supplied to a load 5 (for example, a switching regulator circuit, etc.).

符号6で示す抵抗が突入電流制限抵抗であって、それに
対して並列にサイリスタ7が接続される。
A resistor 6 is an inrush current limiting resistor, and a thyristor 7 is connected in parallel to it.

このサイリスタ7のゲート制御は、交流電源1からの電
力を補助トランス8、整流ダイオード9a、9b、整流
用コンデンサ10、及び抵抗・11とコンデンサ12と
からなる遅延積分回路13を介して作られる信号によっ
てなされる。
The gate control of the thyristor 7 is performed by a signal generated by transmitting power from the AC power source 1 through an auxiliary transformer 8, rectifying diodes 9a, 9b, a rectifying capacitor 10, and a delay integrating circuit 13 consisting of a resistor 11 and a capacitor 12. done by.

なお、符号14は、サイリスタのゲート終端抵抗である
In addition, the code|symbol 14 is the gate termination resistance of a thyristor.

すなわちこの回路は、補助トランス8により電源投入を
検知し時定数回路(遅延積分回路13)にてサイリスタ
7のゲートを制御し、該サイリスタ7のターン・オンを
遅延させるようになっている。このため、何よりも補助
トランス8が必要で、ゲート制御回路が大型化するし、
また常にかなりの量のサイリスタゲート電流が消費され
るため、それによる電力損失も無視できない。
That is, in this circuit, the auxiliary transformer 8 detects power-on, and the time constant circuit (delay integration circuit 13) controls the gate of the thyristor 7, thereby delaying the turn-on of the thyristor 7. For this reason, the auxiliary transformer 8 is required above all else, which increases the size of the gate control circuit.
Furthermore, since a considerable amount of thyristor gate current is always consumed, the resulting power loss cannot be ignored.

また、負荷がスイッチングレギュレータの場合は、上記
交流補助トランスからではなく、スイッチングの主トラ
ンスから電源起動の信号を作る場合もあるが、非常に回
路が複雑化するし、上記と同様の問題点は依然として解
決されない。
Also, if the load is a switching regulator, the power supply start signal may be generated from the main switching transformer rather than from the AC auxiliary transformer mentioned above, but this makes the circuit extremely complex and has the same problems as above. Still unresolved.

あるいはまた、平滑コンデンサの部分から起動信号を作
ることも考えられるが、上記のような従来技術を単に適
用したのでは、電圧が高いため遅延積分回路の時定数が
大きくとれないし、更には消費電力が大きくなるから実
用上無理であった。
Alternatively, it is possible to generate the startup signal from the smoothing capacitor, but simply applying the above-mentioned conventional technology would not allow the time constant of the delay integration circuit to be large due to the high voltage, and furthermore, the power consumption would increase. This would be practically impossible as it would become large.

本発明の目的は、上記のような従来技術の欠点を解消し
、消費電流低減による高効率化とトランス不要による低
廉化を図ることができ、入力電圧の変動の影響も受けず
、またゲートの温度特性に自動的に追従できるような非
常に簡単で経済的なサイリスタのゲート制御回路を提供
することにある。
The purpose of the present invention is to eliminate the above-mentioned drawbacks of the conventional technology, to achieve high efficiency by reducing current consumption, to reduce costs by not requiring a transformer, to be unaffected by fluctuations in input voltage, and to reduce gate voltage. The object of the present invention is to provide a very simple and economical thyristor gate control circuit that can automatically follow temperature characteristics.

このような目的を達成するため、本発明によれば、抵抗
短絡用サイリスタのゲートとアノード間に増幅素子を挿
入することにより制御電流が微少でよく、このためメイ
ンラインの平滑コンデンサから起動信号を作ることがで
き、前記サイリスタのゲートターン・オン電流を自らの
アノード側から供給されるよう構成されており、まさに
このような点に本発明の特徴がある。
In order to achieve such an object, according to the present invention, the control current can be small by inserting an amplifying element between the gate and anode of the resistor shorting thyristor, and therefore the starting signal is transmitted from the main line smoothing capacitor. The present invention is characterized by the fact that the gate turn-on current of the thyristor is supplied from its own anode side.

以下、図面に基づき本発明について詳述する。Hereinafter, the present invention will be explained in detail based on the drawings.

第2図は本発明の一実施例を示す回路図であり、ゲート
制御回路以外は才1図に示すものと同じものを採用し、
同一符号を付しである。すなわち、交流電源1からの電
力はスイッチ2を介して整流ダイオードブリッジ3に供
給され、平滑コンデンサ4で平滑化されて、負荷5に供
給される。このようなコンデンサ入力型整流平滑回路に
は、突入電流制限抵抗6と、それに並列に抵抗短絡用の
主サイリスタ7が接続される。
FIG. 2 is a circuit diagram showing an embodiment of the present invention, in which the same circuit as shown in FIG. 1 is adopted except for the gate control circuit.
The same reference numerals are given. That is, power from the AC power source 1 is supplied to the rectifier diode bridge 3 via the switch 2, smoothed by the smoothing capacitor 4, and then supplied to the load 5. In such a capacitor input type rectifying and smoothing circuit, an inrush current limiting resistor 6 and a main thyristor 7 for resistor shorting are connected in parallel to the inrush current limiting resistor 6.

主サイリスタ7のゲートとアノード間には増幅素子とし
て副サイリスタ20を接続し、該副サイリスタ20のゲ
ートには抵抗21及びコンデンサ22からなる遅延積分
回路23によって平滑コンデンサ4から起動信号が作ら
れるようになっている。なお、符号24.25に示され
ている抵抗は、それぞれ主サイリスタ7及び副サイリス
タ20のゲート終端抵抗である。
A sub-thyristor 20 is connected as an amplifying element between the gate and anode of the main thyristor 7, and a starting signal is generated from the smoothing capacitor 4 at the gate of the sub-thyristor 20 by a delay integrating circuit 23 consisting of a resistor 21 and a capacitor 22. It has become. Note that the resistances indicated by reference numerals 24 and 25 are the gate termination resistances of the main thyristor 7 and the sub-thyristor 20, respectively.

この回路は次のように動作する。電源投入がスイッチ2
をオンすることによって開始されると、交流電力は整流
ダイオードブリッジ3により整流され、平滑コンデンサ
今に電荷が蓄積される。その間のラッシュ電流(突入電
流)は、突入電流制限抵抗6により制限される。この突
入電流制限抵抗6の抵抗値は、使用条件や平滑コンデン
サの容量等にもよるが、例えば通常4.7Ωといった値
が選ばれる。抵抗21とコンデンサ22からなる遅延積
分回路23により、それらの時定数で平滑コンデンサ4
を充電するに必要な時間遅らされた後、副サイリスタ2
゜のゲートにゲート電流が供給され、該副サイリスタ2
0をターン・オンさせる。そのとき、平滑コンデンサ4
の僅かな充電電流及び負荷5に流れる電流によって発生
する突入電流制限抵抗6の電圧降下によって副サイリス
タ2oのアノード電流が流れる。前記のように、副サイ
リスタ200カソードが主サイリスタ7のゲートに接続
されているため、主サイリスタ7のゲートはターン・オ
ンする。それと同時に、突入電流制限抵抗6を流れてい
た電流の大部分は主サイリスタフのアノード電流となり
、突入電流制限抵抗60両端は短絡されたと同様の状態
となる。
This circuit operates as follows. Switch 2 to turn on the power
When started by turning on the AC power, the AC power is rectified by the rectifier diode bridge 3, and the charge is stored in the smoothing capacitor. The rush current (rush current) during this period is limited by the rush current limiting resistor 6. The resistance value of the inrush current limiting resistor 6 depends on the conditions of use, the capacity of the smoothing capacitor, etc., but a value of 4.7Ω is usually selected, for example. A delay integration circuit 23 consisting of a resistor 21 and a capacitor 22 connects the smoothing capacitor 4 with their time constants.
After being delayed for the time required to charge the secondary thyristor 2
A gate current is supplied to the gate of ゜, and the sub-thyristor 2
Turn on 0. At that time, smoothing capacitor 4
The anode current of the auxiliary thyristor 2o flows due to the voltage drop across the inrush current limiting resistor 6 caused by the small charging current and the current flowing through the load 5. As described above, since the cathode of the sub-thyristor 200 is connected to the gate of the main thyristor 7, the gate of the main thyristor 7 is turned on. At the same time, most of the current flowing through the inrush current limiting resistor 6 becomes the anode current of the main thyristor, and both ends of the inrush current limiting resistor 60 become in the same state as if they were short-circuited.

これによって副サイリスタ20のアノード電流すなわち
主サイリスタ7のゲート電流番ま減少するが、主サイリ
スタ7のアノード電流が該サイリスタの保持電流以下に
なるまでターン・オン状態が維持される。このような作
用力・ら、−・つたん電源投入した後は、サイリスタの
ゲートターン・オン電流とサイリスタの保持電流とて決
まる負荷電流の値により自動的にオン・オフを繰返すこ
とになる。すなわち、軽負荷時(サイリスタの保持電流
以下になると)、サイリスタは再びオフ状態になるが、
この時の抵抗6の〆自費電流は少なく、また重負荷に移
行すると主サイリスタ7がターン・オンするに充分なゲ
ート電流が流れ、再び主サイリスタ7はオンとなる。
As a result, the anode current of the sub-thyristor 20, that is, the gate current of the main thyristor 7, decreases, but the turned-on state is maintained until the anode current of the main thyristor 7 becomes equal to or less than the holding current of the thyristor. Once the power is turned on, the thyristor will automatically turn on and off again depending on the value of the load current determined by the gate turn-on current of the thyristor and the holding current of the thyristor. In other words, when the load is light (when the current drops below the thyristor's holding current), the thyristor turns off again, but
At this time, the self-current of the resistor 6 is small, and when the load shifts to heavy, a gate current sufficient to turn on the main thyristor 7 flows, and the main thyristor 7 is turned on again.

例えば、一般的には主サイリスタ7のゲート電流として
は35〜36 mA程度は必要である力;、本実施例の
ようなサイリスタ2段構成とすると、副サイリスタ20
のゲート電流は0.5 mA程度で充分である。前述の
如く、35mA程度の主サイリスタ7のゲート電流は抵
抗6の電圧降下によって供給されるから、実質的にはこ
のサイリスタを制御するために必要な電流は0.5mA
程度ということになり、省電力化が可能であるし、平滑
コンデンサ4から起動信号を得ることも可能となるので
ある。
For example, in general, the gate current of the main thyristor 7 requires a power of about 35 to 36 mA; if a two-stage thyristor configuration as in this embodiment is used, the power of the auxiliary thyristor 20 is
A gate current of about 0.5 mA is sufficient. As mentioned above, since the gate current of the main thyristor 7 of about 35 mA is supplied by the voltage drop across the resistor 6, the current required to control this thyristor is essentially 0.5 mA.
This makes it possible to save power and to obtain a starting signal from the smoothing capacitor 4.

図示していないが、主サイリスタ7のゲートの終端抵抗
24と並列にノイズサプレッサ用のコンデ/すを挿入す
ると、細いパルスノイズによってサイリスタがターン・
オンするのをより完全に抑えることができる。また、副
サイリスタ20のアノード側にアノード電流の制限抵抗
と逆流阻止ダイオードとの直列回路を挿入するのが好ま
しい。ダイオードが無いと、軽負荷時に、ゲート電流が
アノード側に流れるが、素子にはこの電流に関する保障
はなされておらず、り゛イオードを挿入することによっ
てゲート電流のアノード側への流れ込みを阻止できるか
らである。
Although not shown, if a noise suppressor capacitor is inserted in parallel with the terminal resistor 24 of the gate of the main thyristor 7, the thyristor will turn due to thin pulse noise.
You can prevent it from turning on more completely. Further, it is preferable to insert a series circuit of an anode current limiting resistor and a reverse current blocking diode on the anode side of the sub-thyristor 20. If there is no diode, the gate current will flow to the anode side at light loads, but there is no guarantee for this current in the device, so inserting a diode can prevent the gate current from flowing to the anode side. It is from.

主サイリスタ7を駆動する増幅素子としては、A・3図
に示すようにトランジスタ20′を用いることも可能で
ある。なぜならば、主サイリスタ7は、いったんターン
・オンした後は、その保持電流以上のアノード電流が流
れてさえいれば、ゲート電流が無くなってもターン・オ
ンしつづけるからである。
As an amplifying element for driving the main thyristor 7, it is also possible to use a transistor 20' as shown in Fig. A.3. This is because, once the main thyristor 7 is turned on, it will continue to be turned on even if the gate current disappears, as long as an anode current greater than the holding current flows.

以上、本発明の好ましい実施例について説明したが、本
発明を具体化する際には、本発明の範囲内で様々な変更
が可能であること言うまでもない。
Although preferred embodiments of the present invention have been described above, it goes without saying that various changes can be made within the scope of the present invention when implementing the present invention.

本発明は上記のように構成したサイリスタ制御回路であ
るから、消費電流が低減され高効率となるし、トランス
が不要となるため装置の小型化、簡素化、低廉化を図る
ことができるし、入力電圧の変動やサイリスタの温度特
性の影響を受けることなく確実にサイリスタのゲート制
御が可能であるなど数々のすぐれた効果を有するもので
ある。
Since the present invention is a thyristor control circuit configured as described above, current consumption is reduced and efficiency is high, and a transformer is not required, so the device can be made smaller, simpler, and less expensive. It has many excellent effects, such as being able to reliably control the gate of the thyristor without being affected by input voltage fluctuations or the temperature characteristics of the thyristor.

【図面の簡単な説明】[Brief explanation of the drawing]

才1図は従来技術を示す回路図、オ・2図は本発明の一
実施例を示す回路図、才3図は本発明の他の実施例の要
部説明図である。 1・・・交流電源、2・・・スイッチ、3・・・整流ダ
イオードブリッジ、4・・・平滑コンデンサ、5・・・
負荷、6・・・突入電流制限抵抗、7・・・主サイリス
タ、20・・・副サイリスタ、20′・・・トランジス
タ、23・・・遅延積分回路。
Figure 1 is a circuit diagram showing the prior art, Figures E and 2 are circuit diagrams showing one embodiment of the present invention, and Figure 3 is a diagram illustrating the main parts of another embodiment of the present invention. 1... AC power supply, 2... switch, 3... rectifier diode bridge, 4... smoothing capacitor, 5...
Load, 6... Rush current limiting resistor, 7... Main thyristor, 20... Sub thyristor, 20'... Transistor, 23... Delay integration circuit.

Claims (1)

【特許請求の範囲】 1、 コンデンサ入力型整流平滑回路の突入電流制限抵
抗と並列に接続される短絡用サイリスタを制御する回路
であって、該サイリスタのゲートとアノード間に接続さ
れる増幅素子と、整流平滑回路に挿入されて前記増幅素
子を制御する遅延積分回路とを備え、前記サイリスタが
ターン・オンしていないときの突入電流制限抵抗の電圧
降下により前記増幅素子を介してサイリスタのゲート電
流を供給し、サイリスタのターン・オン後はゲート電流
が減少するようにした仁とを特徴とする突入電流制限回
路のサイリスタ制御回路。 2、 増幅素子がサイリスタである特許請求の範囲2・
1項記載のサイリスタ制御回路。
[Claims] 1. A circuit for controlling a short-circuit thyristor connected in parallel with an inrush current limiting resistor of a capacitor-input rectifier and smoothing circuit, comprising an amplifier element and an amplifying element connected between the gate and anode of the thyristor. and a delay integration circuit inserted into a rectifying and smoothing circuit to control the amplification element, the gate current of the thyristor is controlled through the amplification element by the voltage drop of the inrush current limiting resistor when the thyristor is not turned on. A thyristor control circuit for an inrush current limiting circuit, characterized in that the gate current is reduced after the thyristor is turned on. 2. Claim 2 in which the amplifying element is a thyristor.
The thyristor control circuit according to item 1.
JP10973481A 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit Granted JPS5812571A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10973481A JPS5812571A (en) 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10973481A JPS5812571A (en) 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit

Publications (2)

Publication Number Publication Date
JPS5812571A true JPS5812571A (en) 1983-01-24
JPH0258860B2 JPH0258860B2 (en) 1990-12-10

Family

ID=14517882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10973481A Granted JPS5812571A (en) 1981-07-14 1981-07-14 Thyristor control circuit in rush current limiting circuit

Country Status (1)

Country Link
JP (1) JPS5812571A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977423A (en) * 1988-02-08 1990-12-11 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US5162835A (en) * 1988-02-08 1992-11-10 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US5214465A (en) * 1988-02-08 1993-05-25 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5059759A (en) * 1973-09-26 1975-05-23

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5059759A (en) * 1973-09-26 1975-05-23

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4977423A (en) * 1988-02-08 1990-12-11 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US5097281A (en) * 1988-02-08 1992-03-17 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US5142317A (en) * 1988-02-08 1992-08-25 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US5162835A (en) * 1988-02-08 1992-11-10 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus
US5214465A (en) * 1988-02-08 1993-05-25 Minolta Camera Kabushiki Kaisha Exposure calculating apparatus

Also Published As

Publication number Publication date
JPH0258860B2 (en) 1990-12-10

Similar Documents

Publication Publication Date Title
US3372328A (en) Scr temperature control circuit
US5097402A (en) Dual mode power supply
US4321662A (en) Power supply circuit for electrical apparatus
US4754213A (en) Supply circuit
US4056734A (en) Compensated base drive circuit to regulate saturated transistor current gain
JPS5812571A (en) Thyristor control circuit in rush current limiting circuit
JPS61244271A (en) Switching regulator
JPH0124029B2 (en)
JPH0549247A (en) Switching power supply unit
JPS5937667B2 (en) voltage converter
JPS644307Y2 (en)
JPS6091862A (en) Constant-current preventing circuit of switching regulator
JPS6377383A (en) Starting circuit
JPS5842994B2 (en) Horizontal oscillation circuit power supply
JP3183411B2 (en) Ringing choke converter protection circuit
JP2575346Y2 (en) Switching power supply
JP2736159B2 (en) Switching power supply
JPH05304778A (en) Switching power supply device
JPS619715A (en) Rectifying device
JP4010056B2 (en) Power circuit
JPH08280172A (en) Dummy load circuit for switching power unit
JPH02261049A (en) Switching regulator
JPH0413945B2 (en)
JPS623650B2 (en)
JPH0866027A (en) Switching power supply circuit