JPS58115965A - Channel test system - Google Patents

Channel test system

Info

Publication number
JPS58115965A
JPS58115965A JP21213181A JP21213181A JPS58115965A JP S58115965 A JPS58115965 A JP S58115965A JP 21213181 A JP21213181 A JP 21213181A JP 21213181 A JP21213181 A JP 21213181A JP S58115965 A JPS58115965 A JP S58115965A
Authority
JP
Japan
Prior art keywords
test data
time switch
channel
memory
communication path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21213181A
Other languages
Japanese (ja)
Inventor
Hisao Kono
河野 久雄
Yoshiaki Sutani
須谷 良昭
Shigeo Kodaira
小平 茂雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21213181A priority Critical patent/JPS58115965A/en
Publication of JPS58115965A publication Critical patent/JPS58115965A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04MTELEPHONIC COMMUNICATION
    • H04M3/00Automatic or semi-automatic exchanges
    • H04M3/22Arrangements for supervision, monitoring or testing
    • H04M3/24Arrangements for supervision, monitoring or testing with provision for checking the normal operation
    • H04M3/244Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems

Abstract

PURPOSE:To offer an economical channel test system provided with a small amount of hardware only, by performing a continuity test for vacant channels at all times, and confirming the normality of the channel to be arranged for communication, in a time division channel device. CONSTITUTION:A signal reception distributor SRD controls a channel memory SPMB0 and writes a test data TD to a test data area TDA. This test data TD appears in a specific appearance of a time switch TS-BW and is read out on a folded line L. A selector SELF connects this signal to the input of a memory SPMF0. Thus, the test data TD is written in a test data area DTA of the memory SPMF0. Next, this data TD is written in one address not used for the communication of channel memories (SPMB1-SPMB7). The test data TD of the memory SPMF0 is transmitted to the distributor via a highway HWSF. The test data of a channel signal area SPA of the memory SPMB1 is transmitted to the SRD, which compares and collates both the test data and detects the coincidence.

Description

【発明の詳細な説明】 本発明は通話路試験方式、さらに詳しく言えば、時間ス
イッチと空間スイッチから構成される時分割通話路装置
における通話路試験方式に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a communication path testing method, and more particularly, to a communication path testing method in a time division communication path device comprising a time switch and a space switch.

電話交換機(二おいては、一般に、発呼者と被呼者間の
接続が正しく行なわれたことを通話開始前(=、呼毎(
二、その導通試験を行なって確認することが望ましい。
Telephone exchanges (2) generally confirm that the connection between the calling party and the called party has been established correctly before the start of the call (=, for each call).
2. It is desirable to perform a continuity test to confirm.

時分割通話路装置においても、通話路の導通試験が必要
であり、このために従来は。
Time-division communication path equipment also requires a continuity test of the communication path, and for this purpose conventionally.

時分割通話路装置の外部において、ここ人力および出力
するハイウェイにインサータ、ドロッパを挿入して、設
定された通話路の往路、復路の導通をそれぞれ試験し、
あるいは往路より復路へ折り返し径路を設定してこの折
り返し径路の導通を試験する等のことを行なっていた。
Outside the time-division communication path device, manually insert an inserter and a dropper into the output highway to test the continuity of the outbound and return paths of the set communication path, respectively.
Alternatively, a return route is set from the outbound route to the return route, and continuity of this return route is tested.

しかし、上記の従来の方式は、通話路装置にインサータ
、ドロッパ、折り返し回路等の回路を付加する必要があ
り、ハードウェアが増加し、またこの通話路の導通試験
を行なうため通話路装置用のプロセッサC二対する負荷
が増大する等の欠点があった。
However, with the above conventional method, it is necessary to add circuits such as an inserter, a dropper, and a return circuit to the communication path device, which increases the amount of hardware. There were drawbacks such as an increase in the load on processor C2.

本発明は、通話路装置の空き通話路を被試験対象として
常時導試験を行なって、空き通話路の正常性を確認し、
通話開始直前の呼毎の導通試験(二よらずに接続路の試
験を行なうことにより、従来方式の上記の欠点を除去し
、通話路装置に付加すべきハードウェアの量を極小シー
抑えるとともに、プロセッサ(一対する負荷も増大しな
いようにした経済的な通話路試験方式を提供することを
目的とする。
The present invention performs a continuous conduction test using an empty communication path of a communication path device as a test object to confirm the normality of the empty communication path,
Continuity testing for each call immediately before the start of a call (by testing the connection path without fail) eliminates the above-mentioned drawbacks of the conventional method, minimizes the amount of hardware that must be added to the communication path equipment, and The purpose of this invention is to provide an economical communication path test method that does not increase the load on the processor.

以下本発明の実施例を図面C二ついて説明する。Embodiments of the present invention will be described below with reference to two drawings C.

第1図は本発明を実施した時分割通話路装置の構成を示
すブロック図である。図C二おいて、TS−FWはフォ
ーワード時間スイッチ、SSWは空間スイッチ、TS−
BWはパックワード時間スイッチであって、図示時分割
通話路装置は、フォーワード側とバンクワード側(=そ
れぞれ時間スイッチを配置し、いわゆるT−8−T形の
構成を有する。図(−おいて、SPMFo 、SPMF
I〜SPMF7はフォーワード時間スイッチTS−FW
の通話路メモリであり、それぞれ図示しない通話路保持
メモリで制御され、呼接続(1際しては公知のよう(二
連話路を設定する。
FIG. 1 is a block diagram showing the configuration of a time-division channel device embodying the present invention. In Figure C2, TS-FW is a forward time switch, SSW is a space switch, and TS-FW is a forward time switch, SSW is a space switch, and TS-FW is a forward time switch.
BW is a packed word time switch. , SPMFo, SPMF
I~SPMF7 are forward time switches TS-FW
The communication path memory is controlled by a communication path holding memory (not shown), and the call connection (first, as is known in the art) sets two communication paths.

なおSPMB0〜SPMBvは、パックワード時間スイ
ッチTS−BWの通話路メモリでありフォーワード時間
スイッチTS−FWにおけると同様(二それぞれ図示し
ない通話路保持メモリで制御され呼接続(1際しては公
知のよう(二連話路を設定する。
Note that SPMB0 to SPMBv are communication path memories of the packed word time switch TS-BW, and are controlled by communication path holding memories (not shown) in the same way as in the forward time switch TS-FW. (Set up a double channel.

上記通話路メモリS P MFI−S P MFWおよ
びSPMB。
the channel memories SP MFI-SP MFW and SPMB;

〜S P MByはそのメモリ領域(アドレス)を2分
し、その一方を非通話信号領域NS PAとし、他方を
通話信号領域SPAとして使用する。
~S P MBy divides its memory area (address) into two, and uses one as a non-speech signal area NSPA and the other as a speech signal area SPA.

通話路メモ9 SPMFoおよびSPMBOは、本実施
例(二おいては、非通話信号と試験データ用の信号を取
扱い、通話信号は取扱わないが、他の通話路メモリと同
様に、そのメモリ領域(アドレス)を2分し、その一方
の領域N5PA (非通話信号領域)はアドレスを設定
せずに不使用とし、他方の領域をさらに、サービストー
ン領域STAと試験データ用領域TDA l−2分して
割当てる。
Call path memo 9 SPMFo and SPMBO handle non-call signals and test data signals in this embodiment (2) and do not handle call signals, but like other call path memories, their memory areas ( Address) is divided into two areas, one area N5PA (non-call signal area) is left unused with no address set, and the other area is further divided into a service tone area STA and a test data area TDA l-2. Assign.

MPXg 、 MPXI= MPX?はマルチプレクサ
である。
MPXg, MPXI= MPX? is a multiplexer.

マルチプレクサMPXoはその入力端子の2分の1を使
用し、各入力端子(二はサービス・トーン源(ディジタ
ル信号)を接続する。これ等入力端子に入力するサービ
ス・トーン信号はマルチプレクサM PXoにおいてフ
ォーワードハイウェイHWF0に時分割多重化され、セ
レクタSELνを通過してフォーワード時間スイッチT
S−FWの通話路メモリ8PMFol二達し、そのサー
ビス・トーン領域STA+=書込むことができる。
The multiplexer MPXo uses one-half of its input terminals, and each input terminal (2) connects a service tone source (digital signal). It is time-division multiplexed onto the word highway HWF0 and passes through the selector SELν to the forward time switch T.
The channel memory 8PMFol2 of the S-FW can be reached and its service tone area STA+=written.

マルチプレクサMP X+ l二は例えは、電話機から
の送信側回線を収容する。電話機S、から送出される信
号は加入者回路H8の2線4線結合器を経てディジタル
化されてマルテプレクf MPXIに入力し、他の電話
機(〜Sn)よりの信号とともにフォーワードハイウェ
イWWF、に時分割多重化され、対応する通話路メモ!
JSPMF、l二人力し、非通話信号は領域N5PA 
(二通話信号は領域SPAに帯き込まれる。
Multiplexer MPX+l2 accommodates the transmitting line from the telephone, for example. The signal sent from the telephone S is digitized via the 2-wire 4-wire coupler of the subscriber circuit H8, inputted to the Malteplex f MPXI, and sent to the forward highway WWF along with the signals from other telephones (~Sn). Time-division multiplexed and corresponding call path notes!
JSPMF, two people working, non-call signal in area N5PA
(The second call signal is incorporated into the area SPA.

ここに、通話路メモリS PMF、は、対応するマルチ
プレクサMPX、が収容している回線(電話機81〜S
nよりの回線)の数nに相当する数のアドレスを領域N
5PA、5PAI:、それぞれ有している。他の通話路
メモリSPMFt〜SPMFWも同様である。
Here, the communication path memory S PMF stores the lines (telephones 81 to S PMF) accommodated by the corresponding multiplexer MPX.
The number of addresses corresponding to the number n of lines from n to area N
5PA, 5PAI:, respectively. The same applies to the other channel memories SPMFt to SPMFW.

フォーワード時間スイッチTS−FWにおける書き込み
および読出しは、第2図I−二示すようζ1行なわれる
。図C二おいて、TSは一つの回線(二対して割当てら
れた1つのタイム・スロットを示し、1つのタイム・ス
ロットを4つのサイクルすなわち、非通話信号の書き込
みサイクルw1、(シーケンシャル書込み)、読み出し
サイクルR1(ランダム読出し)、通話信号の書込みサ
イクル% (ンーケンシヤル書込み)および読出しサイ
クルR2(ランダム続出し)C二分割される。ここ(二
、例えば、読み出しサイクルR8においては、信号は信
号ハイウェイHWSFIn読み出されて信号受信分配装
置SRDに達するものとし、また読み出しサイクル塩に
おいては通話信号用中間ハイウェイHWMF l1読み
出され空間スイッチSSWに達する。
Writing and reading in the forward time switch TS-FW is performed ζ1 as shown in FIG. 2I-2. In Figure C2, TS indicates one time slot assigned to one line (2), and one time slot is divided into four cycles, namely, the non-speech signal write cycle w1, (sequential write), The read cycle R1 (random read), the write cycle of the speech signal (individual write) and the read cycle R2 (random sequential write) are divided into two parts. It is assumed that it is read out and reaches the signal reception and distribution device SRD, and in the read cycle, it is read out from the intermediate highway HWMF 11 for speech signals and reaches the space switch SSW.

パックワード時間スイッチTS−BWにおける書き込み
および読出しは、第2図■に示すサイクルにより行なわ
れる。第2図■においても、一つの回線(二対して割当
てられた1つのタイムスロットTSを4つのサイクルす
なわち、非通話信号の読み出しサイクルR1(シーケン
シャル読み出し)、齋き込みサイクルWJ(ランダム書
き込み)、通話信号の読み出しサイクルR;(シーケン
シャル読み出し)、書き込みサイクル朝(ランダム書き
込み)の4つのサイクル(二分割される。ここに、信号
は読み出しサイクルRI′では信号ハイウェイHWSB
上C二読み出されて信号受信分配装置SRDに達するも
のとし、また読み出しサイクルR2′では、通話信号用
パックワード・ハイウェイHWB1〜HWByに読み出
され、デマルチプレクサDMpx;〜DMPXIl=達
しここで多重分離される。例えばデマルチプレクサD 
MP X +の出力はそれぞれ、加入者回路H8〜Hn
で復号化(アナログ信号化)し、2線4線結合器を経て
受話信号として電話P!ASI−Snに達する。
Writing and reading in the packed word time switch TS-BW is performed by the cycle shown in FIG. In Fig. 2 (■), one time slot TS assigned to one line (two lines) is divided into four cycles, namely, a non-call signal read cycle R1 (sequential read), a write cycle WJ (random write), Call signal read cycle R: (sequential read), write cycle morning (random write) is divided into four cycles (divided into two. Here, the signal is read cycle RI', the signal highway HWSB
It is assumed that the upper C2 is read out and reaches the signal reception distribution device SRD, and in the read cycle R2', it is read out to the speech signal packed word highways HWB1 to HWBy, and reaches the demultiplexer DMpx;~DMPXIl=, where it is multiplexed. separated. For example, the demultiplexer D
The outputs of MP
It is decoded (converted into an analog signal) by the P! ASI-Sn is reached.

例えば、電話機S1より送られる通話信号は、加入者回
路H6で2線4線変換され、かつディジタル化されマル
チプレクサMPXIで時分割多重化され、フォーワード
ハイウェイWWF、、フォーワード時間スイッチTS−
FWの通話路メモリSPMF、の通話信号用領域(二達
し、ここでタイム・スロットの入替えを行なって、中間
ハイウェイHWMF(=読出され、さらに空間スイッチ
55wt二連する。さらに、これより中間ハイウェイH
WMBl二出力して、セレクタ5ELBを経て、パック
ワード時間スイッチTS−BWの通話路メモ98PMD
II=達し、この通話信号領域5PA(=書込まれ、さ
ら(ニタイム・スロットの入れ替えを行なってバックワ
ード・ハイウェイHWBI l1読み出され、デマルチ
プレクサDMPX+ ”C’多重分離され、電話機Sn
の加入・者回路unを経て、電話機5nl−、送られ、
受話信号として受けられる。電話機Snから送られる送
話信号も同様C二電話機S、l二連し両者通話し得る。
For example, a speech signal sent from the telephone S1 is converted into 2-wire and 4-wire signals by the subscriber circuit H6, digitized, and time-division multiplexed by the multiplexer MPXI.
The communication signal area (2) of the communication path memory SPMF of the FW is reached, and the time slots are exchanged here, and the intermediate highway HWMF (= read out, and the space switch 55w is connected twice. Furthermore, from this, the intermediate highway H
Outputs WMBl2, passes through selector 5ELB, and outputs the communication path memo 98PMD of packed word time switch TS-BW.
II = reached, this speech signal area 5PA (= written, further (replaced the N time slots, read out the backward highway HWBI l1, demultiplexed by the demultiplexer DMPX + "C", and sent to the telephone set Sn
The telephone 5nl- is sent through the subscriber circuit un of
It can be received as a reception signal. Similarly, the transmission signal sent from telephone Sn can be used to communicate with two telephones S and I in a row.

サービス・トーンST、例えば、ダイヤル・トーン、ビ
ジー・トーン等は端子STからディジタル信号の形でマ
ルチプレクサM P Xoに入力し、フォーワード・ハ
イウェイHWF、に多重化され、セレクタ5ELFを経
て通話路メモリSPMOのサービス・トーン領域STA
に、第2図Iの書込みサイクルh(=おいて書き込まれ
る。そして、読み出しサイクルR1二おいて読み出され
、例えば上記と同様にパックワード時間スイッチTS−
BWの通話路メモリSPMB+の通話信号用領域SPA
 (=書き込まれ、さら(二ここから読み出されて電話
機81 、8n等C二達し、ダイヤル・トーン、ビジー
トーン等のサービス・トーンを送出することかできる。
Service tones ST, such as dial tones, busy tones, etc., are input from terminal ST in the form of digital signals to multiplexer M P SPMO service tone area STA
is written in the write cycle h (= of FIG.
Call signal area SPA of BW call path memory SPMB+
It is possible to write (= written and read out from here to reach the telephones 81, 8n, etc.) and send out service tones such as dial tones and busy tones.

通話信号の場合も、サービス・トーンの場合も、上記の
よう(ニフオーワード時間スイッチTS−FWからパッ
クワード時間スイッチT8−BWを経由し設定された通
話路を経て送られる。
Both speech signals and service tones are sent via the communication path set from the forward time switch TS-FW to the backward time switch T8-BW as described above.

加入者電話機のオン・フック、オフ・フック情報、ダイ
ヤル情報等は、非通話信号として両時間スイッチTS−
FWおよびTS−BWの通話路メモリ8 PMF、〜S
PMFフ、 SPMB+〜SPMBフの非通話信号用領
域N5PAをリフレッシュメモリとして利用して受信分
配できる。
On-hook, off-hook information, dialing information, etc. of subscriber telephones are sent to both time switch TS- as non-call signals.
FW and TS-BW channel memory 8 PMF, ~S
The non-call signal area N5PA of PMF and SPMB+ to SPMB can be used as a refresh memory for reception and distribution.

そしてトランクとトランクとの間の非通話信号も、上記
と同様C1非通話信号用領域N5PAを利用して受信分
配できる。
Similarly to the above, non-communication signals between trunks can be received and distributed using the C1 non-communication signal area N5PA.

第1図に示す通話路装置において通話−試験は次のよう
に行なう。
A communication test is carried out in the communication path device shown in FIG. 1 as follows.

まづ、信号受信分配装置SRDから、バラクワ−。First, from the signal reception distribution device SRD, the baraqua.

ド時間スイッチTS−BWの入力部C二股けたセレクタ
5ELBを制御し、試験データ線TD8に切換え、信号
受信分配装置SRDから試験データTD(例えば通話信
号と同様の8ビツトのディジタルデータ)を送出すると
とも(二、パックワード時間スイッチTS−BWの通話
路メモ98PMB、を制御して上記試において書き込む
。この試験データTDは、第2図■に示す読み出しサイ
クルR1において、パックワード時間スイッチTS−B
Wの特定アビアランス(二現れ、折り返えし線L(=読
み出される。この読み出しサイクルR2′とフォーワー
ド時間スイッチTS−FWの−1き込みサイクルW2は
、第2図(=示すよう(1時間的(ニ一致するよう(二
股定されている。
When the selector 5ELB, which is split into two input parts C of the mode time switch TS-BW, is switched to the test data line TD8, and the test data TD (for example, 8-bit digital data similar to a telephone call signal) is sent from the signal reception and distribution device SRD. (2) The communication path memo 98PMB of the packed word time switch TS-BW is controlled and written in the above test.
The specific aviance of W (2 appearances, folding line L (=read out). This read cycle R2' and the -1 write cycle W2 of the forward time switch TS-FW are as shown in FIG. 2 (= (1 It is determined that the two branches coincide temporally.

このサイクル(−おいて、セレクタSEL、は信号受信
分配装置SRDの制御により折り返えし線り上の信号を
、フォーワード時間スイッチTS−FWの通話路メモ9
 SPMFoの入力(二接続する。従って、上記の読み
出しサイクルR2′(−おいてパックワード時間スイッ
チTS−BWの特定のアピアランス(二読み出された試
験データTDは、折り返えし線りを経て上記読み出しサ
イクルR2′と時間的(ニ一致する膏き込みサイクル%
(第2図参照)(二おいて通話路メモリSPMFoの試
験データ用領域DTAのあるアドレス例えば斜線を施し
たアドレスに書き込まれる。
In this cycle (-), the selector SEL sends the signal on the return line under the control of the signal reception and distribution device SRD to the communication path memo 9 of the forward time switch TS-FW.
The inputs of SPMFo (2) are connected. Therefore, in the readout cycle R2' (-) mentioned above, the readout test data TD is The readout cycle R2' and temporally (2) matching plastering cycle %
(See FIG. 2) (In step 2, the data is written to a certain address in the test data area DTA of the speech path memory SPMFo, for example, a hatched address.

次にこの試験データTDは、上記通話路メモリSPMF
、(フォーワード時間スイ、、ツ、チTS−FW)から
、′l   第2図I(=示した読み出しサイクルR1
二おいて、読み出され、このサイクルR2と時間的(ニ
一致する書き込みサイクル就(第2図の■参照)(=お
いて、バンクワード時間スイッチTS−BWの通話路メ
モ9 (SPMB、〜SPMBy)の通話に使用されて
いないアドレスの一つ(二書き込まれる。
Next, this test data TD is stored in the communication path memory SPMF.
, (forward time switch, , tsu, ti TS-FW), 'l Figure 2 I (= read cycle R1 shown)
2, the bank word time switch TS-BW's channel memo 9 (SPMB, ~ One of the addresses (SPMBy) not used for calls is written.

上記の書き込み、読み出しの制御およびセレクタ5EI
J・、 5ELBの切替え制御は、図示しないプロセッ
サの制御により信号受信分配装置SRDを介して、正規
の通話接続のための制御の相間に、行なう。
The above write and read control and selector 5EI
J.,5ELB switching control is performed via the signal reception and distribution device SRD under the control of a processor (not shown) during the phase of control for regular call connection.

いま、例えば、パックワード時間スイッチTS−BWの
通話路メモ98PMB、の通話信号用領域SPAのある
アドレス、例えば斜線を施したアドレスが空いているも
のとすれば、該アドレス(1到る空き通話路を介して試
験データTDをこのアドレス(二書き込む。
For example, if a certain address in the call signal area SPA of the call path memo 98PMB of the packed word time switch TS-BW, for example, an address with diagonal lines, is vacant, then the address (1 free call Test data TD is written to this address (2) via the path.

次に、フォーワード時間スイッチTS−FWの通話路メ
モ98PMFoの試験データ用領域TDAの斜線を施し
たアドレスに書き込まれている試験データ   □TD
を第2図IのR1′で読み収り、信号線ハイウェイHW
SFを経て信号受信分配装置(=送る。
Next, the test data written in the diagonally shaded address of the test data area TDA of the forward time switch TS-FW's communication path memo 98PMFo □TD
is read at R1' in Figure 2 I, and the signal line highway HW
Signal reception and distribution device (=sends) via SF.

一方、パックワード時間スイッチTS−BWの通話路メ
モリSPMB、の通話信号用領域SPAの斜線を施した
アドレスに書き込まれている試験データTDを第2図■
のR1′(二おいて、読み取り、信号ハイウェイHW8
Bを経て信号受信分配装置SRDに送る。
On the other hand, the test data TD written in the hatched address of the speech signal area SPA of the speech path memory SPMB of the packed word time switch TS-BW is shown in FIG.
R1' (2, read, signal highway HW8
The signal is sent to the signal receiving and distributing device SRD via B.

信号受信分配装置SRDでは、両方の信号ノ1イウエイ
HWSFおよびHWSBから送られてきたそれぞれの試
験データを受信し、比較照合し、一致を検知する。
The signal reception distribution device SRD receives the respective test data sent from both signal ways HWSF and HWSB, compares and collates them, and detects a match.

一致が検出されたときは、フォーワード時間スイツーチ
TS−FWとパックワード時間スイッチTS−BWとの
間の通話路が正しく設定されたと判定する。不一致が検
出されたときは、上記の通話路は正しく設定されていな
いと判定される。
When a match is detected, it is determined that the communication path between the forward time switch TS-FW and the packed word time switch TS-BW has been set correctly. When a mismatch is detected, it is determined that the above communication path is not set correctly.

上記において、試験データTDをフォーワード時間スイ
ッチTS−FWの通話路メモリの空きアドレスに書き込
んだ後、上記のよう(二、パンクワード時間スイッチT
S−BWの空きアドレスすなわち通話に使用されていな
いアドレス(二対して順次(二、フォーワード時間スイ
ッチTS−FWの通話路メモリの通話(1使用していな
いア′ドレス(=書き込まれた試験データを、通話路と
して使用され得るが、現在は通話に使用されていない空
きチャネルを介して、パックワード時間スイッチTS−
BWの通話路メモリの空きアドレスに通話信号の場合と
同様に転送し書き込む。従って、空きチャンネルを現実
(二連話路として設定したとき、正常であることの試験
が常時に行なわれるよう(ニすることができる。
In the above, after writing the test data TD to the free address of the channel memory of the forward time switch TS-FW, as described above (2.
S-BW free addresses, i.e. addresses not used for calls (2) Sequentially (2, Forward time switch TS-FW call path memory addresses (1) unused addresses (= written test) The data is transferred to the packed word time switch TS-- via an empty channel that could be used as a speech path, but is not currently used for speech.
It is transferred and written to a free address in the BW's communication path memory in the same way as for the communication signal. Therefore, when an empty channel is set as a dual channel, a test to see if it is normal can be performed at all times.

上記の実施例では、フォーワード時間スイッチTS−F
Wおよびパックワード時間スイッチTS−BWの通話路
メモリは、回線対応(二通話用および非通話用にそれぞ
れアドレスを有し、かつ通話路メモリ自身を複数個に分
割した例を示したが収容回線より少数のアドレスの1個
の通話路メモリで構成することも可能であり、非通話信
号の転送が不要の場合は、この信号のための領域は不要
となる。
In the above embodiment, the forward time switch TS-F
The communication path memory of the W and packed word time switch TS-BW is line-compatible (each has an address for two calls and one for non-calls, and the communication path memory itself is divided into multiple pieces. It is also possible to configure one communication path memory with a smaller number of addresses, and if transfer of non-communication signals is not necessary, no area is required for this signal.

パックワード時間スイッチTS−BWの特定のアピアラ
ンスから信号をフォーワード時間スイッチTS−FWの
入力端に折り返えすだめの折り返えし線りは、他のサー
ビス用(−設けたものを共用することができる。
The loop back line used to loop back the signal from a specific appearance of the packed word time switch TS-BW to the input end of the forward time switch TS-FW is for use with other services (- be able to.

本発明は上記の実施例に限定されるものではなく、種々
の変形が可能である。本発明は、フォーワード側とバッ
クワード側にそれぞれ時間スイッチを設けた通話路装置
に実施し得られ、第1図のT−8−Tの3段構成には限
定されない。各時間スイッチの通話路メモリを1個とし
1個の通話路保持メモリで制御することも可能である。
The present invention is not limited to the above embodiments, and various modifications are possible. The present invention can be implemented in a channel device having time switches on the forward side and the backward side, and is not limited to the three-stage configuration of T-8-T in FIG. 1. It is also possible to provide one channel memory for each time switch and control with one channel holding memory.

本発明は上記のように構成されているので、時分割通話
路装置において、常時、空き通話路(空きチャンネル)
の導通試験を行なって、通話路装置において通話用(=
設定すべき通話路の正常性を確認しておくことにより、
通話路装置に少量のハードウェアを付加することにより
、経済的な通話路試験方式を提供し得る効果がある。
Since the present invention is configured as described above, in the time-division channel device, there is always an idle channel (empty channel).
Continuity test is performed on the communication line equipment for communication (=
By checking the normality of the call route to be set,
Adding a small amount of hardware to the channel device has the effect of providing an economical channel testing method.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例の接続図、第2図は、本発明
における書き込みおよび読み出しサイクルのタイミング
を示す図である。 TS−FW・・・フォーワード時間スイッチ、SSW・
・・空間スイッチ、T8−BW・・・バックワード時間
スイッチ、SPMFo、 SPMFI 〜SPMF7 
”’フォーワード時間スイッチの通話路メモリ、SPM
Bo 、 SPMBI〜SPMB7・・・パックワード
時間スイッチの通話路メモリ、MPXo 、 MPXI
〜MPX)・・・マルチプレクサ、81〜Sn・・・電
話機、H3〜Hn・・・加入者回路、HWFo−HWF
フ・・・フォーワード・ハイウェイ、HWMF、HWM
B・・・通話用中間ハイウェイ、HWS F 、 HW
S B ・・・非通話信号用ハイウェイ、D MP X
r〜D MP Xq・・・デマルチプレクサ、HWB、
〜HWBフ・・・パックワード・ハイウェイ、SEL、
 、 5ELB・・・セレクタ、L・・・折り返えし線
、TDS・・・試験データ用線、SRD・・・信号受信
分配装置、N5PA・・・非通話信号用領域、SPA・
・・通話信号用領域、STA・・・サービス・トーン用
領域、TDA・・・試験データ用領域 特許出願人 富士通株式会社 代理人 弁理士玉蟲久五部(外3名)
FIG. 1 is a connection diagram of an embodiment of the present invention, and FIG. 2 is a diagram showing the timing of write and read cycles in the present invention. TS-FW・・・Forward time switch, SSW・
...Space switch, T8-BW...Backward time switch, SPMFo, SPMFI ~ SPMF7
''Forward time switch channel memory, SPM
Bo, SPMBI to SPMB7... Packed word time switch channel memory, MPXo, MPXI
~MPX)...Multiplexer, 81~Sn...Telephone, H3~Hn...Subscriber circuit, HWFo-HWF
Forward Highway, HWMF, HWM
B... Intermediate highway for calls, HWS F, HW
S B ・・・Highway for non-call signal, D MP
r~D MP Xq... Demultiplexer, HWB,
~HWB... Packward Highway, SEL,
, 5ELB...Selector, L...Return line, TDS...Test data line, SRD...Signal reception and distribution device, N5PA...Non-call signal area, SPA.
...area for call signals, STA...area for service tones, TDA...area for test data Patent applicant: Fujitsu Limited Agent Patent attorney Gobe Tamamushi (3 others)

Claims (1)

【特許請求の範囲】[Claims] 時間スイッチと空間スイッチとで構成され、フォーワー
ド側およびパックワード側(=それぞれ時間スイッチを
配置して構成された時分割通話路装置において、パック
ワード時間スイッチの特定アピアランスをフォーワード
時間スイッチに折り返え丁折り返えし線と、フォーワー
ド時間スイッチの通話路メモリより信号受信分配装置に
試験データを読み出す手段と、パックワード時間スイッ
チの通話路メモリへ試験データを信号受信分配装置から
書き込む手段と、パックワード時間スイッチの通話路メ
モリより信号受信分配装置に試験データを読み出す手段
とを具備し、パックワード時間スイッチの通話路メモリ
に試験データを書き込み、該試験データを上記折り返え
し線を介してフォーワード時間スイッチの通話路メモリ
に書き込み、さらしこれを空きチャネルを介してパンク
ワード時間スイッチの通話路メモリに書き込み、なお、
さら(−フォーワード時間スイッチの通話路メモリ(二
書き込まれた上記試験データと、上記パックワード時間
スイッチの通話路メモリに書き込まれた上記試験データ
とをそれぞれ読み出して照合を行なうことを特徴とする
通話路試験方式。
In a time-division communication path device that is composed of a time switch and a space switch, and is configured by placing time switches on the forward side and the packword side (= time switches respectively), the specific appearance of the packword time switch is folded into the forward time switch. Means for reading test data from the return line and forward time switch channel memory to the signal reception distribution device, and means for writing test data from the signal reception distribution device to the channel memory of the packed word time switch. and means for reading test data from the communication path memory of the packed word time switch to the signal reception distribution device, writes the test data into the communication path memory of the packed word time switch, and transfers the test data to the return line. and write it to the forward time switch's channel memory via the free channel, and write it to the punctual time switch's channel memory via the free channel, and
Further, the test data written in the forward time switch communication path memory (2) and the test data written in the communication path memory of the packed word time switch are read out and compared with each other. Call path test method.
JP21213181A 1981-12-29 1981-12-29 Channel test system Pending JPS58115965A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21213181A JPS58115965A (en) 1981-12-29 1981-12-29 Channel test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21213181A JPS58115965A (en) 1981-12-29 1981-12-29 Channel test system

Publications (1)

Publication Number Publication Date
JPS58115965A true JPS58115965A (en) 1983-07-09

Family

ID=16617403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21213181A Pending JPS58115965A (en) 1981-12-29 1981-12-29 Channel test system

Country Status (1)

Country Link
JP (1) JPS58115965A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198952A (en) * 1985-02-28 1986-09-03 Toshiba Corp Test system of time division exchange
US6412722B1 (en) 1998-05-13 2002-07-02 Pure Fishing, Inc. Bait cast control fishing reel
CN106032995A (en) * 2015-03-12 2016-10-19 张涛 Convenient adjustable integrated channel type testing device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61198952A (en) * 1985-02-28 1986-09-03 Toshiba Corp Test system of time division exchange
US6412722B1 (en) 1998-05-13 2002-07-02 Pure Fishing, Inc. Bait cast control fishing reel
CN106032995A (en) * 2015-03-12 2016-10-19 张涛 Convenient adjustable integrated channel type testing device

Similar Documents

Publication Publication Date Title
US4074072A (en) Multiprocessor control of a partitioned switching network by control communication through the network
US4069399A (en) TDM PCM Communication system
US4322843A (en) Control information communication arrangement for a time division switching system
CA1150805A (en) Time division switching system control arrangement
US4688208A (en) Time division exchange for carrying out a loop-back test
US4119807A (en) Digital time division multiplex switching system
US3997727A (en) Time division multiplexed digital switching apparatus
JPS648957B2 (en)
JPS61502090A (en) distributed packet switching equipment
US4153817A (en) Digital conference circuit
JPS60253361A (en) Exchange system containing conference call function
US4873682A (en) Digital key telephone system
JPS58115965A (en) Channel test system
US4472798A (en) Telecommunication path substitution arrangement
US6046994A (en) Modular switching system
US4385380A (en) Digital concentrator switch
US5283827A (en) Digital line card for interfacing a remotely located digital telephone to a central office system
JPS60223262A (en) Method of transmitting communication equipment
JPH0455037B2 (en)
CA1051998A (en) Tdm pcm communication system
US3904831A (en) Tone control arrangement for electronic PABX
US3940564A (en) Time division multiplex system with conference link
CA1114933A (en) Digital communication bus system
JPS5923667B2 (en) Handler intervention call processing method
JP2657557B2 (en) Call transfer control method